JPS62278836A - 高速光バス - Google Patents

高速光バス

Info

Publication number
JPS62278836A
JPS62278836A JP61123125A JP12312586A JPS62278836A JP S62278836 A JPS62278836 A JP S62278836A JP 61123125 A JP61123125 A JP 61123125A JP 12312586 A JP12312586 A JP 12312586A JP S62278836 A JPS62278836 A JP S62278836A
Authority
JP
Japan
Prior art keywords
circuit
optical
electrical
phase
delaying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61123125A
Other languages
English (en)
Other versions
JPH0744530B2 (ja
Inventor
Isamu Takano
高野 勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61123125A priority Critical patent/JPH0744530B2/ja
Publication of JPS62278836A publication Critical patent/JPS62278836A/ja
Publication of JPH0744530B2 publication Critical patent/JPH0744530B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 1発明の詳細な説明 (産業上の利用分野) 本発明は、電子計算機、電子交換器等の情報処理クステ
ムにおいて大容量の情報を高速に伝送する光ファイバを
用いた高速光バスに関する。
(従来の技術) 電子計算機等を用いた情報処理の高速化・分散化が進む
につれ、大容量情報を高速かつ高品質で伝送可能な光フ
ァイバを用いた高速光バスの必要性が高まりつつある。
本発明はこの高速光バスに関するものである。
第3図は、N本の光ファイバを用いた一般的な高速光バ
スの一例を示すブロック構成図である。
同図において、301は送信部、302(1)〜302
艶)はデータ線、302 (N+1)は同期線、303
(1)〜303(N+1)は電気/光変換部(KO)、
304(1)〜304(N+1)は光ファイバ、305
(1)〜305(N+1)は光/電気変換部(OE)、
306(1)〜306(N+1)は広帯域アンプ(A)
、309(1)〜309(N)は識別再生回11) 1
1!: C)、310は受信部である。
第3図の如く、送信部301から送信される同期クロッ
ク及びこの同期クロックに同期したN本の並列情報は、
各々同期線302 (N+、)及びデータ線302(1
)〜302 (N)を用いて伝送され、N+1個の電気
/光変換部303(1)〜303 (N+、)で電気信
号から光信号に変換される。この光信号がN+1本の光
ファイバ304(t)〜304(N+1)を用いて受信
側へ伝送され、受信側のN+1個の光/電気変換部30
5 (、)〜305 (N+、)fil風信号に変換さ
れ同期クロック及び受信情報となる。
更lC前述のN本のデータ線302(1)〜302 (
N)を用いて伝送された受信情報は、識別再生回路30
9(1)〜309 (N)において同期線302 (N
+x)を用いて伝送された同期クロックにより波形の識
別整形及び再生の処理を受けてから受信部310に伝送
される。
(発明が解決しようとする問題点) 第3図において、電気/光変換部303(、)〜303
 (N+1)、光/電気変換部305(1)〜305 
(N+、)、広帯域アンプ306(1)〜306(N+
1)は、一般にトランジスタ等の電気素子やレーザダイ
オード、発光ダイオード等の発光素子およびアバランン
エフオトダイオード等の受光素子から構成されており、
これら各素子は個々に特性のばらつきを有している。例
えば、電気素子は波形の応答@性のばらつき、発光素子
は発光波長のばらつき、更には各素子の温度特性のばら
つきである。また、光ファイバ304(1)〜304(
N+、)においては、ファイバの分散特性等のばらつき
がある。
高速に並列データの伝送を行なう場合、特にこれらの素
子特性のばらつきや送信される信号のパターン効果が、
送信情報のデータ間のスキュー(位相歪)や信号間の遅
延ばらつきを増強させる。
また布設されるケーブル間の距離精度によっても信号間
の位相ばらつきは生じてしまう。受信部310が受ける
信号は、前記同期線302(N+1)を用いて送信され
る同期クロックを識別再生回路″309(1)〜309
(N)を加え送信情報の信号波形を識別再生を行ない、
データ間のスキュー及び信号間の遅延ばらつきを吸収し
ていた。
しかしながら、同期クロック及び送信情報は、素子特性
のばらつきや送信信号のパターン効果等のために波形ジ
ッタを有している。更には送信情報のスキュー等の吸収
に用いる同期クロックと送信信号の位相関係は、バス布
設時に一意に定まる。
このため、送信信号間及び同期クロック相互の位相関係
が最適な状態にあるとは限らず、加えて送信信号及び同
期りaツクのジッタのために、識別再生回路309(1
)〜309 (N)を用いて波形の識別再生をする・際
の符号誤りの発生率が高くなる。そのため、送信部30
1−受信部310間での伝送誤り率が低下する。このよ
うな欠点は、光ファイバを用いた高速光バスのより一層
の高速化を阻む要因となっている。また、同期クロック
線をデータ線とは別に設は同期クロックを伝送すること
は、発光/受光素子及び電気素子等が同期りaツク用に
格別に必要となり、構成回路数の増大をもたらし、更に
同期線が誤まって断線した場合にはクロックが受信側に
伝送されないから受信側で情報の識別が不可能になって
しまうという信頼性の低下をもたらしていた。
そこで、本発明の目的は、上記欠点に鑑みてなされたも
のであり、送信側から受信側に対して同期クロックを送
信することなく送信信号の識別を誤りなく行なうととも
に、並列に送信されるデータ間の位相状態が同位相とな
るように送信データの位相を制御する高速光バスを提供
することにある。
(問題点を解決するための手段) 前述の問題点を解決し上記目的を達成するために本発明
が提供する高速光バスは、N個のデータ系列がそれぞれ
入力されるN個の電気/光変換器と;前記N個の電気/
光変換5に一端がそれぞれ接続されたN本の光ファイバ
と;前記N本の光ファイバの出力を直接または光学レン
ズを介して入力するH個の光/電気変換器と;前記N個
の光/電気変換器の出力を増幅するN個の広帯域増幅器
と;前記N個の広帯域増幅器の出力をそれぞれ受け、電
気信号の伝播時間が可変である、N個の電気信号遅延手
段と;罰記X個の電気信号遅延手段の出力からクロック
成分を抽出するに個のタイミング抽出手段と;前記N個
のタイミング抽出手段のうち予め定められた特定のタイ
ミング抽出手段の出力を共通クロック成分とじ一該共通
クロック成分とN−1個のタイミング抽出手段の出力と
して得られるN−1個のクロック成分との位相比較をそ
れぞれ行ない、これらN−4個のクロック成分にそれぞ
れ対応するN−1個の前記電気信号遅延手段に前記位相
比較により得た位相差を表わす遅延制御信号をそれぞれ
出力するN−1個の位相比較器と;前記N個のタイミン
グ抽出手段により出力されたクロック成分または前記共
通クロック成分で前記N11i51の電気信号遅延手段
の出力をそれぞれ識別するN個の識別再生回路とを含む
ことを特徴とする。
(作用) 高速光バスを実現する上で、構成する回路数をできるだ
け少なくすることが望ましく、同期クロックを送信部か
ら受信部へ伝送することなくデータ間のスキュー及び信
号間の遅延ばらつきを吸収することにより、より少ない
回路構成規模で高速光バスが実現できる。
また、送信部から伝送された情報は光/電気変換器で電
気信号に変換され、広帯域増幅器で増幅され、電気遅延
手段を介した後に2分岐される。
2分岐された信号のうち一方はタイミング抽出回路へ入
力され、自データからタイミング信号を抽出する。この
タイミング抽出回路で抽出されたタイミング信号は各々
識別回路へ入力すると共に、N個のデータ系列のうち任
意のM番目のタイミング抽出回路の出力を除いたN−1
個のタイミング信号が各々の位相比較器(入力される。
一方、M番目のタイミング抽出回路の出力は、前記N−
1個の位相比較器に共通に入力され、N−1個のタイミ
ング信号との位相比較が各々行なわれる。この位相比較
器は、広帯域増幅器に従属に設けられている電気遅延回
路に対して、位相比較結果に基づきM番目のタイミング
信号とN−1個の各々のタイミング信号とが同位相とな
るべく、遅延lの増減を制御する電気信号を発生する。
これKよってN個のタイミング信号すなわち同期クロッ
クの位相は全て同位相となる。このタイミング信号は識
別回路に加えられ、電気遅延回路の出力から分岐された
一方の信号を受けた識別回路はこのタイミング信号でそ
の入力信号を識別再生する。このように、本発明では同
期クロックの位相を全て同位相に1−でfHsら十の同
期クロックず%911五津ナスからデータ間のスキュー
及び信号間の遅延ばらつきの吸収が可能となり、ひいて
はデータ間の同期を確実に得ることが可能となる。また
、本発明の同期クロック(タイミング信号)は全て自己
のデータから抽出する方法によって得ているから、同期
クロックの位相ジッタくよって生じる符号誤り率の劣化
を抑制することも可能となる。
(実施例) 以下に、本発明の高速光バスの動作原理を説明する。第
1図は本発明の一実施例を示す高速光バスの構[i!図
であり、101は送信部、102(t)〜102 (N
)はデータ線、103(t)〜L O3(N)は電気/
光変換部(T2o)、104(t)〜L O4(N)は
光ファイバ、l O5(1)〜105 (N)は光/電
気変換部(og)、106(1)〜106(N)は広帯
域アンプ(4)、L Q 7 (1)〜107か)はタ
イミング抽出回路(TIM)(タイミング抽出回路につ
いては、’PCM通信の基礎と新技術′、猪瀬博、童報
に詳しい説明がある)、109(1)〜t O9(N)
は識別再生回路(DEC)、108(i)〜108 (
N)は位相比較器(pc)(位相比較器については P
LL−ICの使い方′畑雅恭、古川針弁共著に詳しい説
明がある)、111(1)〜L L l (N)は電気
信号遅延回路(DL)、110は受信部である。同図に
おいて、送信部101から送信されるN個の並列情報は
、データ線102(1)〜102(N)を用いて伝送さ
れ、N(lfflの電気/光変換部103(1)〜10
3(6))において電気信号から光信号へ変換されたの
ち、N本の光ファイバ104(1)〜L O4(N)に
送出される。光ファイバ104 (1)〜104 (N
)に送出された光信号はN個の光/電気変換部tos(
1)〜L 05 (N)に結合される。この場合、結合
効率を高めるためにも光学レンズを用いて光結合を行な
う事がある。N個の光/電気変換部tos(1)〜L 
O5(N)で光信号から電気信号に変換されたN個の並
列情報は、N個の広帯域アンプ106 (1)〜106
 (N)によって充分な振幅レベル(例えばり、OU、
p’)になるように増幅された受信情報となる。この受
信情報は、入力信号に時間遅延を与えて出力する電気信
号遅延回路111(1)〜L 11 (N)を介した後
に2分岐され、そのうち一方の信号がタイミング抽出回
路107 (1)〜L O7(N)へタイミング抽出情
報として入力される。タイミング抽出回路L O7(1
)〜107(N)では、電気信号遅延回路111(t)
〜111(N)から入力された受信情報からタイミング
信号を抽出し、この信号を同期クロックとして出力する
。受信情報からタイミング信号を抽出する方法を′自己
タイミング抽出方式′と呼び、例えばSATフィルタ(
弾性表面波フィルタ)を用いた方法が知られている。タ
イミング抽出回路L O7(1)〜107 (N)で抽
出された各々の同期クロックは2分岐され、タイミング
抽出回路107 (1)から出力された信号(本実施例
では1番目の系列を用いているが、任意のM番目であっ
てもよい)は、基準位相同期クロックとして、位相比較
器108(1)〜108(N−1)へ入力される。位相
比較器108(1)〜108(N−1)では、タイミン
グ抽出回路to’y(t)〜t O7(N)から入力さ
れる同期クロックと、タイミング抽出回路107 (1
)から入力される同期りαツクとの位相差検出を行ない
、電気信号遅延回路111(2)〜111(N)に対し
て遅延量の増減を制御する制御信号を各々出力する。電
気信号遅延回路t t t (2)〜I L L (N
)では、位相比較y?10 B(1)〜108(N−t
)から入力される制御信号によって遅延量を変化し、電
気信号状懇にある受信情報の位相を変える。電気信号遅
延回路tit(2)〜L 11 (N)の総遅延量を必
要以上に設定することは高周波特性を劣化させる原因と
なりかねないから、伝送ビットレートとの兼ね合いで決
定することが必要である(例えば1タイムスロット分に
設計する)。また、電気信号遅延回路ttt(2)〜l
 L L (N)の初期遅延量としては、遅延なの増減
動作1で余裕度を持つためにも、総遅延量のHの遅延量
になるように位相比較器からの制御信号を設定する必要
がある。更に、電気信号遅延回路L11(1)の設定遅
延量は、電気信号遅延回路111(2)〜111(N)
の制御動作が飽和しないためにも、電気信号遅延回路L
 11(z)〜111(N)の遅延量よりも若干大きな
遅延量に設計する必要がある。
常僚償畳遅延回路の実用方決と1−では同軸ケーブル、
通常の受動素子等種々考えられるが、本実施例では高性
能、高密度遅延素子M区間に、高分解能可変機構を組み
合わせた超高速遅延回路を一例として述べる。その−例
としては、gcLゲートと超高速遅延回路を組み合わせ
たプログラマブル遅延回路(例えば、エルメクク社製二
6ビツト超高速ディレィラインPDEタイプ)がある。
これ等プログラマブル遅延回路は、nビットのアドレス
を有しており、このアドレスを外部から電気的に設定す
ることによって遅延時間を設定することができる。例え
ばエルメック社製のPDEタイプは、入力及び出力はg
cLゲートでバッファされている。また内部に論理ゲー
トを有しているから電源電圧として−5(v)及び−2
(v)を供給して用いる。このような構成の遅延回路は
、高速・高精度に電気信号の遅延時を制御することがで
きる。
このように電気信号遅延回路111(1)〜111(N
)によって同位相となった並列の受信情報は、識別回路
1090)〜109 (N)の入力端で電気素子、発光
・受光素子の特性ばらつき、光ファイバの分散特性等の
ばらつき、送信信号のパターン効果等によって生じるデ
ータ間のスキュー及び信号間の遅延ばらつきが吸収され
た状態となっている。したがって、識別回路109(1
)〜L O9(N)においてこの受信情報を、タイミン
グ抽出回路107(1)〜107 (N)で各々抽出さ
れた同位相の同期クロックのを用いて識別再生する事(
より、受信部110に対して遅延ばらつき及びスキニー
を取り除いた並列受信情報間で同期のとれたデータを送
ることが可能となる。
これまでの説明ではN個の識別再生回路で用いるクロッ
ク信号はN個のタイミング抽出回路で抽出されたクロッ
ク信号を用いる態様について述べたが、第2図の如く位
相比較器への基準同期クロックをN個の識別再生回路に
共通に入力した態様であってもよい。
(発明の効果) このように本発明による高速光バスを用いれば同期クロ
ックの位相および位相ジッタによる伝送誤り特性力瓢従
来の構成による高速光バスに比べて著しく改善されてい
ることがわかる。
本発明は、このように並列受信情報間の位相をそろえ、
同位相の並列の同期クロックを抽出できるよ5Kしたも
のであり、電子計算機等の情報処理システム、あるいは
並列データ伝送システムにおいて、高速に情報を伝送す
る必要がある種々の装置に応用できるものである。
【図面の簡単な説明】
第1図は本発明の一実施例d高速光バスを示す構成図、
第2図は本発明の他の実施例を示す構成図、第3図は従
来の高速光バスを示す構成図である。 101.301・・・送信部、110,310・・・受
信部、102(j)〜102 (N)、302(1)〜
302(N+1)・・・データ線、103(□)〜t 
o 3 (N)、303 (1)〜303 (N+1 
)−・・電気/光変換部、104(1)〜104 (N
)、a O4(s)〜304 (N+1)・・・光ファ
イバ、105(1)〜L 05(N)、305 (1)
〜305 (N+1 )・・・光/電気変換部、L O
6(t)〜L O6(N)# 306(1)〜306(
N+1)・・・広帯域アンプ、109(1)〜109(
N)、  309(1)〜309 (N)・・・識別再
生回路、107(す〜l O7(N)・・・タイミング
抽出回路、108(1)〜108(N−1)・・・位相
比較器、111(t)〜t t t (N)・・・電気
信号遅延回路。

Claims (1)

    【特許請求の範囲】
  1. N個のデータ系列がそれぞれ入力されるN個の電気/光
    変換器と;前記N個の電気/光変換器に一端がそれぞれ
    接続されたN本の光ファイバと;前記N本の光ファイバ
    の出力を直接または光学レンズを介して入力するN個の
    光/電気変換器と;前記N個の光/電気変換器の出力を
    増幅するN個の広帯域増幅器と;前記N個の広帯域増幅
    器の出力をそれぞれ受け、電気信号の伝播時間が可変で
    あるN個の電気信号遅延手段と;前記N個の電気信号遅
    延手段の出力からクロック成分を抽出するN個のタイミ
    ング抽出手段と;前記N個のタイミング抽出手段のうち
    予め定められた特定のタイミング抽出手段の出力を共通
    クロック成分とし、該共通クロック成分とN−1個のタ
    イミング抽出手段の出力として得られるN−1個のクロ
    ック成分との位相比較をそれぞれ行ない、これらN−1
    個のクロック成分にそれぞれ対応するN−1個の前記電
    気信号遅延手段に前記位相比較により得た位相差を表わ
    す遅延制御信号をそれぞれ出力するN−1個の位相比較
    器と;前記N個のタイミング抽出手段により出力された
    クロック成分または前記共通クロック成分で前記N個の
    電気信号遅延手段の出力をそれぞれ識別するN個の識別
    再生回路とを含むことを特徴とする高速光バス。
JP61123125A 1986-05-27 1986-05-27 高速光バス Expired - Lifetime JPH0744530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61123125A JPH0744530B2 (ja) 1986-05-27 1986-05-27 高速光バス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61123125A JPH0744530B2 (ja) 1986-05-27 1986-05-27 高速光バス

Publications (2)

Publication Number Publication Date
JPS62278836A true JPS62278836A (ja) 1987-12-03
JPH0744530B2 JPH0744530B2 (ja) 1995-05-15

Family

ID=14852802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61123125A Expired - Lifetime JPH0744530B2 (ja) 1986-05-27 1986-05-27 高速光バス

Country Status (1)

Country Link
JP (1) JPH0744530B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63171811A (ja) * 1987-01-09 1988-07-15 Nkk Corp 酸素高炉の操業方法
JPH02168754A (ja) * 1988-02-26 1990-06-28 American Teleph & Telegr Co <Att> クロックスキュー補正回路
JPH0738590A (ja) * 1993-06-01 1995-02-07 Internatl Business Mach Corp <Ibm> 並列/直列バスにおけるエラー検出および回復システム
JP2002368728A (ja) * 2001-05-25 2002-12-20 Texas Instr Inc <Ti> 複数のチャネルを介して並列伝送された受信データを同期させる装置及び方法
US6836522B1 (en) 1999-10-14 2004-12-28 Nec Electronics Corporation Clock signal extracting circuit, parallel digital interface including clock signal extracting circuit, clock signal extracting method and parallel data bit signal synchronizing method using clock signal extracting method
JP2009141506A (ja) * 2007-12-04 2009-06-25 Fujitsu Ltd 受信装置、受信方法
JP2009239438A (ja) * 2008-03-26 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 多チャンネルデータ位相制御装置
US10735177B2 (en) 2018-07-23 2020-08-04 Fujitsu Limited Optical transmitting device and optical receiving device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511692A (ja) * 1991-07-03 1993-01-22 Alpine Electron Inc 地図検索方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511692A (ja) * 1991-07-03 1993-01-22 Alpine Electron Inc 地図検索方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63171811A (ja) * 1987-01-09 1988-07-15 Nkk Corp 酸素高炉の操業方法
JPH0586445B2 (ja) * 1987-01-09 1993-12-13 Nippon Kokan Kk
JPH02168754A (ja) * 1988-02-26 1990-06-28 American Teleph & Telegr Co <Att> クロックスキュー補正回路
JPH0738590A (ja) * 1993-06-01 1995-02-07 Internatl Business Mach Corp <Ibm> 並列/直列バスにおけるエラー検出および回復システム
US6836522B1 (en) 1999-10-14 2004-12-28 Nec Electronics Corporation Clock signal extracting circuit, parallel digital interface including clock signal extracting circuit, clock signal extracting method and parallel data bit signal synchronizing method using clock signal extracting method
JP2002368728A (ja) * 2001-05-25 2002-12-20 Texas Instr Inc <Ti> 複数のチャネルを介して並列伝送された受信データを同期させる装置及び方法
JP2009141506A (ja) * 2007-12-04 2009-06-25 Fujitsu Ltd 受信装置、受信方法
JP4652393B2 (ja) * 2007-12-04 2011-03-16 富士通株式会社 受信装置、受信方法
US8693604B2 (en) 2007-12-04 2014-04-08 Fujitsu Limited Receiving apparatus and receiving method
JP2009239438A (ja) * 2008-03-26 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 多チャンネルデータ位相制御装置
US10735177B2 (en) 2018-07-23 2020-08-04 Fujitsu Limited Optical transmitting device and optical receiving device

Also Published As

Publication number Publication date
JPH0744530B2 (ja) 1995-05-15

Similar Documents

Publication Publication Date Title
US5369640A (en) Method and apparatus for clock skew reduction through remote delay regulation
JP3078316B2 (ja) 受動光ネットワーク
JP3635001B2 (ja) 同期クロックを発生させるための回路
US20100316391A1 (en) Optical Interconnection Arrangement For High Speed, High Density Communication Systems
US6208621B1 (en) Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency
JPS62278836A (ja) 高速光バス
JP3409739B2 (ja) 自動スキュー調整装置
US7454543B2 (en) Early high speed serializer-deserializer (HSS)internal receive (Rx) interface for data sampling clock signals on parallel bus
JPS6367931A (ja) 高速光バス
JPH0511692B2 (ja)
JPS63199530A (ja) 高速光バス
JPH0744531B2 (ja) 高速光バス
JP2590808B2 (ja) 光バス
JP3035817B2 (ja) クロック再生装置
JPH01238341A (ja) 高速光バス
JPS5913450A (ja) 直列デ−タ伝送方式
JPS63199529A (ja) 高速光バス
JPH01238342A (ja) 高速光バス
US7161986B2 (en) Data transmission system and data transmitter/receiver for use therein, and method thereof
GB1355495A (en) Apparatus for clocking digital data
JPH0548536A (ja) 並列光伝送装置
KR0142311B1 (ko) 디지탈 전송시스템의 선로지연 보상회로
JPH04354219A (ja) データ伝送方式
JP3083886B2 (ja) 並列光伝送装置
SU571007A1 (ru) Система передачи информации