JP2009141506A - 受信装置、受信方法 - Google Patents
受信装置、受信方法 Download PDFInfo
- Publication number
- JP2009141506A JP2009141506A JP2007313802A JP2007313802A JP2009141506A JP 2009141506 A JP2009141506 A JP 2009141506A JP 2007313802 A JP2007313802 A JP 2007313802A JP 2007313802 A JP2007313802 A JP 2007313802A JP 2009141506 A JP2009141506 A JP 2009141506A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- transmission path
- transmission
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000005540 biological transmission Effects 0.000 claims abstract description 216
- 238000010586 diagram Methods 0.000 description 36
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
- H03K5/15033—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a chain of bistable devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
- H03K5/1504—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0298—Arrangement for terminating transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】複数の伝送路を介して送信装置に接続されることができる受信装置であって、複数の伝送路のうち所定の伝送路である第1伝送路からの信号に基づいて第1クロックを生成する第1クロック生成部と、第1クロックのタイミングに基づいて第1伝送路からの信号を復調する第1復調部と、複数の伝送路のうち第1伝送路と異なる伝送路である第2伝送路からの信号の位相に基づいて、第1クロックの位相を調整して第2クロックを生成する第2クロック生成部と、第2クロックのタイミングに基づいて第2伝送路からの信号を復調する第2復調部とを備えた。
【選択図】図1
Description
まず、本実施の形態に係るチップ間伝送システムの構成について説明する。
まず、本実施の形態に係るチップ間伝送システムの構成について説明する。
前記複数の伝送路のうち所定の伝送路である第1伝送路からの信号に基づいて第1クロックを生成する第1クロック生成部と、
前記第1クロックのタイミングに基づいて前記第1伝送路からの信号を復調する第1復調部と、
前記複数の伝送路のうち前記第1伝送路と異なる伝送路である第2伝送路からの信号の位相に基づいて、前記第1クロックの位相を調整して第2クロックを生成する第2クロック生成部と、
前記第2クロックのタイミングに基づいて前記第2伝送路からの信号を復調する第2復調部と
を備える受信装置。
(付記2) 付記1に記載の受信装置において、
前記第2クロック生成部は、前記第2伝送路からの信号の位相と前記第2クロックの位相とが所定の位相関係を満たすように、前記第1クロックの位相を調整して前記第2クロックを生成する受信装置。
(付記3) 付記2に記載の受信装置において、
前記第2クロック生成部は、前記第1クロックの位相を調整して互いに位相の異なる複数のクロックを生成し、該複数のクロックのそれぞれの位相と前記第2伝送路からの信号の位相とを比較し、該比較の結果に基づいて前記複数のクロックのうちの一つを選択して前記第2クロックとする受信装置。
(付記4) 付記1に記載の受信装置において、
前記第2伝送路は、複数存在し、
前記第2クロック生成部は、前記第2伝送路毎に備えられ、
前記第2復調部は、前記第2伝送路毎に備えられ、
更に、前記第1クロック生成部により生成された第1クロックを複数の前記第2クロック生成部へ分配する分配部を備える受信装置。
(付記5) 付記1に記載の受信装置において、
更に、前記第2伝送路からの信号の位相と前記第2クロックの位相とを比較し、該比較の結果を位相比較結果として出力する位相比較部を備え、
前記第2クロック生成部は、前記位相比較結果に基づいて前記第1クロックの位相を調整して第2クロックを生成する受信装置。
(付記6) 付記5に記載の受信装置において、
前記第2クロック生成部は、前記位相比較結果に基づいて前記第2伝送路からの信号の位相と前記第2クロックの位相とが所定の位相関係を満たすように、前記第1クロック生成部により生成された第1クロックの位相を調整して前記第2クロックを生成する受信装置。
(付記7) 付記6に記載の受信装置において、
前記第2クロック生成部は、前記第1クロック生成部により生成された第1クロックの位相を調整して互いに位相の異なる複数のクロックを生成し、前記位相比較部からの位相比較結果に基づいて該複数のクロックの一つを選択して前記第2クロックとし、該位相比較部に対応する第2復調部へ前記第2クロックを出力する受信装置。
(付記8) 付記5に記載の受信装置において、
前記第2伝送路は、複数存在し、
前記第2クロック生成部は、前記第2伝送路毎に備えられ、
前記第2復調部は、前記第2伝送路毎に備えられる受信装置。
(付記9) 付記1に記載の受信装置において、
前記第2伝送路は、複数存在し、
複数の第2伝送路のうち所定の伝送路である第3伝送路と、前記複数の第2伝送路のうち前記第3伝送路と長さが等しい第4伝送路が存在し、
前記第2クロック生成部は、前記第3伝送路に対応して備えられ、
前記第3伝送路に対応する前記第2復調部は、前記第3伝送路に対応する第2クロック生成部により生成された第2クロックのタイミングに基づいて前記第3伝送路からの信号を復調し、
前記第4伝送路に対応する前記第2復調部は、前記第3伝送路に対応する第2クロック生成部により生成された第2クロックのタイミングに基づいて前記第4伝送路からの信号を復調する受信装置。
(付記10) 付記1に記載の受信装置において、
前記第1クロック生成部は、Clock Data Recoveryである受信装置。
(付記11) 付記10に記載の受信装置において、
前記CDRは、PLLである受信装置。
(付記12) 複数の伝送路を介して送信装置に接続された受信装置において前記伝送路からの信号を受信する受信方法であって、
前記複数の伝送路のうち所定の伝送路である第1伝送路からの信号に基づいて第1クロックを生成し、
前記第1クロックのタイミングに基づいて前記第1伝送路からの信号を復調し、
前記複数の伝送路のうち前記第1伝送路と異なる伝送路である第2伝送路からの信号の位相に基づいて、前記第1クロックの位相を調整して第2クロックを生成し、
前記第2クロックのタイミングに基づいて前記第2伝送路からの信号を復調する
ことを実行する受信方法。
(付記13) 付記12に記載の受信方法において、
前記第2伝送路からの信号の位相と前記第2クロックの位相とが所定の位相関係を満たすように、前記第2伝送路毎に分配された第1クロックの位相を調整して前記第2クロックを生成する受信方法。
(付記14) 付記13に記載の受信方法において、
前記第2伝送路毎に分配された第1クロックの位相を調整して互いに位相の異なる複数のクロックを生成し、該複数のクロックのそれぞれの位相と前記第2伝送路からの信号の位相とを比較し、該比較の結果に基づいて前記複数のクロックのうちの一つを選択して前記第2クロックとする受信方法。
(付記15) 付記12に記載の受信方法において、
前記第2伝送路は、複数存在し、
更に、前記第1クロックを前記第2伝送路毎に分配し、
前記第2伝送路毎に、分配された第1クロックの位相を調整して前記第2クロックを生成し、
前記第2伝送路毎に、第2クロックのタイミングに基づいて前記第2伝送路からの信号の復調を行う受信方法。
(付記16) 付記12に記載の受信方法において、
更に、前記第2伝送路からの信号の位相と前記第2クロックの位相とを比較し、該比較の結果を位相比較結果として出力し、
前記位相比較結果に基づいて前記第1クロックの位相を調整して第2クロックを生成する受信方法。
(付記17) 付記16に記載の受信方法において、
前記位相比較結果に基づいて前記第2伝送路からの信号の位相と前記第2クロックの位相とが所定の位相関係を満たすように、前記第1クロックの位相を調整して前記第2クロックを生成する受信方法。
(付記18) 付記17に記載の受信方法において、
前記第1クロックの位相を調整して互いに位相の異なる複数のクロックを生成し、前記位相比較結果に基づいて該複数のクロックの一つを選択して前記第2クロックとし、前記第2クロックのタイミングに基づいて該位相比較結果に対応する前記第2伝送路からの信号を復調する受信方法。
(付記19) 付記16に記載の受信方法において、
前記第2伝送路は、複数存在し、
前記第2伝送路毎に、分配された第1クロックの位相を調整して前記第2クロックを生成し、
前記第2伝送路毎に、第2クロックのタイミングに基づいて前記第2伝送路からの信号の復調を行う受信方法。
(付記20) 付記12に記載の受信方法において、
前記第2伝送路は、複数存在し、
複数の第2伝送路のうち所定の伝送路である第3伝送路と、前記複数の第2伝送路のうち前記第3伝送路と長さが等しい第4伝送路が存在し、
前記第3伝送路に対応して前記第2クロックを生成し、
前記第3伝送路に対応して生成された第2クロックのタイミングに基づいて前記第3伝送路からの信号を復調し、
前記第3伝送路に対応して生成された第2クロックのタイミングに基づいて前記第4伝送路からの信号を復調する受信方法。
Claims (10)
- 複数の伝送路を介して送信装置に接続されることができる受信装置であって、
前記複数の伝送路のうち所定の伝送路である第1伝送路からの信号に基づいて第1クロックを生成する第1クロック生成部と、
前記第1クロックのタイミングに基づいて前記第1伝送路からの信号を復調する第1復調部と、
前記複数の伝送路のうち前記第1伝送路と異なる伝送路である第2伝送路からの信号の位相に基づいて、前記第1クロックの位相を調整して第2クロックを生成する第2クロック生成部と、
前記第2クロックのタイミングに基づいて前記第2伝送路からの信号を復調する第2復調部と
を備える受信装置。 - 請求項1に記載の受信装置において、
前記第2クロック生成部は、前記第2伝送路からの信号の位相と前記第2クロックの位相とが所定の位相関係を満たすように、前記分配部により分配された第1クロックの位相を調整して前記第2クロックを生成する受信装置。 - 請求項2に記載の受信装置において、
前記第2クロック生成部は、前記第1クロックの位相を調整して互いに位相の異なる複数のクロックを生成し、該複数のクロックのそれぞれの位相と前記第2伝送路からの信号の位相とを比較し、該比較の結果に基づいて前記複数のクロックのうちの一つを選択して前記第2クロックとする受信装置。 - 請求項1乃至請求項3のいずれかに記載の受信装置において、
前記第2伝送路は、複数存在し、
前記第2クロック生成部は、前記第2伝送路毎に備えられ、
前記第2復調部は、前記第2伝送路毎に備えられ、
更に、前記第1クロック生成部により生成された第1クロックを複数の前記第2クロック生成部へ分配する分配部を備える受信装置。 - 請求項1に記載の受信装置において、
更に、前記第2伝送路からの信号の位相と前記第2クロックの位相とを比較し、該比較の結果を位相比較結果として出力する位相比較部を備え、
前記第2クロック生成部は、前記位相比較結果に基づいて前記第1クロックの位相を調整して第2クロックを生成する受信装置。 - 請求項5に記載の受信装置において、
前記第2クロック生成部は、前記位相比較結果に基づいて前記第2伝送路からの信号の位相と前記第2クロックの位相とが所定の位相関係を満たすように、前記第1クロック生成部により生成された第1クロックの位相を調整して前記第2クロックを生成する受信装置。 - 請求項6に記載の受信装置において、
前記第2クロック生成部は、前記第1クロック生成部により生成された第1クロックの位相を調整して互いに位相の異なる複数のクロックを生成し、前記位相比較部からの位相比較結果に基づいて該複数のクロックの一つを選択して前記第2クロックとし、該位相比較部に対応する第2復調部へ前記第2クロックを出力する受信装置。 - 請求項5乃至請求項7のいずれかに記載の受信装置において、
前記第2伝送路は、複数存在し、
前記第2クロック生成部は、前記第2伝送路毎に備えられ、
前記第2復調部は、前記第2伝送路毎に備えられる受信装置。 - 請求項1乃至請求項8のいずれかに記載の受信装置において、
前記第2伝送路は、複数存在し、
複数の第2伝送路のうち所定の伝送路である第3伝送路と、前記複数の第2伝送路のうち前記第3伝送路と長さが等しい第4伝送路が存在し、
前記第2クロック生成部は、前記第3伝送路に対応して備えられ、
前記第3伝送路に対応する前記第2復調部は、前記第3伝送路に対応する第2クロック生成部により生成された第2クロックのタイミングに基づいて前記第3伝送路からの信号を復調し、
前記第4伝送路に対応する前記第2復調部は、前記第3伝送路に対応する第2クロック生成部により生成された第2クロックのタイミングに基づいて前記第4伝送路からの信号を復調する受信装置。 - 複数の伝送路を介して送信装置に接続された受信装置において前記伝送路からの信号を受信する受信方法であって、
前記複数の伝送路のうち所定の伝送路である第1伝送路からの信号に基づいて第1クロックを生成し、
前記第1クロックのタイミングに基づいて前記第1伝送路からの信号を復調し、
前記複数の伝送路のうち前記第1伝送路と異なる伝送路である第2伝送路からの信号の位相に基づいて、前記第1クロックの位相を調整して第2クロックを生成し、
前記第2クロックのタイミングに基づいて前記第2伝送路からの信号を復調する
ことを実行する受信方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007313802A JP4652393B2 (ja) | 2007-12-04 | 2007-12-04 | 受信装置、受信方法 |
US12/222,801 US8693604B2 (en) | 2007-12-04 | 2008-08-15 | Receiving apparatus and receiving method |
TW097131146A TWI373715B (en) | 2007-12-04 | 2008-08-15 | Receiving apparatus and receiving method |
GB0815791A GB2455384B (en) | 2007-12-04 | 2008-08-29 | Receiving apparatus and receiving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007313802A JP4652393B2 (ja) | 2007-12-04 | 2007-12-04 | 受信装置、受信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009141506A true JP2009141506A (ja) | 2009-06-25 |
JP4652393B2 JP4652393B2 (ja) | 2011-03-16 |
Family
ID=39865971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007313802A Expired - Fee Related JP4652393B2 (ja) | 2007-12-04 | 2007-12-04 | 受信装置、受信方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8693604B2 (ja) |
JP (1) | JP4652393B2 (ja) |
GB (1) | GB2455384B (ja) |
TW (1) | TWI373715B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012034094A (ja) * | 2010-07-29 | 2012-02-16 | Fujitsu Ltd | Ad変換装置 |
JP2015043508A (ja) * | 2013-08-26 | 2015-03-05 | オンキヨー株式会社 | 信号伝送回路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9397868B1 (en) | 2012-12-11 | 2016-07-19 | Rambus Inc. | Split-path equalizer and related methods, devices and systems |
US9297704B2 (en) * | 2014-01-20 | 2016-03-29 | International Business Machines Corporation | Modulation methods for CMOS-based thermal sensors |
US9374250B1 (en) * | 2014-12-17 | 2016-06-21 | Intel Corporation | Wireline receiver circuitry having collaborative timing recovery |
US9590799B2 (en) * | 2015-03-21 | 2017-03-07 | Finisar Corporation | Clock recovery and equalizer estimation in a multi-channel receiver |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62278836A (ja) * | 1986-05-27 | 1987-12-03 | Nec Corp | 高速光バス |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000181591A (ja) | 1998-12-18 | 2000-06-30 | Pfu Ltd | Lvdsインタフェース信号振幅設定機能を備える情報処理装置及びlvdsインタフェース信号振幅設定方法 |
JP2003295970A (ja) | 2002-04-04 | 2003-10-17 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP2005018291A (ja) | 2003-06-24 | 2005-01-20 | Fuji Xerox Co Ltd | 画像信号伝送装置及び情報処置装置 |
US7319729B2 (en) * | 2003-09-29 | 2008-01-15 | International Business Machines Corporation | Asynchronous interface methods and apparatus |
JP4308680B2 (ja) | 2003-12-25 | 2009-08-05 | 株式会社リコー | 画像形成装置 |
JP4928715B2 (ja) | 2004-05-07 | 2012-05-09 | 株式会社リコー | シリアルデータ転送装置、画像出力装置、画像入力装置及び画像形成装置 |
US7957428B2 (en) * | 2004-05-21 | 2011-06-07 | Intel Corporation | Methods and apparatuses to effect a variable-width link |
US7499516B2 (en) * | 2004-11-19 | 2009-03-03 | Agere Systems, Inc. | Methods and apparatus for interface buffer management and clock compensation in data transfers |
US7512203B2 (en) | 2005-03-30 | 2009-03-31 | Silicon Laboratories Inc. | Data cleaning with an asynchronous reference clock |
US7684534B2 (en) * | 2005-07-11 | 2010-03-23 | International Business Machines Corporation | Method and apparatus for handling of clock information in serial link ports |
US7602869B2 (en) | 2005-07-29 | 2009-10-13 | International Business Machines Corporation | Methods and apparatus for clock synchronization and data recovery in a receiver |
TWI316656B (en) | 2005-08-19 | 2009-11-01 | Via Tech Inc | Clock-signal adjusting method and device |
US7492850B2 (en) * | 2005-08-31 | 2009-02-17 | International Business Machines Corporation | Phase locked loop apparatus with adjustable phase shift |
-
2007
- 2007-12-04 JP JP2007313802A patent/JP4652393B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-15 TW TW097131146A patent/TWI373715B/zh not_active IP Right Cessation
- 2008-08-15 US US12/222,801 patent/US8693604B2/en not_active Expired - Fee Related
- 2008-08-29 GB GB0815791A patent/GB2455384B/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62278836A (ja) * | 1986-05-27 | 1987-12-03 | Nec Corp | 高速光バス |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012034094A (ja) * | 2010-07-29 | 2012-02-16 | Fujitsu Ltd | Ad変換装置 |
JP2015043508A (ja) * | 2013-08-26 | 2015-03-05 | オンキヨー株式会社 | 信号伝送回路 |
Also Published As
Publication number | Publication date |
---|---|
TWI373715B (en) | 2012-10-01 |
US8693604B2 (en) | 2014-04-08 |
GB2455384B (en) | 2011-03-09 |
JP4652393B2 (ja) | 2011-03-16 |
TW200925877A (en) | 2009-06-16 |
GB2455384A (en) | 2009-06-10 |
GB0815791D0 (en) | 2008-10-08 |
US20090141846A1 (en) | 2009-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11296709B2 (en) | Cross-clock-domain processing circuit | |
EP1388975B1 (en) | System and method for data transition control in a multirate communication system | |
JP4652393B2 (ja) | 受信装置、受信方法 | |
EP1112648A1 (en) | A system and method for sending and receiving data signals over a clock signal line | |
CN112241384B (zh) | 一种通用的高速串行差分信号分路电路及方法 | |
TWI392319B (zh) | 通信系統,接收裝置及接收方法 | |
TW201217956A (en) | Methods and apparatus for low power out-of-band communications | |
US20070258551A1 (en) | System and method for performing on-chip synchronization of system signals utilizing off-chip harmonic signal | |
CN104579570A (zh) | 数据接收器、数据接收系统和数据传输系统 | |
US20130021074A1 (en) | Decision feedback equalizer operable with multiple data rates | |
JP2012065094A (ja) | 位相調整回路、受信装置、および通信システム | |
JP2009239768A (ja) | 半導体集積回路装置、及び、クロックデータ復元方法 | |
US20080320324A1 (en) | Data recovery (CDR) architecture using interpolator and timing loop module | |
JP5272926B2 (ja) | データ送信回路 | |
US8750430B2 (en) | Data receiver circuit | |
JP5610540B2 (ja) | シリアル通信用インターフェース回路及びパラレルシリアル変換回路 | |
WO2002039683A2 (en) | Apparatus and method for sending and receiving data signals over a clock signal line by pulse with modulation | |
CN112840571A (zh) | 一种跨时钟域处理电路 | |
US7460040B1 (en) | High-speed serial interface architecture for a programmable logic device | |
JP2008092285A (ja) | 移動通信端末及びその制御方法 | |
JP2006279945A (ja) | 逆方向データサンプリング方法、及びこれを利用した逆方向データサンプリング回路 | |
JP2006109082A (ja) | データ送受信方法、及びデータ送受信装置 | |
JP5492951B2 (ja) | 半導体集積回路装置、及び、クロックデータ復元方法 | |
JP4799707B1 (ja) | データ同期化回路、通信インタフェース回路及び通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |