JP2003295970A - データ処理装置、及びデータ処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 消費電力の削減 【解決手段】 例えばＭＰＥＧデコーダにおいて、入力
されるビデオデータについてのＳＤ画像、ＨＤ画像を判
別するようにし、この判別結果に基づいてシステムクロ
ックの周波数を可変するようにする。そして、例えば入
力されたビデオデータがＳＤ画像であった場合はＳＤ画
像に対応する処理能力を設定してデコード処理を行うよ
うにし、ＨＤ画像の場合はＨＤ画像に対応する処理能力
でデコード処理を行うようにする。これにより、入力さ
れた時系列データについての復号化処理を最適な処理能
力により行うことが可能となり、消費電力を削減するこ
とが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばＭＰＥＧ２
（Moving Picture Experts Group Layer2）方式により
符号化されたデータを復号化するＭＰＥＧデコーダに適
用することのできる、データ処理装置、及びデータ処理
方法に関するものである。

【０００２】

【従来の技術】従来より、デジタル衛星放送受信機やＤ
ＶＤ（Digital Versatile Disk）プレイヤ等のデジタル
ＡＶ（Audio Visual）機器が広く普及しており、一般的
に高品質なデジタル映像を手軽に楽しむことが可能とな
っている。このようなデジタルＡＶ機器により再生出力
されるデジタル映像としては、例えばデジタル衛星放送
ではＳＤ（Standard Definition）とＨＤ（High Defini
tion）の２つの画像フォーマットが規定されている。こ
のＳＤ画像とは、解像度が水平７２０ドット×垂直４８
０ラインの画像であり、また、ＨＤ画像は水平１９２０
ドット×垂直１０８０ラインであり、このＨＤ画像の場
合は非常に高画質のデジタル映像が実現される。

【０００３】図８は、例えばこのようなＳＤ／ＨＤ画像
に対応するデジタル衛星放送受信機における、従来のＭ
ＰＥＧデコーダ１００の構成を示すブロック図である。
なお、この図においては、主に映像信号処理系の回路に
ついてのみ示し、他の部分については省略して示すもの
とする。まず、この場合のＭＰＥＧデコーダ１００に
は、図示しないデマルチプレクサより、放送信号から得
られたストリームデータとしての符号化ビデオデータが
入力されることとなる。そして、この符号化ビデオデー
タは、図示するＶＢＶ（Video Buffering Verifier）１
０２に供給され、ここでバッファリングされる。

【０００４】このＶＢＶ１０２にバッファリングされた
データは、まず、ヘッダ検出器１０３に供給され、ここ
でピクチャヘッダが検出されることにより、ピクチャの
Ｉ，Ｐ，Ｂのタイプを示すタイプ情報、及びＧＯＰ（Gr
oup Of Picture）内の画面順を示すテンポラルレファレ
ンス（ＴＲ）の情報が検出される。そして、例えば特殊
再生時においては、この検出されたピクチャのタイプ情
報を元に、ＩピクチャおよびＰピクチャのみが選別され
て可変長復号化回路１０４に供給されるようになる。ま
た、通常再生時においては、ピクチャを選別することな
くすべてのピクチャが供給されるよう制御される。な
お、これら特殊／通常再生時における制御は図示されて
いないがシステムコントロールにより行われる。

【０００５】可変長復号化回路１０４に供給されたデー
タは、この回路１０４において可変長符号が復号化され
る。そして、この可変長復号化処理が終了すると、その
データは逆量子化回路１０５に供給される。さらに、こ
の可変長復号化回路１０４は、量子化ステップサイズを
逆量子化回路１０５に出力すると共に、動きベクトル情
報を動き補償回路１０７に出力する。

【０００６】逆量子化回路１０５においては、指示され
た量子化ステップサイズに従って、入力されたデータを
逆量子化し、これを逆ＤＣＴ（Discrete Cosine Transf
orm：離散コサイン変換）回路１０６に出力する。逆Ｄ
ＣＴ回路１０６は入力されたデータに逆ＤＣＴ処理を施
し、これを加算回路１０８に供給する。

【０００７】動き補償回路１０７では、フレームメモリ
バンク１０９に記憶されている既にデコードの為された
画像信号が、上記可変長復号化回路１０４から供給され
る動きベクトル情報に対応して動き補償され、これによ
り動き予測信号が生成される。

【０００８】加算回路１０８においては、逆ＤＣＴ回路
１０６の出力と動き補償回路１０７の出力とがピクチャ
のタイプ（Ｉ，Ｐ，Ｂ）に応じて加算され、これがフレ
ームメモリバンク１０９に出力される。フレームメモリ
バンク１０９では、これらのピクチャが一時保持され、
それぞれのピクチャが再生出力すべきフレーム順序とな
るよう制御されて読出される。そして、このようにして
読み出されたデータは、図示するようにデコード出力と
して出力され、これが例えば図示しないデジタル・アナ
ログ変換器によりアナログの映像信号に変換されて再生
出力される。

【０００９】このように構成される従来のＭＰＥＧデコ
ーダ１００における動作を、図９のフローチャートを用
いて説明する。まず、図示するステップＳ１００１にお
いて、デコード動作が開始となると、ＶＢＶ１０２によ
りデマルチプレクサからの符号入力が開始される。そし
て、続くステップＳ１００２においては、例えばヘッダ
検出部１０３によりＶＢＶ１０２に入力された符号から
デコード処理の開始時刻を示すＤＴＳ（Decord Time St
amp）が検出されることにより、デコード開始時刻が判
別される。このＤＴＳとは、画像１枚分（１フレーム
分）のビデオデータごとに付されるデコード処理開始時
刻管理情報であり、このＤＴＳのタイミングに従った動
作を行うことで、およそ１フレーム時刻（約３３ｍｓｅ
ｃ）内に画像１枚分のデコード処理が行われるようにし
ているものである。

【００１０】ステップＳ１００２において、検出したＤ
ＴＳに基づいてデコード処理開始時刻であると判別され
た場合は、次のステップＳ１００３において、図８で説
明した可変長復号化回路１０４〜フレームメモリバンク
１０９により画像１枚分のデコード処理が行われる。

【００１１】続くステップＳ１００４においては、例え
ばストリームの終了点やチャンネル切替点等のデコード
終了原因が検出されたか否かが判別される。そして、こ
れらの終了原因が検出されなかった場合は、図示するよ
うにステップＳ１００２に進み、次の画像１枚分のデコ
ード処理開始時刻が判別される。また、終了原因が検出
された場合はステップＳ１００５においてデコード動作
が終了される。

【００１２】

【発明が解決しようとする課題】ここで、この従来のＭ
ＰＥＧデコーダ１００においては、図８に示すようにク
ロック発生器１１１が備えられ、このクロック発生器１
１１により生成されるクロックが上記動作を得るにあた
っての各部の動作クロックとして供給されている。そし
て、このクロック発生器１１１によるクロック周波数
は、上述もしたようにこのＭＰＥＧデコーダ１００がＨ
Ｄ画像に対応していることにより、このＨＤ画像をデコ
ードするに十分な処理能力が得られるよう比較的高い周
波数に設定されている。すなわち、先に図９で説明した
ようにして、このＭＰＥＧデコーダ１００においては、
およそ１フレーム期間内にＨＤ画像１フレーム分の符号
をデコード処理するようにされていることから、これを
行うに十分な処理能力（周波数）が設定されているもの
である。

【００１３】しかしながら、ＳＤ画像（水平７２０ドッ
ト×垂直４８０ライン）とＨＤ画像（水平１９２０ドッ
ト×垂直１０８０ライン）とでは、単純にそのデータ量
の差が約６倍あり、上記のようにシステムクロックの周
波数が設定されることによっては、入力されたビデオデ
ータがＳＤ画像であった場合にかなりのオーバースペッ
クとなってしまう。

【００１４】このようにＳＤ画像が入力された際の、従
来のＭＰＥＧデコーダ１００におけるデコード処理動作
の概念図を図１０に示す。この図において、縦軸はクロ
ック発生器１１１により生成されるクロック周波数のレ
ベルを示し、図示するレベル「Ａ」は、ＨＤ画像に対応
する周波数が設定されていることを示している。また、
横軸は時間経過を示している。

【００１５】まず、図示するデコード開始時刻１は、先
に説明した図９のステップＳ１０２においてデコード開
始時刻が判別された時点であり、これによりデコード処
理が開始される。そして、この場合は、クロック発生器
１１１の周波数が上記のようにＨＤ画像に対応するレベ
ル「Ａ」設定されているため、このデコード処理は、図
示するように１フレーム期間に対してかなりの短期間で
終了することとなる。

【００１６】しかしながら、このように１フレーム分の
ビデオデータについてのデコード処理は終了するもの
の、このＭＰＥＧデコーダ１００においては、先にも説
明したように再び図９のステップＳ１０２においてデコ
ード処理開始時刻（図１０中デコード処理開始時刻２）
が判別されるまでは、次の１フレーム分のデータについ
てのデコード処理が開始されないようにされる。つま
り、図示するようにデコード処理開始時刻２までは無処
理状態が生じてしまい、この間は各部の動作は維持され
るがデコード処理すべき符号が入力されず、いわば動作
が空回りしている状態とされる。

【００１７】そして、このような動作の空回り時間は、
上述もしたようにＳＤ画像とＨＤ画像とではそのデータ
量が約６倍あることから、１フレーム期間内において相
当長時間に及ぶこととなる。また、さらに、この空回り
状態は、１フレーム分の符号を入力するごとに生じるこ
ととなる。

【００１８】このため、従来のＭＰＥＧデコーダ１００
においては、このようにＳＤ画像が入力されてきた場合
は、そのデコード処理動作のかなりの時間がこのような
空回り状態とされることにより、その消費電力に相当な
無駄が生じてしまうという問題点を有していた。

【００１９】また、上記のようにしてＨＤ画像に対応し
たクロックでもって常に各部が動作するようにされるこ
とによっては、従来のＭＰＥＧデコーダ１００において
は、その発熱量が増大し、これに伴い冷却機構が大型化
してしまうという問題点を有していた。

【００２０】

【課題を解決するための手段】そこで、本発明では以上
のような問題点に鑑み、データ処理装置として、まず以
下のように構成することとした。すなわち、符号化され
た時系列データを入力して上記時系列データについての
復号化処理を行う復号化手段と、上記復号化手段に対す
る動作クロックを生成するクロック発生手段とを備える
ようにすると共に、上記復号化手段に入力される時系列
データに応じた所定の判別結果に基づき、上記クロック
発生手段により生成される動作クロックの周波数を可変
するクロック周波数制御手段を備えるようにした。

【００２１】また、本発明では、少なくとも符号化され
た時系列データを入力して上記時系列データについての
復号化処理を行う復号化手段と、上記復号化手段に対す
る動作クロックを生成するクロック発生手段とを有する
データ処理装置のデータ処理方法として、以下のように
することとした。すなわち、上記復号化手段に入力され
る時系列データに応じた所定の判別結果に基づき、上記
クロック発生手段により生成される動作クロックの周波
数を可変するクロック周波数制御手順を実行するように
した。

【００２２】このようにすることで、上記データ処理装
置においては、入力される時系列データに応じた所定の
判別結果に基づいて上記クロック発生手段により生成さ
れるクロック周波数が可変されるようになる。そして、
上記所定の判別として、例えば上記復号化手段が入力す
る時系列データの単位時間あたりのデータ量の多少を判
別するようにすれば、上記動作クロックの周波数を、こ
のようなデータ量の多少に応じて可変することができる
ようになる。これにより、上記データ処理装置において
は、上記復号化手段により行われる復号化処理動作に要
する処理能力を、例えば常に必要最低限のレベルに維持
することが可能となる。

【００２３】また、本発明では、データ処理装置として
以下のようにも構成することとした。すなわち、符号化
された時系列データを入力して上記時系列データについ
ての復号化処理を行う復号化手段と、上記復号化手段に
対する動作クロックを生成するクロック発生手段とを備
えるようにすると共に、上記復号化手段において所定の
再生出力タイミングごとに開始されるべき復号化処理が
終了するのに応じて、上記クロック発生手段により生成
される動作クロックを停止させる動作クロック制御手段
を備えるようにした。

【００２４】さらに、本発明では、少なくとも符号化さ
れた時系列データを入力して上記時系列データについて
の復号化処理を行う復号化手段と、上記復号化手段に対
する動作クロックを生成するクロック発生手段とを有す
るデータ処理装置のデータ処理方法として、以下のよう
にもすることとした。すなわち、上記復号化手段におい
て所定の再生出力タイミングごとに開始されるべき復号
化処理が終了するのに応じて、上記クロック発生手段に
より生成される動作クロックを停止させる動作クロック
制御手を実行するようにした。

【００２５】この場合、上記データ処理装置において
は、上記復号化手段により所定の再生出力タイミングご
とに連続的に行われる復号化処理が終了するごとに、動
作クロックが停止されるようになる。これにより、上記
復号化手段においては、処理を行うべき時にのみ動作が
行われるようになるため、この場合も、上記復号化手段
により行われる復号化処理に要する処理能力を必要最小
限に抑えることが可能となる。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態として
のデータ処理装置について説明する。まず、以下に説明
する各実施の形態においては、本発明のデータ処理装置
が、例えばデジタル衛星放送受信機に備えられるＭＰＥ
Ｇデコーダ１として適用される場合を例に挙げる。従っ
て、各実施の形態のＭＰＥＧデコーダ１は、デジタル衛
星放送において規定されるＭＰＥＧ２（Moving Picture
Experts Group Layer2）方式により符号化されたビデ
オデータについての復号化処理を行うように構成される
ものとする。また、この場合のデジタル衛星放送受信機
としては、デジタル衛星放送において規定される、ＳＤ
（Standard Definition：水平７２０ドット×垂直４８
０ライン）とＨＤ（High Definition：水平１９２０ド
ット×垂直１０８０ライン）双方の画像フォーマットに
対応するものとされ、これに伴いＭＰＥＧデコーダ１と
しても上記ＳＤ／ＨＤのフォーマットに対応するよう構
成されているものとする。

【００２７】＜第１の実施の形態＞図１に第１の実施の
形態としてのＭＰＥＧデコーダ１の内部構成を示す。な
お、この図においては、主に映像信号処理系の回路につ
いてのみ示し、他の部分については省略して示している
ものとする。まず、この図において、ＶＢＶ（Video Bu
ffering Verifier）２はビデオコードバッファであり、
このＶＢＶ２には、例えば図示しないデマルチプレクサ
により放送信号から分離されたストリームデータとして
の符号化ビデオデータが入力される。そして、このＶＢ
Ｖ２は、これを一時保持することで、例えば上記ビデオ
データが可変レートにより入力される場合に、後述する
可変長復号化回路４に一定のレートにより連続的にデー
タを供給することができるようにされる。

【００２８】ヘッダ検出部３は、このようにＶＢＶ２に
一時保持される符号化データからヘッダ部分を検出す
る。例えば、このヘッダ検出部３は、ＶＢＶ２に保持さ
れるビデオデータからピクチャヘッダを検出し、これを
元にピクチャのＩ，Ｐ，Ｂのタイプを示すタイプ情報、
およびＧＯＰ（Group Of Picture）内の画面順を示すテ
ンポラルレファレンス（ＴＲ）の情報を検出する。そし
て、特殊再生時においては、このように検出されたピク
チャのタイプ情報により、ＩピクチャおよびＰピクチャ
のみが選別されて、ＶＢＶ２から図示する可変長復号化
回路４に供給されるように制御される。また、通常再生
時においては、ピクチャが選別されることなく、すべて
のピクチャが可変長復号化回路４に供給されるよう制御
される。なお、これら通常再生、及び特殊再生時の制御
は図示されていないがシステムコントロールにより行わ
れる。

【００２９】また、このヘッダ検出部３は、ＶＢＶ２に
保持されているデータからＤＴＳ（Decord Time Stam
p）を検出し、これにより１フレーム期間ごとのデコー
ド処理開始時刻を検出するようにされる。周知のよう
に、ＭＰＥＧデコーダにおいては、入力されるビデオデ
ータについて、およそ１フレーム期間（約３３ｍｓｅ
ｃ）に画像１枚分（１フレーム分）のデータをデコード
するようにされており、このＤＴＳとは、画像１枚分の
ビデオデータ対応に付され、このように１フレームごと
に行われるデコード処理についてのデコード開始時刻を
指示するための情報である。

【００３０】さらに、本実施の形態の場合、このヘッダ
検出部３はＶＢＶ２に保持されているデータからビデオ
データの画像フォーマット等が記載されるＳＨ（Sequen
ce Header）を検出し、これにより入力されたビデオデ
ータについてのＳＤ、ＨＤの情報を検出するようにされ
る。そして、このヘッダ検出部３は、このようにして得
られたＳＤ、ＨＤの情報を後述するクロック周波数制御
回路１０に供給する。

【００３１】可変長復号化回路４は、上記のようにして
ＶＢＶ２から供給される符号化ビデオデータを入力し、
可変長符号を復号化する。そして、このように可変長復
号化処理を施したデータを逆量子化回路５に供給する。
また、この可変長復号化回路４は、量子化ステップサイ
ズを逆量子化回路５に出力すると共に、動きベクトル情
報を図示するように動き補償回路７に出力する。

【００３２】逆量子化回路５は、上記可変長復号化回路
４により指示された量子化ステップサイズに従って、入
力されたデータを逆量子化し、これを逆ＤＣＴ（Discre
te Cosine Transform：離散コサイン変換）回路６に出
力する。そして、逆ＤＣＴ回路６は、入力されたデータ
に逆ＤＣＴ処理を施し、これを加算回路８に供給する。

【００３３】動き補償回路７は、フレームメモリバンク
９に記憶されている既にデコードされた画像信号を入力
し、上記可変長復号化回路４から供給される動きベクト
ル情報に対応して動き補償し、これにより動き予測信号
を生成する。

【００３４】加算回路８は、上記動き補償回路７により
生成された動き予測信号に基づき、逆ＤＣＴ回路６より
入力される逆ＤＣＴ処理の施されたデータをピクチャの
タイプ（Ｉ，Ｐ，Ｂ）に応じて加算し、これをフレーム
メモリバンク９に出力する。

【００３５】フレームメモリバンク９は、このようにし
て加算回路８から入力されるピクチャを一時保持し、こ
れらを再生出力すべきフレーム順序でもって出力するよ
うにされる。そして、このフレームメモリバンク９から
の出力は、図示するようにデコード出力として出力さ
れ、これが例えば図示しないデジタル・アナログ変換器
によりアナログの映像信号に変換されて再生出力される
ようになる。

【００３６】クロック周波数制御回路１０は、入力され
た所定の判断基準情報に基づき、後述するクロック発生
器１１の発振動作を制御するための制御信号を生成す
る。本実施の形態の場合、このクロック周波数制御回路
１０には、上記のようにしてヘッダ検出部３においてＳ
Ｈが検出されることにより得られた、ビデオデータにつ
いてのＳＤ、ＨＤのフォーマット情報が入力される。そ
して、このクロック周波数制御回路１０は、これらＳ
Ｄ、ＨＤの情報に応じた制御信号をクロック発生器１１
に対して出力する。

【００３７】クロック発生器１１は、所定の周波数によ
る発振動作を行い、当該ＭＰＥＧデコーダ１におけるシ
ステムクロックを生成する。このシステムクロックは、
図示するように各部の動作クロックとして供給される。
また、本実施の形態の場合、このクロック発生器１１
は、上記クロック周波数制御回路１０より供給されるＳ
Ｄ／ＨＤに応じた制御信号に基づき、例えば分周器を切
り替える等により、後述するようにして、クロック周波
数をこれらＳＤ／ＨＤに対応して切り替える動作を行
う。

【００３８】このように構成される本実施の形態として
のＭＰＥＧデコーダ１による動作を、図２のフローチャ
ートを用いて説明する。先ず、図示するステップＳ１０
１において、デコード動作が開始となると、ＶＢＶ１０
２によりデマルチプレクサからの符号入力が開始され
る。

【００３９】続くステップＳ１０２においては、ヘッダ
検出部３により、このようにＶＢＶ２に入力された符号
化データからＳＨが検出され、ＶＢＶ２に入力されたビ
デオデータのフォーマットがＳＤであるかＨＤであるか
が検出される。このステップＳ１０２において、上記入
力されたビデオデータのフォーマットがＨＤであった場
合にはステップＳ１０３に進み、ＳＤであった場合には
ステップＳ１０４に進む。

【００４０】ステップＳ１０３においては、クロック周
波数制御回路１０からの制御信号がクロック発生器１１
に供給され、このクロック発生器１１により、ＨＤのビ
デオデータをデコードするに十分なシステムクロック周
波数である、Ｈクロック周波数が設定される。ここで、
上述もしたように、このＭＰＥＧデコーダ１において
は、１フレーム期間（約３３ｍｓｅｃ）内に１フレーム
分のビデオデータをデコードするようにされている。従
って、この場合はシステムクロックの周波数として、入
力されたＨＤのビデオデータについてのデコード処理を
１フレーム期間内に終了できるに十分な周波数が設定さ
れる必要がある。このため、このステップＳ１０３にお
いては、このように１フレーム期間内にＨＤ画像１枚分
のデータをデコードすることが可能となるＨクロック周
波数が設定されるようにしている。このようにしてクロ
ック発生器１１によりＨクロック周波数が設定される
と、ステップＳ１０５に進む。

【００４１】一方、ステップＳ１０２でＳＤ画像が検出
されたステップＳ１０４においては、クロック周波数制
御回路１０からの制御信号に基づき、クロック発生器１
１によりＨクロック周波数の約１／６とされるＬクロッ
ク周波数が設定される。すなわち、この場合は、先に説
明したようにＨＤ画像とＳＤ画像とではそのデータ量の
差が約６倍あることから、１フレーム分のデコード処理
に必要な処理能力も約１／６に設定しようとするもので
ある。このようにしてＬクロック周波数が設定されると
ステップＳ１０５に進む。

【００４２】ステップＳ１０５においては、ヘッダ検出
部３によりＤＴＳが検出され、入力された画像１枚分の
符号化データについてのデコード処理開始時刻が判断さ
れる。そして、入力されたビデオデータについて、デコ
ード処理開始時刻であると判別された場合は、次のステ
ップＳ１０６に進む。

【００４３】ステップＳ１０６においては、上記ステッ
プＳ１０３、またはステップＳ１０４において設定され
たクロックに基づき、図１の可変長復号化回路４〜フレ
ームメモリバンク９による動作が行われ、これにより１
フレーム分のビデオデータについてのデコード処理が行
われる。

【００４４】続くステップＳ１０７においては、例えば
ストリームの終了点やチャンネル切替点等のデコード終
了原因が検出されたか否かが判別される。そして、これ
らの終了原因が検出されなかった場合は、図示するよう
にステップＳ１０２に進み、次の画像１枚分の符号化デ
ータについてのデコード処理開始時刻を判別する。ま
た、終了原因が検出された場合はステップＳ１０８でデ
コード動作を終了する。

【００４５】このように、本実施の形態のＭＰＥＧデコ
ーダ１においては、入力されたビデオデータの画像フォ
ーマットに応じ、システムクロックの周波数を可変制御
する動作が得られるようになる。そして、このＭＰＥＧ
デコーダ１において、上記のような周波数可変制御動作
に基づいて行われるデコード処理動作を概念的に示す
と、次の図３のようになる。

【００４６】図３は、本実施の形態のＭＰＥＧデコーダ
１におけるデコード処理動作を概念的に示した図であ
り、図３（ａ）は、入力されるビデオデータのフォーマ
ットがＳＤである場合を示し、図３（ｂ）は、ＨＤであ
る場合を示している。また、この図３において、縦軸は
クロック発生器１１により生成されるクロック周波数の
レベルを示し、また、横軸は時間経過を示している。

【００４７】まず、図３（ａ）において、この場合は先
に説明した図２のステップＳ１０４でＳＤ画像に対応す
るＬクロック周波数が設定され、図示するようにデコー
ド処理能力が「Ｌ」レベルに設定される。そして、図中
デコード処理開始時刻からデコード処理が開始され、こ
の場合は、上記したようにデコード処理能力が「Ｌ」レ
ベルに設定されていることにより、ほぼ１フレーム期間
に対応した時間内でデコード処理が終了するようにされ
る。

【００４８】また、図３（ｂ）の場合においては、図２
のステップＳ１０３においてＨクロック周波数が設定さ
れることにより、デコード処理能力も「Ｈ」レベルに設
定される。そして、この「Ｈ」レベルの処理能力でもっ
てデコード処理が行われることにより、この場合もほぼ
１フレーム期間に対応した時間内でデコード処理が終了
されるようになる。

【００４９】このように、第１の実施の形態としてのＭ
ＰＥＧデコーダ１においては、入力されたビデオデータ
の画像フォーマットに応じた最適なクロック周波数が設
定されることにより、最適な処理能力によるデコード処
理動作が実現されるようになる。すなわち、これによ
り、入力されるビデオデータの画像フォーマットの違い
から、無駄な処理動作が生じてしまうことが防止され、
ひいては上記図３（ａ）のようにＳＤ画像が入力された
場合における消費電力を少なくすることができるように
なるものである。

【００５０】＜第２の実施の形態＞第２の実施の形態
は、システムクロックの周波数を可変する際の判断基準
を、入力されるビデオデータのストリームの本数とした
ものである。すなわち、同時にデコード処理を行うスト
リームの本数に応じてシステムクロックの周波数を可変
制御するようにしたものである。なお、この第２の実施
の形態のＭＰＥＧデコーダ１の内部構成は、第１の実施
の形態の場合とほぼ同様のものとされる。

【００５１】図４に第２の実施の形態としてのＭＰＥＧ
デコーダ１における動作を説明するフローチャートを示
す。先ず、この図において、ステップＳ２０１はデコー
ド開始ステップであり、ここでＶＢＶ２によりデマルチ
プレクサからの符号入力が開始される。続くステップＳ
２０２では、例えばヘッダ検出部３により、ＶＢＶ２に
入力されたビデオデータのヘッダ部分が検出される等し
て、入力されたビデオデータのストリームの本数が検出
される。このように検出されたストリームの本数の情報
は、クロック周波数制御回路１０に供給される。そし
て、この場合、このクロック周波数制御回路１０は、こ
のように供給されたストリーム本数の情報に基づいた制
御信号を生成するようにされる。

【００５２】ステップＳ２０３においては、上記のよう
にしてクロック周波数制御回路１０により生成された制
御信号が、クロック発生器１１に対して出力される。そ
して、クロック発生器１１は、この制御信号に応じて、
例えば分周器を切り替える等して生成するクロックの周
波数を可変する。例えば、上記制御信号が、ストリーム
の本数１本を示すものであった場合には、このストリー
ムの画像１枚分のデータを１フレーム期間内に終了する
に十分な周波数レベル「Ｌ」に切り替えるようにされ
る。また、例えばストリームの本数が２本であった場合
には、上記レベル「Ｌ」の約２倍に対応するレベル
「Ｈ」に切り替えるようにされる。これにより、このク
ロック発生器１１においては、入力されたストリームの
本数に応じた周波数によるシステムクロックが生成され
るようになる。

【００５３】続くステップＳ２０４においては、ヘッダ
検出部３により検出されたＤＴＳを元に、デコード処理
開始時刻が判断される。そして、デコード処理開始時刻
であると判別された場合は、次のステップＳ２０５にて
画像１枚分のビデオデータについてのデコード処理が行
われる。なお、この場合のデコード処理としては、例え
ば入力されたストリームの本数が複数本であったとき
は、複数のストリームについてのデコード処理を１フレ
ーム期間内において時分割的に行うことになる。

【００５４】ステップＳ２０６では、例えばストリーム
の終了点やチャンネル切替点等のデコード終了原因が検
出されたか否かが判別される。そして、これらの終了原
因が検出されなかった場合は、図示するようにステップ
Ｓ２０４に進み、再び、入力されるビデオデータについ
てのデコード処理開始時刻を判断するようにされる。ま
た、終了原因が検出された場合はステップＳ２０７にお
いてデコード動作を終了する。

【００５５】このようにして、第２の実施の形態のＭＰ
ＥＧデコーダ１においては、入力されるビデオデータの
ストリームの本数に応じてクロック周波数を可変制御す
る動作が得られるようになるのであるが、これにより得
られるデコード処理動作は、次の図５のように表すこと
ができる。

【００５６】図５は、第２の実施の形態としてのＭＰＥ
Ｇデコーダ１において得られるデコード処理動作を概念
的に示した図である。この図において、図５（ａ）に
は、入力されたストリームの本数が、例えばチャンネル
１のみの１本であった場合が示され、図５（ｂ）には、
例えばチャンネル１とチャンネル２との２本であった場
合が示されている。

【００５７】まず、図５（ａ）の場合は、先の図４のス
テップＳ２０３において説明したように、入力ストリー
ム数が１本である場合に対応する周波数レベル「Ｌ」が
設定され、デコード処理能力もこれに応じたレベル
「Ｌ」に設定される。すなわち、このように入力された
ストリームがチャンネル１のみの１本であった場合に
は、このチャンネル１のデータについてのデコード処理
を、図示するようにほぼ１フレーム期間内で終了するに
必要最低限な能力で行うようにされるものである。

【００５８】また、図５（ｂ）の場合は、同じく図４の
ステップＳ２０３においてストリーム２本分に対応する
周波数のレベル「Ｈ」が設定されるため、図示するよう
にデコード処理能力もこれに対応するレベル「Ｈ」に設
定されるようになる。この場合は、処理能力が図５
（ａ）の場合のおよそ２倍に設定されるため、チャンネ
ル１についてのデコード処理は、図示するように１フレ
ーム期間に対しておよそ半分の時間で終了するようにさ
れる。そして、残りの時間において、同様にチャンネル
２についてのデコード処理を行うようにされ、これによ
りストリーム２本分のデータについてのデコード処理
を、ほぼ１フレーム期間内に終了するようにされる。す
なわち、このように入力されたストリームがチャンネル
１〜２の２本であった場合には、これらチャンネル１、
及びチャンネル２の２つのデータについてのデコード処
理を、ほぼ１フレーム期間内で終了するに必要最低限な
能力で行うようにされるものである。

【００５９】このように、第２の実施の形態のＭＰＥＧ
デコーダ１においては、入力されるビデオデータのスト
リーム数に応じ、常に必要最低限の処理能力での動作が
行われるようにクロック周波数を可変制御する動作が得
られるようになる。すなわち、この第２の実施の形態の
ＭＰＥＧデコーダ１によっては、デコード処理能力を効
率よく利用することができるようになるものである。

【００６０】＜第３の実施の形態＞第３の実施の形態
は、上記第１、及び第２の実施の形態とは異なり、１フ
レーム期間内に終了すべきデコード処理が終了するごと
に、システムクロックが停止されるようにするものであ
る。なお、第３の実施の形態のＭＰＥＧデコーダ１の内
部構成も、第１の実施の形態の場合とほぼ同様とされる
ため、ここでは説明を省略するものとする。ただし、こ
の第３の実施の形態の場合、クロック発生器１１により
生成されるシステムクロックの周波数レベルは、ＨＤ画
像に対応した周波数レベル（以下レベル「Ａ」とする）
に固定されているものとする。

【００６１】図６に第３の実施の形態としてのＭＰＥＧ
デコーダ１における動作を説明するフローチャートを示
す。まず、図示するステップＳ３０１において、デコー
ド動作が開始となると、ＶＢＶ２によりデマルチプレク
サからの符号入力が開始される。そして、続くステップ
Ｓ３０２においては、ヘッダ検出部３により、ＶＢＶ２
に入力された符号からデコード処理の開始時刻を示すＤ
ＴＳ（Decord Time Stamp）が検出され、入力された画
像１枚分のビデオデータについてのデコード処理開始時
刻が判断される。

【００６２】このステップＳ３０２において、デコード
処理開始時刻であると判別された場合は、次のステップ
Ｓ３０３においてクロック発生器１１によるクロック発
振動作を開始させる。ここで、この第３の実施の形態の
場合、上記のようにしてデコード処理開始時刻が判別さ
れるのに応じては、ヘッダ検出部３により、クロック周
波数制御回路１０に対して処理の開始を通知する通知信
号を供給するようにされる。また、クロック周波数制御
回路１０は、このように通知信号が供給されるのに応
じ、クロック発生器１１の発振動作を開始させるよう制
御する動作を行うようにされる。そして、このようにす
ることで、この場合はデコード処理開始時刻が判別され
るのに応じ、クロック発生器１１によるシステムクロッ
クの生成動作が開始されるようにしているものである。

【００６３】上記のようにして、クロック発生器１１に
よるシステムクロック生成動作が開始されると、続くス
テップＳ３０４において、図１で説明した可変長復号化
回路４〜フレームメモリバンク９により画像１枚分のビ
デオデータについてのデコード処理が行われる。

【００６４】続くステップＳ３０５においては、上記ス
テップＳ３０４における画像１枚分のビデオデータにつ
いてのデコード処理が終了したか否かが監視される。そ
して、このデコード処理が終了したと判別された場合は
ステップＳ３０６に進む。

【００６５】ステップＳ３０６においては、クロック周
波数制御回路１０により、クロック発生器１１のシステ
ムクロック生成動作を停止するよう制御する動作が行わ
れる。つまり、この場合のクロック周波数制御回路１０
は、上記のようにしてデコード処理が終了したと判別さ
れるのに応じ、クロック発生器１１のクロック生成動作
を停止させる制御を行うようにされるものである。

【００６６】ステップＳ３０７では、例えばストリーム
の終了点やチャンネル切替点等のデコード終了原因が検
出されたか否かが判別される。そして、これらの終了原
因が検出されなかった場合は、図示するようにステップ
Ｓ３０２に進み、次の画像１枚分のデコード処理開始時
刻を判断する。また、終了原因が検出された場合はステ
ップＳ３０８においてデコード動作を終了する。

【００６７】このようにして、第３の実施の形態のＭＰ
ＥＧデコーダ１においては、１フレーム期間ごとに行わ
れる処理に対し、画像１枚分のビデオデータについての
デコード処理が終了するごとに、システムクロックを停
止する動作が得られるようになる。そして、このような
第３の実施の形態としてのＭＰＥＧデコーダ１におい
て、例えばＳＤ画像のビデオデータが入力された場合の
デコード処理動作は、次の図７のように表すことができ
る。

【００６８】図７は、第３の実施の形態としてのＭＰＥ
Ｇデコーダ１において得られるデコード処理動作を概念
的に示した図である。この図において、上述もしたよう
にこの場合のＭＰＥＧデコーダ１においては、システム
クロックの周波数がＨＤ画像に対応するレベル「Ａ」に
設定されているため、図示するようにデコード処理能力
のレベルはこれに対応するレベル「Ａ」に設定されてい
る。そして、図中デコード開始時刻より、この処理能力
でもってデコード処理が行われるのであるが、この場合
の処理能力は、入力されるＳＤ画像に対してオーバース
ペックとされることにより、図示するようにこの処理は
１フレーム期間に対して比較的短時間で終了する。

【００６９】しかしながら、この場合、このようにデコ
ード処理が終了することによっては、先に説明したよう
に図６のステップＳ３０６においてクロック発生器１１
によるクロック生成動作が停止するようにされる。そし
て、この停止状態は、図６の説明からも理解されるよう
に、ステップＳ３０２における次の画像１枚分について
のデコード処理開始時刻が判別されるまで続くようにさ
れる。

【００７０】このため、この第３の実施の形態のＭＰＥ
Ｇデコーダ１においては、画像１枚分のビデオデータに
ついてのデコード処理が終了するごとに、各部の動作が
停止されるようになり、この結果、従来ではＳＤ画像が
入力された場合に生じていた動作の空回り状態が防止さ
れるようになる。

【００７１】以上、本発明における各実施の形態につい
て説明した。上述もしたように、第１の実施の形態にお
いては、入力されるビデオデータのＳＤ／ＨＤ画像の別
に応じてシステムクロックの周波数が可変制御されるこ
とで、このようなＳＤ／ＨＤ画像に応じた必要最低限の
処理能力での動作が維持されるようになる。また、第２
の実施の形態においては、入力されるビデオデータのス
トリームの本数に応じてシステムクロックの周波数が可
変制御されることで、入力されるストリームの本数に応
じた必要最低限の処理能力による動作が維持されるよう
になる。また、第３の実施の形態においては、１フレー
ム分のビデオデータについてのデコード処理が終了する
ごとにシステムクロックが停止されることで、デコード
処理動作に要する処理能力が必要最低限となるようにさ
れている。

【００７２】すなわち、このように各実施の形態のＭＰ
ＥＧデコーダ１においては、そのデコード処理動作に、
常に必要最低限の処理能力しか要さないようにされるも
のであり、これにより、各実施の形態のＭＰＥＧデコー
ダ１においては、消費電力の削減が図られるようにな
る。

【００７３】なお、上記第１及び第２の実施の形態で
は、システムクロックの周波数を可変する判断基準を、
入力されるビデオデータの画像フォーマット、或いはス
トリームの本数とする場合を例に挙げたが、これらはあ
くまでも一例に過ぎず、もちろん他の判断基準が採用さ
れても構わないものである。

【００７４】また、各実施の形態においては、ＭＰＥＧ
デコーダ１がデジタル衛星放送受信機に適用される場合
を例に挙げたが、これに限らず、例えばＤＶＤプレイヤ
等の他の機器に適用されても構わないものである。ま
た、各実施の形態においては、本発明のデータ処理装置
がＭＰＥＧデコーダとして適用される場合を例に挙げた
が、本発明のデータ処理装置としては、入力されるスト
リームデータとしての時系列データについてのデコード
処理を行う装置であれば、これに限定されるものではな
い。

【００７５】また、図１に示した各実施の形態としての
ＭＰＥＧデコーダ１の構成はあくまでも一例に過ぎず、
この構成に限定されるものではない。

【００７６】

【発明の効果】以上のように本発明では、復号化手段に
より入力される時系列データについての、例えばデータ
フォーマット（１フレーム期間あたりに処理すべきデー
タ量）、或いはストリームの本数を判断するようにし、
これに応じてクロック発生手段により生成されるクロッ
ク周波数を可変制御するようにしている。そして、これ
により、当該データ処理装置において行われる復号化処
理の処理能力を、入力された時系列データのデータ量や
ストリームの本数等に応じた必要最低限のレベルで維持
できるようにしている。

【００７７】また、本発明では、上記復号化手段により
所定の再生出力タイミングごと（１フレーム期間ごと）
に開始されるべき復号化処理が終了するごとに動作クロ
ックを停止するようにもしている。そして、このように
することで、上記データ処理装置おいて行われるデコー
ド処理に、必要最低限のデコード処理能力しか要さない
ようにしている。

【００７８】これにより、本発明によっては、データ処
理装置における復号化処理についての動作資源（処理能
力）を有効に利用することが可能となり、従来のように
各部動作が空回りする等、無駄な動作の発生を防止する
ことができるようになる。この結果、本発明によって
は、データ処理装置における消費電力を削減することが
できると共に、発熱量を削減し、冷却機構の小型化を図
ることが可能となる。

【図面の簡単な説明】

【図１】本発明における実施の形態としてのデータ処理
装置内部の構成を示すブロック図である。

【図２】第１の実施の形態としてのデータ処理装置にお
ける動作を示すフローチャートである。

【図３】第１の実施の形態としてのデータ処理装置にお
ける動作を概念的に示した図である。

【図４】第２の実施の形態としてのデータ処理装置にお
ける動作を示すフローチャートである。

【図５】第２の実施の形態としてのデータ処理装置にお
ける動作を概念的に示した図である。

【図６】第３の実施の形態としてのデータ処理装置にお
ける動作を示すフローチャートである。

【図７】第３の実施の形態としてのデータ処理装置にお
ける動作を概念的に示した図である。

【図８】従来におけるＭＰＥＧデコーダの内部構成を示
すブロック図である。

【図９】従来におけるＭＰＥＧデコーダの動作を示すフ
ローチャートである。

【図１０】従来におけるＭＰＥＧデコーダの動作を概念
的に示した図である。

【符号の説明】

１ ＭＰＥＧデコーダ、２ ＶＢＶ、３ ヘッダ検出
部、４ 可変長復号化回路、５ 逆量子化回路、６ 逆
ＤＣＴ回路、７ 動き補償回路、８ 加算回路、９ フ
レームメモリバンク、１０ クロック周波数制御回路、
１１ クロック発生器

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B011 EA10 LL13 5B079 BA01 BC01 BC07 5C059 KK49 MA00 MA05 MA14 MA23 MC11 MC38 ME01 NN21 PP05 PP06 PP07 RC11 SS02 SS05 SS13 SS16 TA00 TB01 TC24 UA05 UA09 UA32 UA38

Claims (9)

【特許請求の範囲】
1. 【請求項１】 符号化された時系列データを入力して上
   記時系列データについての復号化処理を行う復号化手段
   と、 上記復号化手段に対する動作クロックを生成するクロッ
   ク発生手段と、 上記復号化手段に入力される時系列データに応じた所定
   の判別結果に基づき、上記クロック発生手段により生成
   される動作クロックの周波数を可変するクロック周波数
   制御手段と、 を備えることを特徴とするデータ処理装置。
2. 【請求項２】 上記クロック周波数制御手段は、 上記復号化手段に入力される時系列データのフォーマッ
   トについて判別し、この判別されたフォーマットに応じ
   た、所定の再生出力単位時間に対応するデータ量、に基
   づいて上記動作クロックの周波数を可変制御する、 ことを特徴とする請求項１に記載のデータ処理装置。
3. 【請求項３】 上記クロック周波数制御手段は、 上記復号化手段に入力される時系列データの本数につい
   て判別し、この判別された本数に基づいて上記動作クロ
   ックの周波数を可変制御する、 ことを特徴とする請求項１に記載のデータ処理装置。
4. 【請求項４】 符号化された時系列データを入力して上
   記時系列データについての復号化処理を行う復号化手段
   と、 上記復号化手段に対する動作クロックを生成するクロッ
   ク発生手段と、 上記復号化手段において所定の再生出力タイミングごと
   に開始されるべき復号化処理が終了するのに応じて、上
   記クロック発生手段により生成される動作クロックを停
   止させる動作クロック制御手段と、 を備えることを特徴とするデータ処理装置。
5. 【請求項５】 上記復号化手段は、所定の再生出力単位
   時間に対応するデータ量が互いに異なる複数のフォーマ
   ットの時系列データについての復号化処理が可能とされ
   る、 ことを特徴とする請求項４に記載のデータ処理装置。
6. 【請求項６】 少なくとも、符号化された時系列データ
   を入力して上記時系列データについての復号化処理を行
   う復号化手段と、 上記復号化手段に対する動作クロックを生成するクロッ
   ク発生手段とを有するデータ処理装置のデータ処理方法
   であって、 上記復号化手段に入力される時系列データに応じた所定
   の判別結果に基づき、上記クロック発生手段により生成
   される動作クロックの周波数を可変するクロック周波数
   制御手順を実行する、 ことを特徴とするデータ処理方法。
7. 【請求項７】 上記クロック周波数制御手順において
   は、 上記復号化手段に入力される時系列データのフォーマッ
   トについて判別し、この判別されたフォーマットに応じ
   た、所定の再生出力単位時間に対応するデータ量、に基
   づいて上記動作クロックの周波数を可変制御する、 ことを特徴とする請求項６に記載のデータ処理方法。
8. 【請求項８】 上記クロック周波数制御手順において
   は、上記復号化手段に入力される時系列データの本数に
   ついて判別し、この判別された本数に基づいて上記動作
   クロックの周波数を可変制御する、 ことを特徴とする請求項６に記載のデータ処理方法。
9. 【請求項９】 少なくとも、符号化された時系列データ
   を入力して上記時系列データについての復号化処理を行
   う復号化手段と、 上記復号化手段に対する動作クロックを生成するクロッ
   ク発生手段とを有するデータ処理装置のデータ処理方法
   であって、 上記復号化手段において所定の再生出力タイミングごと
   に開始されるべき復号化処理が終了するのに応じて、上
   記クロック発生手段により生成される動作クロックを停
   止させる動作クロック制御手順を実行する、 ことを特徴とするデータ処理方法。