TWI392319B - 通信系統，接收裝置及接收方法 - Google Patents

通信系統，接收裝置及接收方法 Download PDF

Info

Publication number
TWI392319B
TWI392319B TW097143549A TW97143549A TWI392319B TW I392319 B TWI392319 B TW I392319B TW 097143549 A TW097143549 A TW 097143549A TW 97143549 A TW97143549 A TW 97143549A TW I392319 B TWI392319 B TW I392319B
Authority
TW
Taiwan
Prior art keywords
phase
clock
serial data
regenerative
signal
Prior art date
Application number
TW097143549A
Other languages
English (en)
Other versions
TW200935857A (en
Inventor
菊池秀和
小松禎浩
瀨上雅博
Original Assignee
新力股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新力股份有限公司 filed Critical 新力股份有限公司
Publication of TW200935857A publication Critical patent/TW200935857A/zh
Application granted granted Critical
Publication of TWI392319B publication Critical patent/TWI392319B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Description

通信系統，接收裝置及接收方法
本發明係關於一種具有一通信介面(例如高清晰度多媒體介面(HDMI))之通信系統，該通信介面能夠將(例如)無壓縮影像的像素資料於一方向上發送至其一電子裝置，並係關於一種其之接收方法。
本發明包含在2007年12月11日向日本專利局申請的日本專利申請案JP 2007-319326的相關標的，該案之全文以引用的方式併入本文中。
從HDMI LLC已分佈HDMI的說明書「高清晰度多媒體介面說明書版本1.3a」。以HDMI之標準，將一發射器器件稱為一源端器件(source device)並將一接收器器件稱為一終端器件(sink device)。
該HDMI源端與該HDMI終端具有連接包含複數個信號線之HDMI電纜之一HDMI連接器。該HDMI連接器係用於藉由使用數位信號發送影像資料與音訊資料之一連接器。
在HDMI的說明書中，尤其關於HDMI定義用於以高速將像素資料及音訊資料從HDMI源端發射至HDMI終端之轉變最小化差分信號(Transition Minimized Differential Signaling；TMDS)及用於在HDMI源端與HDMI終端之間於一方向上實行雙向通信的一消費者電子控制(Consumer Electronics Control；CEC)。
如以上說明，TMDS係用於發射HDMI中之寬頻的視訊/ 音訊多工信號並由一對差分像素時脈與三對差分串列信號形成。
該三對串列資料信號係其同步藉由一發射器中之共同鎖相迴路(phase locked loop；PLL)產生的電壓控制振盪器(voltage controlled oscillator；VCO)時脈而獲得之信號。因此，儘管該三對串列信號由於發射線之延遲時間中的差而具有相位差，但大體上固定彼此相位關係且基本頻率與抖動成分較佳匹配。
然而，僅像素時脈未與PLL之VCO時脈同步且輸入至該PLL的一參考時脈通常直接輸出。
因此，該像素時脈具有不同於串列信號之抖動成分，且時脈與資料之相位經常動態波動。
在接收此一組信號並正確重製串列資料信號之每一者的接收器中，通常使用藉由使用一像素時脈作為一參考時脈而調整PLL多頻電路產生的時脈之相位的一移相電路(參見(例如)FUJITSU.53.1，第47-53頁(01,2002))。將此方法稱為時脈資料復原(clock data recovery；CDR)。
圖1在方塊圖中顯示FUJITSU.53.1，第47-53頁(01,2002)中揭示的一電路。
圖1之電路1包含一PLL2、時脈移相器3-0、3-1及3-2、取樣器4-0、4-1及4-2以及數位濾波器5-0、5-1及5-2。
輸入像素時脈信號IPCK係藉由包含一移相頻率偵測器(PFD)21、一低通濾波器(LPF)22、一VCO 23及一分頻器24之一PLL 2來相乘並變成一VCO時脈VCK。
VCO時脈VCK可為一單相時脈或可為其中維持特定相位差之多相時脈之一集合。
VCO時脈VCK具有等於一串列資料信號之位元率的一頻率。然而，該VCO時脈VCK具有該輸入像素時脈信號IPCK所擁有的抖動成分與不同於該串列資料信號所擁有的抖動的該PLL 2之抖動特性所決定之抖動。
因此，該VCO時脈VCK與該串列資料信號之間的相位差經常波動。若直接提供該VCO時脈VCK至取樣器4-0至4-2，則不可能使取樣器穩定接收正確資料。
因此，在VCO 23與取樣器4-0至4-2之間提供時脈移相器3-0至3-2，以使得産生取樣器4-0至4-2可穩定接收串列資料之移相時脈SCK0、SCK1及SCK2。
時脈移相器3-0至3-2之相位中的改變量在若干位準係可變的。藉由對取樣器4-0至4-2所偵測的移相時脈SCK與串列信號之間的相位關係上的資訊實行過濾操作(主要為整合操作)而獲得之回授控制來決定該改變量。
在日本專利第3239543號中揭示一種用於獲得關於該移相時脈與該串列資料之間的相位關係之資訊的方案。
該CDR之缺點在於VCO時脈VCK與該串列資料之相對相位以高速改變，即，在移相時脈具有高頻之相對抖動成分的情況下其較難準確遵循該串列資料之相位。
在HDMI中，需要接收器即使對像素時脈與串列資料之相對抖動在若干MHz時為0.3[UIp-p](1[UI]係1位元串列資料之時間)之信號亦正確操作。
例如，若存在其中以4MHz之正弦波形式相位改變0.3[UIp-p]之相對抖動，則1/4[UI]的移相改變出現在其中相位改變最急劇的時區中之近似80[ns]的週期中。
然而，已編碼TMDS之串列資料且在最壞的情況下在10位元之資料瞬態僅一次。比較時脈之相位與串列資料之相位的機會僅出現在資料轉變的時間。例如，當TMDS之速率為250[Mbps]時，在最壞的情況下一旦在40[ns]存在比較相位之僅一機會。
在此一情況下，實行各時間比較，改變相位差1/8[UI]之多。因為移相器之鑒別率通常為1/16至1/64，所以移相改變2至8倍的鑒別率量。
在以上說明的日本專利第3239543號的電路中，可以決定是否應增加或減少移相量，但不可決定在鑒別率之什麼倍數，應改變移相量。
在就鑒別率單元而言在一單元中增加/減少之情況下，移相時脈遵循高速相對抖動係不可能的。在其中突然增加/減少若干單元之情況下，使用高鑒別率之詳細相位控制係不可能的。
用於決定應使用多少個鑒別率單元之一取樣器係非常複雜的且用於處理其輸出並將該移相量回授至移相器之一濾波器亦變得複雜。
需要提供一種能夠即使在存在時脈及資料之較大高速相對抖動時重製正確遵循串列資料信號之相位的資料再生之時脈最佳化的通信系統、其之一接收裝置及其一接收方法。
依據本發明之一具體實施例，提供一種通信系統，其包含：一發射裝置，其用於發射相位上彼此係同步之複數個串列資料信號及與該等串列資料信號在頻率上係同步之一時脈信號；以及一接收裝置，其用於接收從該發射裝置發射之複數個串列資料信號與該時脈信號，其中該接收裝置包含一相位同步電路，其經組態以依據該所接收時脈信號粗略地調整該頻率並接著産生在相位上與該複數個串列資料信號中之一串列資料信號係同步的一再生時脈，以及一移相器，其經組態以將該相位從該再生時脈偏移並將該相位鎖定至另一串列信號。
依據本發明之另一具體實施例，提供一種用於接收相位上彼此係同步之複數個串列資料信號及與該等串列資料信號在頻率上係同步之一時脈信號的接收裝置，該接收裝置包含：一相位同步電路，其經組態以依據該所接收時脈信號粗略地調整該頻率並接著産生在相位上與該複數個串列資料信號中之一串列資料信號係同步的一再生時脈；以及一移相器，其經組態以將該相位從該再生時脈偏移並將該相位鎖定至另一串列資料信號。
較佳地，該接收裝置進一步包含一再生電路，其經組態以重製與該再生時脈同步之該一串列資料信號。較佳地，該相位同步電路包含一電壓控制振盪器，其經組態以産生該再生時脈；一分頻器，其經組態以劃分該再生時脈之頻率；一相位比較器，其經組態以比較來自該分頻器之該再生時脈的相位與該所接收時脈信號之相位；一頻率比較器，其經組態以比較來自該分頻器之該再生時脈的頻率與該時脈信號之頻率並在頻率之間的差係大於一預設臨限值時輸出一警報信號；以及一選擇電路，其經組態以在接收至少該警報信號時將該相位比較器之一輸出信號回授至藉由該相位比較器、該電壓控制振盪器與該分頻器形成之一相位同步迴路，並經組態以在不接收警報信號時從該再生電路回授一串列資料信號。
當一電源經開啟或在重設時間時，較佳地不管存在或不存在該警報信號，該選擇電路將該相位比較器之輸出信號回授至該相位同步迴路。
較佳地，該接收裝置進一步包含一第二再生電路，其經組態以從與來自該移相器之一移相時脈同步的另一所接收串列資料信號重製一串列資料信號。
較佳地，該接收裝置進一步包含一數位濾波器，其經組態以實行該第二再生電路之一輸出信號至一對應移相器的移相回授。
較佳地，該接收裝置進一步包含一移相器，其經組態以在接收該再生時脈時將一相位時脈供應至經組態以重製該一串列資料信號之該再生電路。當不接收警報信號時，較佳地，該選擇電路將該等串列資料信號上之相位資訊的和從該複數個再生電路回授至該相位同步迴路。
較佳地，該接收裝置進一步包含一數位濾波器，其經組態以實行該複數個再生電路之輸出信號至一對應移相器的移相回授。
較佳地，該接收裝置進一步包含於一第二級之一接收電路，其經組態以接收來自該分頻器之該再生時脈與該等再生電路之每一者的再生串列資料信號。較佳地，於該第二級之該接收電路包含一相位同步電路，其經組態以産生相位上與該所接收時脈信號係同步之一再生時脈；複數個移相器，其經組態以將該相位從該再生時脈偏移並將該相位鎖定至該等所接收串列資料信號；以及一再生電路，其經組態以進一步在與來自該複數個移相器之相位時脈同步所輸入之串列資料信號上實行一再生程序。
較佳地，該接收裝置進一步包含於一第二級之一接收電路，其經組態以輸入來自該分頻器之一再生時脈與該等再生電路之每一者的一再生串列資料信號。較佳地，於該第二級之該接收電路包含一相位同步電路，其經組態以産生相位上與該所接收時脈信號係同步之一再生時脈；複數個移相器，其經組態以將該相位從該再生時脈偏移並將該相位鎖定至該等所接收串列資料信號；一再生電路，其經組態以進一步在與來自該複數個移相器之相位時脈同步所輸入之串列資料信號上實行一再生程序；以及複數個數位濾波器，其經組態以實行該複數個再生電路之輸出信號至對應移相器的移相回授。
較佳地，該接收裝置進一步包含於一第二級之一接收電路，其經組態以直接接收來自該分頻器之一再生時脈與複數個所接收再生串列資料信號。較佳地，於該第二級之該接收電路包含一相位同步電路，其經組態以産生相位上與該所接收時脈信號係同步之一再生時脈；複數個移相器，其經組態以將該相位從該再生時脈偏移並將該相位鎖定至該等所接收串列資料信號；以及一再生電路，其經組態以進一步在與來自該複數個移相器之相位時脈同步所輸入之串列資料信號上實行一再生程序。
較佳地，該接收裝置進一步包含於一第二級之一接收電路，其經組態以直接接收來自該分頻器之一再生時脈與複數個所接收再生串列資料信號。較佳地，於該第二級之該接收電路包含一相位同步電路，其經組態以産生相位上與該所接收時脈信號係同步之一再生時脈；複數個移相器，其經組態以將該相位從該再生時脈偏移並將該相位鎖定至該等所接收串列資料信號；一再生電路，其經組態以進一步在與來自該複數個移相器之相位時脈同步所輸入之串列資料信號上實行一再生程序；以及複數個數位濾波器，其經組態以實行該複數個再生電路之該等輸出信號至對應移相器的移相回授。
較佳地，將一電纜等化器配置於該所接收時脈信號之輸入級與該複數個串列資料信號之輸入級之至少一者中。
依據本發明之另一具體實施例，提供一種用於接收相位上彼此係同步之複數個串列資料信號及與該等串列資料信號在頻率上係同步之一時脈信號的接收方法，該接收方法包含以下步驟：依據該所接收時脈信號粗略地調整該頻率並接著産生在相位上與該複數個串列資料信號中之一串列資料信號係同步的一再生時脈；以及將該相位從該再生時脈偏移並將該相位鎖定至另一串列資料信號。
依據本發明之具體實施例，從該發射裝置發射相位上係同步之串列資料信號及在頻率上與該等串列資料信號係同步之一時脈信號，並藉由該接收裝置來接收此等信號。
在該接收裝置中，在依據藉由該相位同步電路所接收之一時脈信號來粗略地調整該頻率後，産生相位上與一串列資料信號係同步之一再生時脈。在該移相器中，將該相位從該再生時脈偏移並將該相位鎖定至另一串列信號。
依據本發明之具體實施例，即使當在一時脈與資料中存在較大高速相對抖動時，但可以重製正確遵循串列資料信號之相位的資料再生之時脈最佳化。
下文將參考圖式來說明本發明之具體實施例。
圖2顯示依據本發明之一具體實施例的一通信系統100之基本組態。
該通信系統100經組態以包含用於以高速從HDMI源端(發射裝置)至HDMI終端(接收裝置)發送(例如)像素資料及音訊資料之一轉變最小化差分信號(TMDS)通道。
此外，可將該通信系統100組態為用於藉由使用一通信電纜、連接器件資訊之交換及驗證、器件控制資料之通信以及LAN通信來實行視訊及音訊資料發射之一系統。
該通信系統100包含一發射裝置200與一接收裝置300。
該發射裝置200將其相位係彼此同步之複數個串列資料信號SDT0至STD2及係在頻率上與該等串列資料信號SDT0至STD2係同步之一時脈信號之一像素時脈信號PCK發射至該接收裝置300。
該接收裝置300經組態以包含一相位同步電路(PLL)，其在依據該所接收輸入像素時脈信號PCK粗略地調整該頻率後産生與複數個串列資料信號SDT0至SDT2之一串列資料信號(例如，串列資料信號SDT0)在相位上係同步之一再生時脈，以及一移相器，其將該相位從該再生時脈偏移並將該相位鎖定至另一串列資料信號。
下文將明確說明具有本具體實施例之特徵組態的接收裝置300之組態及功能。
圖3顯示依據本發明之一第一具體實施例的一接收裝置300A之組態。
圖3之該接收裝置300A包含一PLL(相位同步電路)310、時脈移相器321與322、充當再生電路之取樣器330、331及332以及數位濾波器341與342。
在此組態中，該等取樣器331及332對應第二再生電路。
如圖3中顯示，該PLL 310包含一相頻比較器(PFD)311、一低通濾波器(LPF)312、一VCO 313、一分頻器314、一頻率比較器315、一選擇電路316及一交換電路317。
該PFD 311比較輸入像素時脈信號IPCK之相位(頻率)與在相位同步迴路中藉由分頻器314分頻之該再生時脈(VCO時脈)DVCK之相位(頻率)，並將結果輸出至該交換電路317。
該LPF 312從該交換電路317接收該PFD 311之輸出的一者及該取樣器330之輸出信號並在預定位準將一控制電壓VCTL供應至該VCO 313。
該VCO 313在對應於來自該LPF 312之該控制電壓VCTL之一頻率振盪並將一VCO時脈(再生時脈)VCK供應至該分頻器314、該時脈移相器321與322及該取樣器330。
該分頻器314將一VCO時脈DVCK輸出至該PFD 311與該頻率比較器315以使得將從該VCO 313供應之該VCO時脈VCK之頻率除以十分之一(乘以10)。
該頻率比較器315在該輸入像素時脈信號IPCK之頻率與在相位同步迴路中藉由分頻器314經分頻之該再生時脈(VCO時脈)DVCK的頻率之間的差大於一預設臨限值VTH之情況下産生一警報信號ALRM，並將該警報信號ALRM輸出至該選擇電路316。
當該選擇電路316從該頻率比較器315接收該警報信號ALRM時，該選擇電路316將一交換信號S316輸出至該交換電路317以使得選擇該PFD 311之輸出並輸入至該LPF 312。
當接收一重設信號RST時或當開啟該電源時，該選擇電路316亦將該交換信號S316輸出至該交換電路317以使得選擇該PFD 311之輸出並輸入至該LPF 312。
另一方面，在其中未輸入該警報信號ALRM或重設信號RST或建立該電源之情況下，該選擇電路316將該交換信號S316輸出至該交換電路317以使得選擇該取樣器330之輸出並輸入至該LPF 312。
回應該選擇電路316之該交換信號S316，該交換電路317選擇該PFD 311之輸出的一者及該取樣器330之輸出並將其輸入至該LPF 312。
時脈移相器321以半固定方式偏移從該VCO 313供應之該VCO時脈VCK的相位並將一移相時脈SCK1輸出至該取樣器331。
回應來自該數位濾波器341之一信號，該時脈移相器321産生一最佳移相時脈SCK1。
時脈移相器322以半固定方式偏移從該VCO 313供應之該VCO時脈VCK的相位並將一移相時脈SCK2輸出至該取樣器332。
回應來自該數位濾波器342之一信號，該時脈移相器322産生一最佳移相時脈SCK2。
該取樣器330取樣與從該VCO 313供應之該VCO時脈VCK同步之輸入串列資料信號SDT0以便産生一再生串列資料信號RSDT0並將該信號供應至該PLL 310之該交換電路317。
該取樣器331取樣與從該VCO 313供應之該VCO時脈VCK同步之輸入串列資料信號SDT1、産生一再生串列資料信號RSDT1並將該信號供應至數位濾波器341。
該取樣器332取樣與從該VCO 313供應之該VCO時脈VCK同步之輸入串列資料信號SDT2、産生一再生串列資料信號RSDT2並將該信號供應至數位濾波器342。
本具體實施例中之該PLL 310具有依據該所接收輸入像素時脈信號IPCK粗略地調整該頻率並接著産生與該複數個串列資料信號SDT0至SDT2中之一串列資料信號SDT0相位上同步之一VCO時脈(再生時脈)VCK之功能。
即，除時脈相乘功能外，本具體實施例中之該PLL 310具有基於來自該取樣器330之相位資訊來相位鎖定該輸入串列資料信號SDT0之功能。
根據該交換電路317是否回授其中藉由該PFD 311在頻率/相位上比較相對於該VCO 313之VCO時脈VCK的分頻與輸入像素時脈信號IPCK之結果或根據該交換電路317是否回授來自取樣器330之VCO時脈VCK與輸入串列資料信號SDT0之間的相位差信號來決定該功能。在正常操作期間，使用來自該取樣器330之回授。
即，在正常狀態中，因為該輸入像素時脈信號IPCK與該PLL 310之操作不相關，所以即使該像素時脈信號PCK具有任何相對抖動，但其與該PLL 310之操作不相關。
在此狀態中，若將該VCO時脈VCK繼續鎖定至該串列資料信號SDT0則不引起問題。在罕見之情況下，此PLL 310落入稱為調和鎖定之無效狀態中。
此實際上係其中儘管該串列資料信號由「0011」之重複構成，但將該VCO時脈VCK鎖定至高如解釋該串列資料信號好像其由「000111」之重複構成之頻率的1.5倍之頻率的一現象。
為了使該接收裝置自動從此狀態恢復自身至正常狀態，在本具體實施例中，在其中該VCO時脈VCK之分頻與該輸入像素時脈信號IPCK之頻率之間的差超過一臨限值VTH之情況下啟動(輸出)警報信號ALRM之一頻率比較器315。
當啟用該警報信號ALRM時，該選擇電路316暫時自該PFD 311選擇回授直到將該VCO 313牽引進大體上正確頻率並接著切換至來自該取樣器330之回授。
當接收裝置啟動時或在重設後實行該VCO 313之粗略調整。該VCO之此粗略調整係用於防止調和鎖定之有效方式的事實在日本專利第3661890號中受到揭示。
若適當設定該頻率比較器315之臨限值VTH並允許該像素時脈信號PCK與該VCO時脈VCK之間的相位差中之波動，則在沒有問題的情況下可相對於移相器較難遵循現有技術之較大高速相對抖動來繼續該串列資料信號SDT0之接收。
圖4係依據本具體實施例之該接收裝置中之一系列功能控制的流程圖。
在本具體實施例中，當開啟該電源時或當實行一重設(ST0)時，藉由使用其中該PFD 311之輸出係包含於迴路中之PFD回授來實行該VCO 313的振盪頻率之粗略調整(ST1)。
接著，藉由使用其中該取樣器330之輸出係包含於該迴路中之取樣器回授，過程偏移至該VCO 313的該振盪頻率之鎖定(ST2)。
接著，藉由使用時脈移相器321與322、取樣器331與332以及數位濾波器341與342之移相回授來實行移相量之調整(ST3)。
接著，設定移相量(ST4)。
在此狀態中，決定來自該頻率比較器315之該警報信號ALRM的存在或不在(ST5)。
當在步驟ST5中決定存在一警報信號ALRM(經輸出)時，決定該PLL 310將落入稱為調和鎖定之無效狀態中且該過程繼續至步驟ST1。
接著，將考量其中採用CDR方法之一通信系統之抖動。
圖5解說依據本發明之該第一具體實施例之具有該接收裝置之一通信系統中的抖動。
將圖6顯示為圖5之一比較，圖6解說具有一現有接收裝置之一通信系統中的抖動。
首先，將考量與圖6相關聯之該現有通信系統。
在該現有CDR中，即使該接收裝置側上之該PLL(圖式中為PLL 2)的頻寬大於或小於該發射裝置側上之該PLL(圖式中為PLL 1)的頻寬，但可能相對抖動在差之頻帶中具有較大成分，並需要移相器吸收此相對抖動。
較難使PLL之頻帶在分離製造之發射裝置與接收裝置之間完全匹配。
如圖6之部分(E)中顯示，再生時脈(VCO時脈)與該串列資料之相對抖動成分係像素時脈抖動加該發射裝置側上該PLL所産生抖動以及該發射裝置側上該PLL所産生抖動加該接收裝置側上之該PLL所産生抖動。
接著，將考量與圖5相關聯之依據本具體實施例的該通信系統。
在依據本發明之本具體實施例的CDR中，若該接收裝置側上之該PLL(圖式中為PLL 2)的頻帶大於該發射裝置側上之該PLL(圖式中為PLL 1)的頻帶，則該相對抖動僅係藉由該PLL所産生的較小抖動，且該移相器僅需要吸收串列資料之項目之間的傳播延遲差。
從製造之觀點來看，使該接收裝置之PLL頻帶寬於該發射裝置之PLL頻帶係容易的。
如圖5之部分(E)中顯示，再生時脈(VCO時脈)與該串列資料之相對抖動成分僅係該發射裝置側上該PLL所産生抖動加該接收裝置側上之該PLL所產生抖動。
即，該串列資料信號SDT1與該串列資料信號SDT2在該PLL之VCO時脈VCK係同步的，該PLL之VCO時脈VCK與該發射裝置200中之該串列資料信號SDT0的該PLL之VCO時脈VCK相同。因此，即使由於發射線中之延遲差而存在固定相位差，但抖動之成分大體上相同。
因此，作為移相鎖定至該串列資料信號SDT0的該VCO時脈VCK之結果，當産生用於該串列資料信號SDT1與該串列資料信號SDT2之接收的一移相時脈最佳化時該移相器之後續性能可降低。
實務上，儘管由於發射線延遲之溫度偏移而使輕微變化存在，但該等變化通常在可忽視之量中。因此，即使在其中移相量之回授就在開始接收並設定移相量後穩定之一級停止回授，亦沒有問題引起。
停止需要用於移相回授之數位濾波器有助於所保存的功率。
圖7顯示依據本發明之一第二具體實施例的一接收裝置300B之組態。
依據第二具體實施例之該接收裝置300B與依據該第一具體實施例之該接收裝置300A之間的差係PLL 310B在正常操作期間回授來自所有取樣器330、331及332之相位資訊的和。在圖7中，提供一求和器件350。
作為上文之結果，該PLL 310B有可能統計增加資料轉變之機會的數目，即，偵測該相位之機會的數目。即使在該串列資料具有高速抖動成分時，可能加寬該PLL 310B之頻帶以使得可正確實行相位鎖定。
不像第一具體實施例中，在此範例中獲得之該VCO時脈VCK之相位亦不匹配該串列資料信號SDT0之相位並僅具有大體上固定的相位差。
因此，僅需要為該串列資料信號SDT0提供類似於用於第一具體實施例之該串列資料信號SDT1與該串列資料信號SDT2的時脈移相器之一時脈移相器320。
在圖7之接收裝置300B中，提供需要用於該時脈移相器320之移相回授的一數位濾波器340。
圖8顯示依據本發明之一第三具體實施例的一接收裝置300C之組態。
依據該第三具體實施例之該接收裝置300C以兩接收電路串聯且在一第一級之接收電路300-1具有與圖3中顯示的該第一具體實施例之該接收裝置300A的組態同樣之一組態的方式來組態。
在第一級藉由接收電路300-1産生的分頻再生時脈(VCO時脈)RVCK以及再生串列資料信號RSDT0、RSDT1及RSDT2均在第二級供應至一接收電路300-2。
於該第二級之接收電路300-2包含由一PFD 311、一LPF 312、一VCO 313及一分頻器314形成之一PLL 310-2，其不具有頻率比較器315、選擇電路316及交換電路317；來自該VCO 313之一VCO時脈(再生時脈)VCK2供應至之時脈移相器320-2、321-2及322-2；用於藉由使用來自該等時脈移相器320-2、321-2及322-2之移相時脈SCK取樣(進一步重製)再生串列資料信號RSDT0、RSDT1及RSDT2之取樣器330-2、331-2及332-2；用於實行時脈移相器320-2、321-2及322-2之移相回授的數位濾波器340-2及341-2及342-2；以及一SPC與邏輯電路360。
將該第一級之該接收電路300-1的該PLL 310-1之VCO 313-1鎖定至該串列資料信號SDT0並輸出藉由分頻該串列資料信號SDT0而産生的一像素時脈信號PCK。
因為於第二級輸入至該接收電路300-2之再生串列資料信號RSDT0、RSDT1及RSDT2與該像素時脈信號PCK在相位上同步，所以用於時脈資料再生之第二級的時脈移相器320-2、321-2及322-2不必相對於高速相位變化具有可遵從性。
因此，可簡化於第二級之CDR順應式接收電路300-2。
圖9顯示依據本發明之一第四具體實施例的一接收裝置300D之組態。
依據第四具體實施例之該接收裝置300D與第三具體實施例之該接收裝置300C的差在於於第一級之接收電路300-1D直接將串列資料信號SDT1與SDT2供應至下一級。
因此，於第一級之該接收電路300-1D不具有時脈移相器321-1與322-1、取樣器331-1與332-1以及數位濾波器341-1與342-1。
在於第二級發射至該接收電路300-2之像素時脈信號PCK與該串列資料信號中，差出現在第一級之該PLL頻帶外側的一區域之抖動成分中。然而，産生輸入串列資料之該第一級的該發射器之PLL頻帶外側的一區域僅具有在PLL中出現的較小抖動成分。
因此，若在接收前於一級之PLL 310-1的頻帶大於該發射裝置之該PLL的頻帶，則係其一輸出之該第二級的輸入像素時脈信號PCK之抖動幾乎等於藉由第一級之接收電路300-1D直接供應至第二級之該接收電路300-2的該等串列資料信號SDT0、SDT1及SDT2之抖動成分。因而，可預期類似於第三具體實施例之第二級的該CDR之簡化。
圖10顯示依據本發明之一第五具體實施例的一接收裝置300E之組態。
第五具體實施例之該接收裝置300E與該第四具體實施例的差別在於將電纜等化器370、371、372及373提供於該像素時脈信號PCK之輸入級及該等串列資料信號SDT0、SDT1及SDT2之輸入級中。
該等電纜等化器係可能移除藉由該PLL較難移除之高速抖動的符號間干擾(ISI)抖動。因此，從第一級供應至該第二級之串列資料與該像素時脈之相對抖動進一步降低且於第二級之該PLL的邊限增加。
亦可能對於該等電纜等化器370至373提供一自動增益控制(AGC)電路380。
圖11解說包含本發明之該第五具體實施例的該接收裝置之一通信系統中的抖動。
在其中於該發射線中存在(例如)一長電纜的低通特性之衰減之情況下，在該接收裝置之輸入端的一串列資料信號中載送ISI抖動。此係即使電纜特性相同但仍依據該串列資料信號之含量而改變之抖動。
在再生時脈(VCO時脈)中未反映該串列資料信號SDT0之ISI抖動因為其在該接收裝置側上之該PLL(圖式中為PLL 2)的頻帶之外側，但該串列資料信號SDT1之ISI允許直接抑制相對抖動。
該串列資料信號SDT0之等化器371具有防止該接收裝置側上之該PLL因為ISI抖動太大而發生故障之效應。
依據以上說明的具體實施例，該通信系統100藉由以下裝置構成：發射裝置200，其用於發射相位上彼此係同步之複數個串列資料信號SDT0至STD2及係與頻率同步串列資料信號SDT0至SDT2頻率上係同步之一時脈信號的一像素時脈信號PCK；以及接收裝置300，其包含一相位同步電路(PLL)，其用於在依據該所接收輸入像素時脈信號PCK粗略地調整該頻率後産生在相位上與該複數個串列資料信號SDT0至SDT2中之一串列資料信號(例如，串列資料信號SDT0)係同步的一再生時脈，以及移相器，其用於將該相位從該再生時脈偏移並將該相位鎖定至另一串列資料信號。因此，可獲得以下優點。
即，依據本具體實施例之該CDR組態，在其中提供粗略頻率充當串列資料之位元率的測量之一時脈之情況下，即使在時脈與資料中存在較大高速相對抖動，但亦可能重製正確遵循該串列資料信號之相位的資料再生之一時脈最佳化。
此外，若將該CDR組態為兩個級並將本發明應用於第一級，則可簡化於第二級之一PLL，且可進行一操作以具有一邊限。
此外，藉由將一電纜等化器應用於本發明，可能組態其中可有效抑制出現在HDMI之TMDS中的所有抖動之一穩定接收器。
熟習此項技術者應瞭解，根據設計要求及其他因素，各種修改、組合、子組合及變更均可出現，只要其在隨附申請專利範圍或其等效範圍的範疇內。
1．．．電路
2、310、310B、310-1、310-2．．．相位同步電路
3-0至3-2、320至322、320-2至322-2、321-1及322-1．．．時脈移相器
4-0至4-2、330至332、331-1、332-1、330-2至332-2．．．取樣器
5-0至5-2、340至342、340-2至342-2、341-1及342-1．．．數位濾波器
21．．．移相頻率偵測器
311．．．相頻比較器
22、312．．．低通濾波器(LPF)
23、313．．．VCO
24、314．．．分頻器
100．．．通信系統
200．．．發射裝置
300、300A、300B、300C、300D、300E．．．接收裝置
300-1、300-2、300-1D．．．接收電路
313-1．．．VCO
315．．．頻率比較器
316．．．選擇電路
317．．．交換電路
350．．．求和器件
360．．．SPC與邏輯電路
370至373．．．電纜等化器
380．．．自動增益控制電路
圖1係FUJITSU.53.1，第47-53頁(01,2002)中所揭示的一電路之方塊圖；
圖2顯示依據本發明之一具體實施例的一通信系統之基本組態；
圖3顯示依據本發明之一第一具體實施例的一接收裝置之組態；
圖4係依據本發明之該第一具體實施例的該接收裝置中之一系列功能控制之流程圖；
圖5解說依據本發明之該第一具體實施例包含該接收裝置之一通信系統中的抖動；
圖6與圖5比較，解說包含一現有接收裝置之通信系統中的抖動；
圖7顯示依據本發明之一第二具體實施例的一接收裝置之組態；
圖8顯示依據本發明之一第三具體實施例的一接收裝置之組態；
圖9顯示依據本發明之一第四具體實施例的一接收裝置之組態；
圖10顯示依據本發明之一第五具體實施例的一接收裝置之組態；以及
圖11解說包含本發明之該第五具體實施例的該接收裝置之一通信系統中的抖動。
100．．．通信系統
200．．．發射裝置
300．．．接收裝置

Claims (15)

  1. 一種通信系統，其包括：一發射裝置，其經組態以發射相位上彼此係同步之複數個串列資料信號，以及與該等串列資料信號在頻率上係同步之一時脈信號；以及一接收裝置，其經組態以接收從該發射裝置發射之該複數個串列資料信號與該時脈信號，其中該接收裝置包含：一相位同步電路，其經組態以依據該所接收時脈信號調整該頻率並接著產生在相位上與該複數個串列資料信號中之一串列資料信號係同步的一再生時脈，以及一移相器，其經組態以將該相位從該再生時脈偏移並將該相位鎖定至另一串列信號，其中該相位同步電路包含一選擇電路，該選擇電路經組態以基於是否接收到一警報信號而將己被接收的該時脈信號回授至一相位同步迴路或從一再生電路回授一串列資料信號。
  2. 一種接收裝置，包括：一接收器，其經組態以接收相位上彼此係同步之複數個串列資料信號，以及與該等串列資料信號在頻率上係同步之一時脈信號；一相位同步電路，其經組態以依據該所接收時脈信號調整該頻率並產生在相位上與該複數個串列資料信號中之一串列資料信號係同步的一再生時脈；以及 一移相器，其經組態以將該相位從該再生時脈偏移並將該相位鎖定至另一串列資料信號，其中該相位同步電路包含一選擇電路，該選擇電路經組態以基於是否接收到一警報信號而將已被接收的該時脈信號回授至一相位同步迴路或從一再生電路回授一串列資料信號。
  3. 如請求項2之接收裝置，其中該再生電路經組態以重製與該再生時脈同步之該串列資料信號，其中該相位同步電路包含：一電壓控制振盪器，其經組態以產生該再生時脈，一分頻器，其經組態以劃分該再生時脈之頻率，一相位比較器，其經組態以比較來自該分頻器之該再生時脈的相位與該所接收時脈信號之相位，一頻率比較器，其經組態以比較來自該分頻器之該再生時脈的頻率與該時脈信號之頻率並在該等頻率之間的差係大於一預設臨限值時輸出一警報信號，以及該選擇電路，其在接收至少該警報信號時將該相位比較器之一輸出信號回授至由該相位比較器、該電壓控制振盪器與該分頻器形成之該相位同步迴路，並在未接收警報信號時從該再生電路回授該串列資料信號。
  4. 如請求項3之接收裝置，其中在一電源經開啟或在重設時間時，不管存在或不存在該警報信號，該選擇電路皆將該相位比較器之該輸出信號回授至該相位同步迴路。
  5. 如請求項3之接收裝置，其進一步包括一第二再生電 路，其經組態以從與來自該移相器之一移相時脈同步的另一所接收串列資料信號重製一串列資料信號。
  6. 如請求項5之接收裝置，其進一步包括一數位濾波器，其經組態以實行該第二再生電路之一輸出信號至一對應移相器的移相回授。
  7. 如請求項5之接收裝置，其進一步包括一移相器，其經組態以在接收該再生時脈時將一相位時脈供應至經組態以重製該一串列資料信號之該再生電路，其中在未接收警報信號時，該選擇電路將該等串列資料信號上之相位資訊的和從該複數個再生電路回授至該相位同步迴路。
  8. 如請求項7之接收裝置，其進一步包括一數位濾波器，其經組態以實行該複數個再生電路之該等輸出信號至一對應移相器的移相回授。
  9. 如請求項5之接收裝置，其進一步包括於一第二級之一接收電路，其經組態以接收來自該分頻器之該再生時脈與該等再生電路之每一者的再生串列資料信號，其中於該第二級之該接收電路包含：一相位同步電路，其經組態以產生相位上與該所接收時脈信號係同步之一再生時脈；複數個移相器，其經組態以將該相位從該再生時脈偏移並將該相位鎖定至該等所接收串列資料信號；以及一再生電路，其經組態以進一步在與來自該複數個移相器之相位時脈同步所輸入之串列資料信號上實行一 再生程序。
  10. 如請求項6之接收裝置，其進一步包括於一第二級之一接收電路，其經組態以輸入來自該分頻器之一再生時脈與該等再生電路之每一者的一再生串列資料信號，其中於該第二級之該接收電路包含：一相位同步電路，其經組態以產生相位上與該所接收時脈信號係同步之一再生時脈；複數個移相器，其經組態以將該相位從該再生時脈偏移並將該相位鎖定至該等所接收串列資料信號；一再生電路，其經組態以進一步在與來自該複數個移相器之相位時脈同步所輸入之串列資料信號上實行一再生程序；以及複數個數位濾波器，其經組態以實行該複數個再生電路之該等輸出信號至一對應移相器的移相回授。
  11. 如請求項3之接收裝置，其進一步包括於一第二級之一接收電路，其經組態以直接接收來自該分頻器之一再生時脈與複數個所接收再生串列資料信號，其中於該第二級之該接收電路包含：一相位同步電路，其經組態以產生相位上與該所接收時脈信號係同步之一再生時脈，複數個移相器，其經組態以將該相位從該再生時脈偏移並將該相位鎖定至該等所接收串列資料信號，以及一再生電路，其經組態以進一步在與來自該複數個移相器之相位時脈同步所輸入之串列資料信號上實行一 再生程序。
  12. 如請求項3之接收裝置，其進一步包括於一第二級之一接收電路，其經組態以直接接收來自該分頻器之一再生時脈與複數個所接收再生串列資料信號，其中於該第二級之該接收電路包含：一相位同步電路，其經組態以產生相位上與該所接收時脈信號係同步之一再生時脈，複數個移相器，其經組態以將該相位從該再生時脈偏移並將該相位鎖定至該等所接收串列資料信號，一再生電路，其經組態以進一步在與來自該複數個移相器之該等相位時脈同步所輸入之串列資料信號上實行一再生程序；以及複數個數位濾波器，其經組態以實行該複數個再生電路之該等輸出信號至一對應移相器的移相回授。
  13. 如請求項11之接收裝置，其中將一電纜等化器配置於該所接收時脈信號之輸入級與該複數個串列資料信號之輸入級之至少一者中。
  14. 如請求項12之接收裝置，其中將一電纜等化器配置於該所接收時脈信號之該輸入級與該複數個串列資料信號之該輸入級之至少一者中。
  15. 一種藉由一接收裝置而實行的接收方法，該接收方法包括：接收相位上彼此係同步之複數個串列資料信號及與該等串列資料信號在頻率上係同步之一時脈信號； 依據該所接收時脈信號調整該頻率並產生在相位上與該複數個串列資料信號中之一串列資料信號係同步的一再生時脈，以及將該相位從該再生時脈偏移並將該相位鎖定至另一串列資料信號，其中該調整包含基於是否接收到一警報信號而將該已被接收的時脈信號回授至一相位同步迴路或從一再生電路回授一串列資料信號。
TW097143549A 2007-12-11 2008-11-11 通信系統，接收裝置及接收方法 TWI392319B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007319326A JP4438857B2 (ja) 2007-12-11 2007-12-11 通信システム、受信装置、および受信方法

Publications (2)

Publication Number Publication Date
TW200935857A TW200935857A (en) 2009-08-16
TWI392319B true TWI392319B (zh) 2013-04-01

Family

ID=40721670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097143549A TWI392319B (zh) 2007-12-11 2008-11-11 通信系統，接收裝置及接收方法

Country Status (5)

Country Link
US (1) US8218706B2 (zh)
JP (1) JP4438857B2 (zh)
KR (1) KR20090061595A (zh)
CN (1) CN101459504B (zh)
TW (1) TWI392319B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733139B2 (en) * 2008-01-25 2010-06-08 Himax Technologies Limited Delay locked loop circuit and method for eliminating jitter and offset therein
US7795937B2 (en) * 2008-03-26 2010-09-14 Mstar Semiconductor, Inc. Semi-digital delay locked loop circuit and method
JP5711949B2 (ja) * 2010-12-03 2015-05-07 ローム株式会社 シリアルデータの受信回路、受信方法およびそれらを用いたシリアルデータの伝送システム、伝送方法
US10110367B2 (en) 2012-08-21 2018-10-23 Artesyn Embedded Computing, Inc. High precision timer in CPU cluster
JP6201687B2 (ja) * 2013-11-27 2017-09-27 セイコーエプソン株式会社 液体吐出装置
TWI543596B (zh) * 2013-12-26 2016-07-21 晨星半導體股份有限公司 多媒體介面接收電路
JP6454495B2 (ja) * 2014-08-19 2019-01-16 ルネサスエレクトロニクス株式会社 半導体装置及びその故障検出方法
US9379921B2 (en) * 2014-08-25 2016-06-28 Mediatek Inc. Method for performing data sampling control in an electronic device, and associated apparatus
US10128783B2 (en) * 2016-05-31 2018-11-13 Infineon Technologies Ag Synchronization of internal oscillators of components sharing a communications bus
KR20190110733A (ko) * 2018-03-21 2019-10-01 에스케이하이닉스 주식회사 클럭 신호에 동기하여 신호를 전송 및 수신하는 반도체 장치
JP7105621B2 (ja) * 2018-06-05 2022-07-25 エスアイアイ・プリンテック株式会社 液体噴射ヘッドおよび液体噴射記録装置
CN112840593B (zh) * 2018-12-21 2022-05-13 华为技术有限公司 一种跨时钟域处理电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568078A (en) * 1994-12-30 1996-10-22 Hyundai Electronics Industries Co., Ltd. Clock delay compensating and duty controlling apparatus of a phase-locked loop
US6347128B1 (en) * 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector
US6930628B2 (en) * 2001-05-03 2005-08-16 Coreoptics, Inc. Amplitude detection for controlling the decision instant for sampling as a data flow

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2881909B2 (ja) 1990-02-16 1999-04-12 ヤマハ株式会社 木質化粧板およびその製法
JP3239543B2 (ja) 1993-07-16 2001-12-17 ソニー株式会社 位相比較回路
JPH10285051A (ja) 1997-04-02 1998-10-23 Hitachi Denshi Ltd データ伝送方法
JP3085293B2 (ja) * 1998-11-18 2000-09-04 日本電気株式会社 データ伝送装置
JP4093826B2 (ja) * 2002-08-27 2008-06-04 富士通株式会社 クロック発生装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568078A (en) * 1994-12-30 1996-10-22 Hyundai Electronics Industries Co., Ltd. Clock delay compensating and duty controlling apparatus of a phase-locked loop
US6347128B1 (en) * 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector
US6930628B2 (en) * 2001-05-03 2005-08-16 Coreoptics, Inc. Amplitude detection for controlling the decision instant for sampling as a data flow

Also Published As

Publication number Publication date
JP4438857B2 (ja) 2010-03-24
KR20090061595A (ko) 2009-06-16
CN101459504B (zh) 2011-11-16
CN101459504A (zh) 2009-06-17
TW200935857A (en) 2009-08-16
US8218706B2 (en) 2012-07-10
US20090147903A1 (en) 2009-06-11
JP2009147405A (ja) 2009-07-02

Similar Documents

Publication Publication Date Title
TWI392319B (zh) 通信系統，接收裝置及接收方法
JP4351941B2 (ja) 試験装置及び試験方法
KR100913400B1 (ko) 직렬 송수신 장치 및 그 통신 방법
US7366271B2 (en) Clock and data recovery device coping with variable data rates
JP6032082B2 (ja) 受信回路及び半導体集積回路
US8149972B2 (en) Signaling with superimposed clock and data signals
JP2014123796A (ja) クロック・データ・リカバリ回路、データ受信装置およびデータ送受信システム
US8433000B2 (en) Method and circuit for receiving data
US6389090B2 (en) Digital clock/data signal recovery method and apparatus
KR20090059757A (ko) 수신기 및 이를 포함하는 통신 시스템
KR101526025B1 (ko) 주파수 동기화 시스템 및 주파수 동기화 방법
US6670853B2 (en) Data recovery circuit and method thereof
US8514920B2 (en) Methods and apparatus for pseudo asynchronous testing of receive path in serializer/deserializer devices
US7861105B2 (en) Clock data recovery (CDR) system using interpolator and timing loop module
US9673963B1 (en) Multi-protocols and multi-data rates communications
US8693604B2 (en) Receiving apparatus and receiving method
US7346139B2 (en) Circuit and method for generating a local clock signal
US7826581B1 (en) Linearized digital phase-locked loop method for maintaining end of packet time linearity
US20100239059A1 (en) Transmission method and transmission apparatus
KR100844313B1 (ko) 데이터 속도의 1/4 주파수 클럭을 사용하는 고속의 클럭 및데이터 복원 회로 및 방법
US20230350451A1 (en) Methods and Systems for Controlling Frequency Variation for a PLL Reference Clock
JP3603071B2 (ja) クロックリカバリ回路
KR102342830B1 (ko) 다중-위상 멀티플라잉 지연고정루프 기반 디지털 클락 데이터 복구 장치 및 방법
CN109787925B (zh) 检测电路、时钟数据恢复电路和信号检测方法
JP2007135122A (ja) データ送受信回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees