TWI543596B - 多媒體介面接收電路 - Google Patents

多媒體介面接收電路 Download PDF

Info

Publication number
TWI543596B
TWI543596B TW102148458A TW102148458A TWI543596B TW I543596 B TWI543596 B TW I543596B TW 102148458 A TW102148458 A TW 102148458A TW 102148458 A TW102148458 A TW 102148458A TW I543596 B TWI543596 B TW I543596B
Authority
TW
Taiwan
Prior art keywords
phase
circuit
signal
clock
multimedia interface
Prior art date
Application number
TW102148458A
Other languages
English (en)
Other versions
TW201526628A (zh
Inventor
林柏年
李俊毅
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW102148458A priority Critical patent/TWI543596B/zh
Priority to US14/582,318 priority patent/US9276592B2/en
Publication of TW201526628A publication Critical patent/TW201526628A/zh
Application granted granted Critical
Publication of TWI543596B publication Critical patent/TWI543596B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

多媒體介面接收電路
本發明與多媒體接收介面相關，並且尤其與多媒體接收介面的電路架構相關。
隨著電子相關技術的進步，各種類型的顯示設備愈來愈普及。舉凡電視系統、電腦系統、投影機、數位攝影機、光碟播放器、行動電話，乃至於遊戲機等各種電子裝置，無不需要良好的影音傳輸介面。為了提高與其他週邊設備的相容性，許多電子裝置同時配備有高解析度多媒體介面(High Definition Multimedia Interface,HDMI)、移動高解析度連結(Mobile High-definition Link,MHL)、顯示埠(DisplayPort,DP)等數種多媒體接收介面。
圖一呈現高解析度多媒體介面(HDMI)接收電路的前端功能區塊。如圖一所示，共有四對差動信號CK、B、G、R輸入HDMI接收器，其中時脈信號CK被提供至時脈信號接收器101和鎖相迴路102，影像資料信號B、G、R則是被分別提供至類比前端電路110A~110C。鎖相迴路102會根據時脈信號CK的頻率(也就是傳送端時脈頻率)產生一個十倍頻 信號或四十倍頻信號，傳遞至相位調整電路140A~140C。取樣電路120A~120C會根據相位調整電路140A~140C提供的取樣用時脈信號對輸入信號施以取樣。透過解多工器150A~150C，取樣電路120A~120C產生的取樣結果被分別傳遞至數位時脈資料回復(digital clock data recovery,DCDR)電路130A~130C。各數位時脈資料回復電路的偵測結果則是被回授至相對應的相位調整電路，供相位調整電路140A~140C據此調整其輸出信號(亦即取樣電路120A~120C使用之取樣用時脈信號)的相位，以期令取樣電路120A~120C產生較佳的取樣結果。
圖二呈現移動高解析度連結(MHL)接收電路的前端功能區塊。差動輸入信號Input同時承載時脈信號和資料信號，並且被分別提供至時脈信號接收器201和類比前端電路210。時脈信號接收器201擷取出的時脈信號和類比前端電路210初步處理後的資料信號被分別提供至類比時脈資料回復(Analog Clock Data Recovery,ACDR)電路220，以供進行時脈資料回復之用。隨後，類比時脈資料回復電路220的輸出信號透過解多工器250傳遞至後續電路。
圖三呈現顯示埠(DP)接收電路的前端功能區塊。如圖三所示，共有四對差動影像資料信號Data#0、Data#1、Data#2、Data#3輸入DP接收器，並分別被提供至類比前端電路310A~310D。經類比前端電路310A~310D初步處理後的信號被各自提供至後續類比時脈資料回復(ACDR)電路320A~320D，進行時脈資料回復程序。
在先前技術中，同時配備有上述高解析度多媒體介面(HDMI)接 收電路、移動高解析度連結(MHL)接收電路和顯示埠(DP)接收電路的電子裝置被設計為包含三套各自獨立的接收電路，硬體成本因此相當高。
為解決上述問題，本發明提出一種多媒體介面接收電路。藉由適當地控制信號之連接選擇，本發明之多媒體介面接收電路可被設定為高解析度多媒體介面(HDMI)接收電路、移動高解析度連結(MHL)接收電路或顯示埠(DP)接收電路。藉由共用電路元件，相較於先前技術中採用三套各自獨立之接收電路的做法，根據本發明之多媒體介面接收電路能有效降低硬體成本。
根據本發明之一具體實施例為一種多媒體介面接收電路，其中包含一鎖相迴路與四組信號處理通道。該鎖相迴路包含一相位頻率偵測器。該四組信號處理通道各自包含一相位偵測電路。於一高解析度多媒體介面(HDMI)組態中，一組信號處理通道被停用，另外三組信號處理通道各自接收一輸入信號。該鎖相迴路將一鎖定後時脈信號分別提供至該三組信號處理通道。該三組信號處理通道各自根據該輸入信號調整該鎖定後時脈信號之相位，分別產生一取樣用時脈信號，供其相位偵測電路使用。於一顯示埠(DP)組態中，待該鎖相迴路符合該鎖定條件後，該鎖相迴路中之該相位頻率偵測器被停用，且該鎖相迴路改與一組信號處理通道中之該相位偵測電路連結，構成一類比時脈資料回復電路，以產生一基礎時脈信號分別被提供至另外三組信號處理通道，做為一基礎時脈信號。該三組信號處理通道各自調整該基礎時脈信號之相位，以產生一取樣用時脈信號，供 其相位偵測電路使用。
根據本發明之另一具體實施例為一種多媒體介面接收電路，其中包含四組信號處理通道。該四組信號處理通道又各自包含一相位偵測電路與一鎖相迴路。於一高解析度多媒體介面(HDMI)組態中，一組信號處理通道被停用，另外三組信號處理通道之該鎖相迴路分別產生一鎖定後時脈信號，並調整該鎖定後時脈信號之相位，以產生一取樣用時脈信號，供其相位偵測電路使用。於一顯示埠(DP)組態中，四組信號處理通道各自待該鎖相迴路符合一鎖定條件後，停用該鎖相迴路中之一相位頻率偵測器。該鎖相迴路改與所屬之該組信號處理通道中之該相位偵測電路連結，以各自構成一類比時脈資料回復電路。
根據本發明之另一具體實施例為一種多媒體介面接收電路，其中包含一鎖相迴路及至少兩組信號處理通道。該鎖相迴路包含一相位頻率偵測器，並係用以產生一基礎時脈信號。該至少兩組信號處理通道各自包含：一類比前端電路、一相位偵測電路、一解多工器、一數位時脈資料回復電路、一相位調整電路及一多工器。該類比前端電路係用以接收一輸入信號並據此產生一處理後信號。該相位偵測電路係用以接收該處理後信號，進行取樣以產生一取樣後信號。該解多工器係用以將該取樣後信號轉換為一解多工後信號。該數位時脈資料回復電路係用以針對該解多工後信號進行一數位時脈資料回復程序，以產生相對應之一相位調整資訊。該相位調整電路係用以接收該相位調整資訊與該基礎時脈信號，並根據該相位調整資訊調整該基礎時脈信號之相位，以產生一取樣用時脈信號。該多工 器係用以根據該輸入信號介面接收電路之組態選擇將該基礎時脈信號及該取樣用時脈信號其中之一傳遞至該相位偵測電路。
關於本發明的優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。
101‧‧‧時脈信號接收器
102‧‧‧鎖相迴路
110A~110C‧‧‧類比前端電路
120A~120C‧‧‧相位偵測電路
130A~130C‧‧‧數位時脈資料回復電路
140A~140C‧‧‧相位調整電路
201‧‧‧時脈信號接收器
210‧‧‧類比前端電路
220‧‧‧類比時脈資料回復電路
250‧‧‧解多工器
310A~310C‧‧‧類比前端電路
320A~320D‧‧‧類比時脈資料回復電路
400‧‧‧多媒體介面接收電路
401‧‧‧時脈信號接收器
402‧‧‧時脈調整電路
403‧‧‧相位頻率偵測器
404‧‧‧鎖定偵測電路
410A~410D‧‧‧類比前端電路
420A~420D‧‧‧相位偵測電路
440A~440D‧‧‧相位調整電路
430A~430D‧‧‧數位時脈資料回復電路
450A~450D‧‧‧解多工器
460A~460D、491~495‧‧‧多工器
402A‧‧‧電流汞
402B‧‧‧低通濾波器
402C‧‧‧壓控振盪器
600‧‧‧多媒體介面接收電路
601‧‧‧時脈信號接收器
610A~610D‧‧‧類比前端電路
620A~620D‧‧‧相位偵測電路
640A~640D‧‧‧時脈調整電路
630A~630D‧‧‧數位時脈資料回復電路
650A~650D‧‧‧解多工器
660A~660D、691‧‧‧多工器
641‧‧‧相位頻率偵測器
642、648、649‧‧‧多工器
643‧‧‧電流汞
644‧‧‧低通濾波器
645‧‧‧壓控振盪器
646‧‧‧相位調整電路
647‧‧‧鎖定偵測電路
圖一呈現高解析度多媒體介面(HDMI)接收電路的前端功能區塊。
圖二呈現移動高解析度連結(MHL)接收電路的前端功能區塊。
圖三呈現顯示埠(DP)接收電路的前端功能區塊。
圖四(A)~圖四(D)為根據本發明之一實施例中的多媒體介面接收電路之功能方塊圖。
圖五(A)~圖五(C)為根據本發明之一時脈調整電路的詳細實施範例。
圖六(A)~圖六(D)為根據本發明之一實施例中的多媒體介面接收電路之功能方塊圖。
圖七(A)~圖七(D)為根據本發明之一時脈調整電路的詳細實施範例。
根據本發明之一具體實施例為一種多媒體介面接收電路，其功能方塊圖係繪示於圖四(A)。於實際應用中，多媒體介面接收電路400可被整合在電視系統、電腦螢幕、投影機等多種電子裝置，亦可獨立存在。
如圖四(A)所示，多媒體介面接收電路400包含時脈信號接收器401、時脈調整電路402、相位頻率偵測器403、鎖定偵測電路404、類比前端電路410A~410D、相位偵測電路420A~420D、數位時脈資料回復電路430A~430D、相位調整電路440A~440D、解多工器450A~450D、多工器460A~460D、多工器491~495。多媒體介面接收電路400包含四個信號處理通道，每個通道各自包含一類比前端電路、一相位偵測電路、一數位時脈資料回復電路、一相位調整電路、一解多工器與一多工器。每一相位偵測電路又各自包含一取樣電路及一相位判斷電路(未繪示)。如圖四(A)所示，多媒體介面接收電路400可於類比前端電路410A~410D的輸入端接收四對輸入信號，通常為差動信號形式。藉由適當控制該等多工器的信號連接選擇，多媒體介面接收電路400可依需要於不同時間被設定為等效於一高解析度多媒體介面(HDMI)接收電路、一移動高解析度連結(MHL)接收電路或一顯示埠(DP)接收電路，詳述如下。
在以下各圖式中，會發揮作用的電路元件和電路連接線被標示為實線或是具有實線外框，而無作用或被停用的電路元件和電路連接線則被標示為虛線或是具有虛線外框。
圖四(B)係用以說明多媒體介面接收電路400操作於HDMI組態時係如何運作。當多媒體介面接收電路400被組態為一HDMI接收電路，輸入的四對差動信號分別為時脈信號CK和影像資料信號B、G、R。在這個情況下，類比前端電路410A、相位偵測電路420A、數位時脈資料回復電路430A、相位調整電路440A、解多工器450A和多工器460A構成 的信號處理通道被停用。如圖四(B)所示，多工器491選擇將時脈信號CK傳遞至時脈信號接收器401，且多工器493選擇將時脈信號接收器401的輸出信號傳遞至相位頻率偵測器403。圖五(A)呈現時脈調整電路402的一種實施例。此時，多工器495選擇將相位頻率偵測器403的輸出端連接至時脈調整電路402，使相位頻率偵測器403和電流汞402A、低通濾波器402B、壓控振盪器402C構成一個如圖五(B)所示之鎖相迴路。此鎖相迴路根據HDMI規範，產生所需的倍頻信號(為一鎖定後時脈信號)，提供至相位調整電路440B~440D，做為供取樣用之一基礎時脈信號。鎖定偵測電路404在HDMI組態中被停用。
影像資料信號B、G、R被分別提供至類比前端電路410B~410D。相位偵測電路420B~420D中的取樣電路會根據相位調整電路440B~440D提供的取樣用時脈信號對輸入信號施以取樣。接著，透過解多工器450B~450D，相位偵測電路420B~420D產生的取樣結果被解多工並分別傳遞至數位時脈資料回復電路430B~430D。各數位時脈資料回復電路430B~430D偵測相位領先或落後，產生相位判斷結果，回授至相對應的相位調整電路，供相位調整電路440B~440D據此調整其輸出信號(即相位偵測電路420B~420D使用之取樣用時脈信號)的相位，以令相位偵測電路420B~420D產生較佳的取樣結果。另外，在HDMI組態下，相位偵測電路420B~420D中的相位判斷電路通常被停用，但也可產生相位領先或落後的信號，送至數位時脈資料回復電路430B~430D，用於輔助產生相位判斷結果。比較圖一和圖四(B)可看出，採用上述信號連結方式， 多媒體介面接收電路400等效於一HDMI接收電路。須說明的是，相位調整電路與時脈資料回復電路的詳細運作方式為本發明所屬技術領域中具有通常知識者所知，於此不贅述。
圖四(C)係用以說明多媒體介面接收電路400操作於MHL組態時係如何運作。當多媒體介面接收電路400被組態為一MHL接收電路，有三組信號處理通道被停用，只有一對差動信號Input被輸入至此接收電路。根據MHL規範，該差動信號同時承載資料信號及共模時脈信號(common-mode clock signal)。如圖四(C)所示，差動信號Input被分別提供至類比前端電路410B和多工器491。多工器491選擇將差動信號Input傳遞至時脈信號接收器401，以擷取出其中的共模時脈信號，且多工器493選擇將時脈信號接收器401的輸出信號傳遞至相位頻率偵測器403。在這種組態中，多工器495首先將相位頻率偵測器403的輸出端連接至時脈調整電路402，令相位頻率偵測器403和時脈調整電路402構成如圖五(B)呈現的鎖相迴路。
如圖四(C)所示，在MHL組態中，多工器494固定選擇相位偵測電路420B的輸出信號。待鎖定偵測電路404判定上述鎖相迴路已符合一鎖定條件(例如輸出頻率落入一預定範圍內)，鎖定偵測電路404即停用相位頻率偵測器403，並改將多工器495切換為連接多工器494的輸出端與時脈調整電路402，以令相位偵測電路420B和時脈調整電路402構成如圖五(C)所示之一類比時脈資料回復電路。此外，差動信號Input被提供至類比前端電路410B，擷取出其中的資料信號，傳至相位偵測電路 420B，進行取樣及相位偵測，最後透過解多工器450B解多工並傳遞至後續電路。比較圖二和圖四(C)可看出，採用上述信號連結方式，多媒體介面接收電路400等效於一MHL接收電路。
圖四(D)係用以說明多媒體介面接收電路400操作於DP組態時係如何運作。當多媒體介面接收電路400被組態為一DP接收電路，分別輸入類比前端電路410A~410D的共有四對差動影像資料信號Data#0、Data#1、Data#2、Data#3。時脈信號接收器401被停用。多工器492、493固定將類比前端電路410A的輸出信號提供至相位頻率偵測器403。根據DP規範，該四對差動影像資料信號在一開始會有一段時間為時脈信號。易言之，類比前端電路410A的輸出信號在一開始會有一段時間是時脈信號。多工器495首先選擇將相位頻率偵測器403的輸出端連接至時脈調整電路402，令相位頻率偵測器403和時脈調整電路402構成如圖五(B)所示之一鎖相迴路，用以鎖定類比前端電路410A輸出的時脈信號。
如圖四(D)所示，在DP組態中，多工器494固定選擇相位偵測電路420A的輸出信號。待鎖定偵測電路404判定該鎖相迴路已符合一鎖定條件(例如輸出頻率落入一預定範圍內)，鎖定偵測電路404便將多工器495切換為連接多工器494的輸出端與時脈調整電路402，令相位偵測電路420A和時脈調整電路402構成如圖五(C)所示之一類比時脈資料回復電路。此類比時脈資料回復電路等效於圖三中的類比時脈資料回復電路320A。另一方面，時脈調整電路402的輸出信號亦被提供至相位調整電路440B~440D，做為產生取樣用時脈信號的基礎時脈信號。根據數位時 脈資料回復電路430B~430D提供的調整資訊，相位調整電路440B~440D各自調整該基礎時脈信號的相位，分別產生一取樣用時脈信號。於DP組態中，數位時脈資料回復電路430B~430D的作用在於取代圖三中的類比時脈資料回復電路320B~320D。比較圖三和圖四(D)可看出，採用上述信號連結方式，多媒體介面接收電路400等效於一DP接收電路，差別僅在於後三個信號處理通道係以數位時脈資料回復取代類比時脈資料回復。
實務上，多媒體介面接收電路400可包含一控制器(未繪示)，用以根據多媒體介面接收電路400所處的組態來決定停用/啟用哪些電路區塊，並為多工器提供適當的控制信號。根據圖四(B)~圖四(D)，本發明所屬技術領域中具有通常知識者可看出，數位時脈資料回復電路430A、相位調整電路440A和多工器460A並非必要元件。將四組信號處理通道設計為完全相同的好處在於能降低電路設計的複雜度，並保有日後將多媒體介面接收電路400延伸變化為其他電路組態的彈性。此外，若不考量認證測試，多工器492於一般電路運作中非必要元件，可為單純的電路連接線取代，亦即將類比前端電路410A的輸出信號直接連接至多工器493之一輸入端。
相較於先前技術中採用三套各自獨立之HDMI、MHL、DP接收電路的做法，多媒體介面接收電路400藉由適當地共用電路元件有效降低硬體成本。
根據本發明之另一具體實施例為一種多媒體介面接收電路，其功能方塊圖係繪示於圖六(A)。多媒體介面接收電路600包含時脈信號接 收器601、類比前端電路610A~610D、相位偵測電路620A~620D、數位時脈資料回復電路630A~630D、時脈調整電路640A~640D、解多工器650A~650D、多工器660A~660D、多工器691。每一相位偵測電路又各自包含一取樣電路及一相位判斷電路(未繪示)。如圖六(A)所示，多媒體介面接收電路600於類比前端電路610A~610D的輸入端接收四對輸入信號，通常為差動信號形式。藉由適當控制該等多工器的信號連接選擇，多媒體介面接收電路600可被設定為一高解析度多媒體介面(HDMI)接收電路、一移動高解析度連結(MHL)接收電路或一顯示埠(DP)接收電路，詳述如下。
圖六(B)係用以說明多媒體介面接收電路600操作於HDMI組態時係如何運作。當多媒體介面接收電路600被組態為一HDMI接收電路，輸入此接收電路的四對差動信號分別為時脈信號CK和影像資料信號B、G、R。此時，類比前端電路610A、相位偵測電路620A、數位時脈資料回復電路630A、時脈調整電路640A、解多工器650A和多工器660A所屬的信號處理通道被停用。多工器691選擇將時脈信號CK傳遞至時脈信號接收器601，且多工器660B~660D將時脈信號接收器601的輸出信號傳遞至時脈調整電路640B~640D。
在HDMI組態中，時脈調整電路640B~640D(以下統稱時脈調整電路640)各自被組態為包含一鎖相迴路。圖七(A)~圖七(B)呈現時脈調整電路640的一種詳細電路範例，及其與數位時脈資料回復電路630、多工器660、取樣電路相位偵測電路620的對應關係。此範例中的時脈調整 電路640包含一相位頻率偵測器641、一多工器642、一電流汞643、一低通濾波器644、一壓控振盪器645、一相位調整電路646、一鎖定偵測電路647、一多工器648和一多工器649。在此實施例中，時脈調整電路640可被設定成兩種組態。圖七(A)呈現的第一種組態係令多工器649選擇將壓控振盪器645的輸出端連接至相位頻率偵測器641，令多工器648選擇將相位調整電路646的輸出端連接至相位偵測電路620，以及令多工器642選擇將相位頻率偵測器641連接至電流汞643。此時，相位頻率偵測器641、電流汞643、低通濾波器644、壓控振盪器645構成一鎖相迴路，產生一基礎時脈信號(為一鎖定後時脈信號)，由壓控振盪器645的輸出至相位調整電路646。相位調整電路646根據數位時脈資料回復電路630產生的相位判斷結果產生相位調整資訊，並提供一相位調整後信號至相位偵測電路620，做為其取樣用時脈信號。而圖七(B)呈現的第二種組態係令多工器649選擇將相位調整電路646的輸出端連接至相位頻率偵測器641，令多工器648選擇將壓控振盪器645的輸出端連接至相位偵測電路620，以及令多工器642選擇將相位頻率偵測器641連接至電流汞643，成為另一鎖相迴路，以提供取樣用時脈信號給相位偵測電路620。另外，在HDMI組態下，相位偵測電路620B~620D中的相位判斷電路通常被停用，但也可產生相位領先或落後的信號，送給數位時脈資料回復電路630B~630D，用於輔助產生相位判斷結果。採用上述信號連結方式，多媒體介面接收電路600中的三個信號處理通道等效於圖一中的信號處理通道，差別在於多媒體介面接收電路600中的信號處理通道各自有一個鎖相迴路。
圖六(C)係用以說明多媒體介面接收電路600操作於MHL組態時係如何運作。當多媒體介面接收電路600被組態為一MHL接收電路，有三組信號處理通道被停用，只有一對差動信號Input被輸入至此接收電路。根據MHL規範，該差動信號同時承載資料信號及共模時脈信號。如圖六(C)所示，差動信號Input被分別提供至類比前端電路610B和多工器691。多工器691將差動信號Input傳遞至時脈信號接收器601，以擷取出其中的共模時脈信號。多工器660B固定將時脈信號接收器601的輸出信號傳遞至時脈調整電路640B。以圖七(C)呈現之時脈調整電路640B的電路範例來說明，在MHL組態中，鎖定偵測電路647首先控制多工器642將相位頻率偵測器641連接至電流汞643，令相位頻率偵測器641、電流汞643、低通濾波器644、壓控振盪器645構成一鎖相迴路，以鎖定時脈信號接收器601提供的時脈信號。在MHL組態中，相位調整電路646和數位時脈資料回復電路630B被停用，且多工器648將壓控振盪器645的輸出端連接至相位偵測電路620B。待鎖定偵測電路647判定上述鎖相迴路已進入鎖定狀態，鎖定偵測電路647即停用相位頻率偵測器641，並改將多工器642切換為連接相位偵測電路620B與電流汞643，以使相位偵測電路620B、電流汞643、低通濾波器644和壓控振盪器645構成一類比時脈資料回復電路。此外，差動信號亦被提供至類比前端電路610B，擷取出資料信號，傳至相位偵測電路620B，進行取樣及相位偵測，最後透過解多工器450B被解多工並傳遞至後續電路。採用上述信號連結方式，多媒體介面接收電路600即等效於一MHL接收電路。
圖六(D)係用以說明多媒體介面接收電路600操作於DP組態時係如何運作。當多媒體介面接收電路600被組態為一DP接收電路，分別輸入類比前端電路610A~610D的共有四對差動影像資料信號Data#0、Data#1、Data#2、Data#3。時脈信號接收器601被停用。多工器660A~660D固定將類比前端電路610A~610D的輸出信號分別提供至時脈調整電路640A~640D。如先前所述，Data#0~Data#3在一開始會有一段時間為時脈信號。以圖七(D)呈現之時脈調整電路640的電路範例來說明，在DP組態中，鎖定偵測電路647首先控制多工器642將相位頻率偵測器641連接至電流汞643，令相位頻率偵測器641、電流汞643、低通濾波器644、壓控振盪器645構成一鎖相迴路，以鎖定類比前端電路610輸出的時脈信號。在DP組態中，相位調整電路646和數位時脈資料回復電路630被停用，且多工器648固定將壓控振盪器645的輸出端連接至相位偵測電路620。待鎖定偵測電路647判定上述鎖相迴路已進入鎖定狀態，鎖定偵測電路647即停用相位頻率偵測器641，並改將多工器642切換為連接相位偵測電路620與電流汞643，以令相位偵測電路620、電流汞643、低通濾波器644和壓控振盪器645構成一類比時脈資料回復電路。採用上述信號連結方式，多媒體介面接收電路600中的四個信號處理通道各自等效於圖三中的一個信號處理通道。
實務上，多媒體介面接收電路600可包含一控制器(未繪示)，用以根據多媒體介面接收電路600所處的組態來決定應停用/啟用哪些電路區塊，並且為多工器提供適當的控制信號。根據圖六(B)~圖六(D)，本發 明所屬技術領域中具有通常知識者可看出，數位時脈資料回復電路630A並非必要元件。將四組信號處理通道設計為完全相同的好處在於能降低電路設計的複雜度，並保有日後將多媒體介面接收電路600延伸變化為其他電路組態的彈性。相較於先前技術中採用三套各自獨立之HDMI、MHL、DP接收電路電路的做法，多媒體介面接收電路600藉由適當地共用電路元件有效降低硬體成本。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
400‧‧‧多媒體介面接收電路
401‧‧‧時脈信號接收器
402‧‧‧時脈調整電路
403‧‧‧相位頻率偵測器
404‧‧‧鎖定偵測電路
410A~410D‧‧‧類比前端電路
420A~420D‧‧‧相位偵測電路
440A~440D‧‧‧相位調整電路
430A~430D‧‧‧數位時脈資料回復電路
450A~450D‧‧‧解多工器
460A~460D、491~495‧‧‧多工器

Claims (8)

  1. 一種多媒體介面接收電路，包含：一鎖相迴路，包含一相位頻率偵測器；以及四組信號處理通道，各自包含一相位偵測電路；其中於一高解析度多媒體介面(HDMI)組態，一組信號處理通道被停用，另外三組信號處理通道各自接收一輸入信號，該鎖相迴路將一鎖定後時脈信號分別提供至該三組信號處理通道，該三組信號處理通道各自根據該輸入信號調整該鎖定後時脈信號之相位，產生一取樣用時脈信號，供其相位偵測電路使用；以及於一顯示埠(DP)組態，待該鎖相迴路符合一鎖定條件後，該鎖相迴路中之該相位頻率偵測器被停用，該鎖相迴路改與一組信號處理通道之該相位偵測電路連結，構成一類比時脈資料回復電路，以產生一基礎時脈信號分別提供至另外三組信號處理通道，該三組信號處理通道各自調整該基礎時脈信號之相位，以產生一取樣用時脈信號，供其相位偵測電路使用。
  2. 如申請專利範圍第1項所述之多媒體介面接收電路，其中於一移動高解析度連結(MHL)組態，三組信號處理通道被停用，待該鎖相迴路符合該鎖定條件後，該鎖相迴路中之該相位頻率偵測器被停用，該鎖相迴路改與未被停用之該組信號處理通道之該相位偵測電路連結，構成一類比時脈資料回復電路。
  3. 如申請專利範圍第2項所述之多媒體介面接收電路，進一步包含： 一時脈信號接收器，於該高解析度多媒體介面(HDMI)組態，該時脈信號接收器接收一時脈信號，並將相對應之一處理後時脈信號提供至該相位頻率偵測器；於該移動高解析度連結(MHL)組態，該時脈信號接收器接收一差動信號，並自該差動信號擷取出一共模時脈信號提供至該相位頻率偵測器；於該顯示埠(DP)組態，該時脈信號接收器被停用。
  4. 如申請專利範圍第1項所述之多媒體介面接收電路，其中該四組信號處理通道各自更包含：一類比前端電路，用以接收該輸入信號並據此產生一處理後信號，該處理後信號隨後被提供至該相位偵測電路取樣，以產生一取樣後信號；一解多工器，用以將該取樣後信號轉換為一解多工後信號；一數位時脈資料回復電路，用以針對該解多工後信號進行一數位時脈資料回復程序，以產生相對應之一相位調整資訊；一相位調整電路，用以接收該相位調整資訊與該基礎時脈信號，並根據該相位調整資訊調整該基礎時脈信號之相位，以產生一取樣用時脈信號；以及一多工器，用以根據該多媒體介面接收電路之組態選擇將該基礎時脈信號及該取樣用時脈信號其中之一傳遞至該相位偵測電路。
  5. 一種多媒體介面接收電路，包含：四組信號處理通道，各自包含一相位偵測電路與一鎖相迴路； 其中於一高解析度多媒體介面(HDMI)組態，一組信號處理通道被停用，另外三組信號處理通道之該鎖相迴路分別產生一鎖定後時脈信號，並調整該鎖定後時脈信號之相位，以產生一取樣用時脈信號，供該相位偵測電路使用；以及於一顯示埠(DP)組態，四組信號處理通道各自待其鎖相迴路符合一鎖定條件後，停用該鎖相迴路中之一相位頻率偵測器，該鎖相迴路改與所屬之該組信號處理通道中之該相位偵測電路連結，以各自構成一類比時脈資料回復電路。
  6. 如申請專利範圍第5項所述之多媒體介面接收電路，其中於一移動高解析度連結(MHL)組態，三組信號處理通道被停用，待未被停用之該鎖相迴路符合該鎖定條件後，該鎖相迴路中之該相位頻率偵測器被停用，該鎖相迴路改與未被停用之該組信號處理通道之該相位偵測電路連結，以構成一類比時脈資料回復電路。
  7. 如申請專利範圍第6項所述之多媒體介面接收電路，進一步包含：一時脈信號接收器，於該高解析度多媒體介面(HDMI)組態中，該時脈信號接收器接收一時脈信號，並將相對應之一處理後時脈信號提供至未被停用之該等鎖相迴路；於該移動高解析度連結(MHL)組態中，該時脈信號接收器接收一差動信號，並自該差動信號擷取出一共模時脈信號提供至未被停用之該鎖相迴路；於該顯示埠(DP)組態中，該時脈信號接收器被停用。
  8. 如申請專利範圍第7項所述之多媒體介面接收電路，其中該四組信號處 理通道各自更包含：一類比前端電路，用以接收一輸入信號並據此產生一處理後信號，該處理後信號隨後被提供至該相位偵測電路取樣，以產生一取樣後信號；一解多工器，用以將該取樣後信號轉換為一解多工後信號；一數位時脈資料回復電路，用以針對該解多工後信號進行一數位時脈資料回復程序，以產生相對應之一相位調整資訊；一時脈調整電路，該鎖相迴路係包含於該時脈調整電路中，於該高解析度多媒體介面(HDMI)組態中，該時脈調整電路根據該數位時脈資料回復電路提供之該相位調整資訊調整該鎖定後時脈信號之相位；於該移動高解析度連結(MHL)組態或該顯示埠(DP)組態中，待該鎖相迴路符合該鎖定條件後，該時脈調整電路被改組態為一類比時脈資料回復電路；以及一多工器，用以根據該多媒體介面接收電路之組態選擇將該時脈信號接收器之輸出端或該類比前端電路之輸出端連接至該時脈調整電路。
TW102148458A 2013-12-26 2013-12-26 多媒體介面接收電路 TWI543596B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102148458A TWI543596B (zh) 2013-12-26 2013-12-26 多媒體介面接收電路
US14/582,318 US9276592B2 (en) 2013-12-26 2014-12-24 Multimedia interface receiving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102148458A TWI543596B (zh) 2013-12-26 2013-12-26 多媒體介面接收電路

Publications (2)

Publication Number Publication Date
TW201526628A TW201526628A (zh) 2015-07-01
TWI543596B true TWI543596B (zh) 2016-07-21

Family

ID=53483146

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102148458A TWI543596B (zh) 2013-12-26 2013-12-26 多媒體介面接收電路

Country Status (2)

Country Link
US (1) US9276592B2 (zh)
TW (1) TWI543596B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9503250B2 (en) * 2011-10-28 2016-11-22 Koninklijke Philips N.V. Data communication with interventional instruments
TWI519119B (zh) * 2014-04-17 2016-01-21 創意電子股份有限公司 時脈資料回復電路與方法
US9871516B2 (en) * 2014-06-04 2018-01-16 Lattice Semiconductor Corporation Transmitting apparatus with source termination
TWI555338B (zh) * 2014-11-14 2016-10-21 円星科技股份有限公司 相位偵測器及相關的相位偵測方法
TWI705666B (zh) * 2015-06-15 2020-09-21 日商新力股份有限公司 傳送裝置、接收裝置、通信系統
US10122392B2 (en) * 2016-08-18 2018-11-06 Advanced Micro Devices, Inc. Active equalizing negative resistance amplifier for bi-directional bandwidth extension
US10305495B2 (en) * 2016-10-06 2019-05-28 Analog Devices, Inc. Phase control of clock signal based on feedback
CN112042123B (zh) * 2018-05-03 2022-09-16 华为技术有限公司 时钟数据恢复装置、光模块和光线路终端
TWI658700B (zh) * 2018-07-16 2019-05-01 創意電子股份有限公司 積體電路、多通道傳輸裝置及其信號傳輸方法
KR20210129327A (ko) * 2020-04-20 2021-10-28 주식회사 엘엑스세미콘 데이터구동장치 및 이의 구동 방법
TWI756871B (zh) * 2020-10-19 2022-03-01 瑞昱半導體股份有限公司 資料轉換與高畫質多媒體介面接收裝置
TWI757054B (zh) 2021-01-15 2022-03-01 瑞昱半導體股份有限公司 接收器及相關的訊號處理方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE435536T1 (de) * 2000-04-28 2009-07-15 Broadcom Corp Sende- und empfangssysteme und zugehörige verfahren für serielle hochgeschwindigkeitsdaten
WO2002058317A2 (en) 2000-12-20 2002-07-25 Primarion, Inc. Pll/dll dual loop data synchronization
US7684534B2 (en) * 2005-07-11 2010-03-23 International Business Machines Corporation Method and apparatus for handling of clock information in serial link ports
TWI365615B (en) * 2007-03-22 2012-06-01 Realtek Semiconductor Corp Receiver of a displayport interface having an error correction circuit and method applied to the receiver
JP4438857B2 (ja) * 2007-12-11 2010-03-24 ソニー株式会社 通信システム、受信装置、および受信方法
US8644504B2 (en) * 2008-02-28 2014-02-04 Silicon Image, Inc. Method, apparatus, and system for deciphering media content stream
US8138798B2 (en) 2008-07-29 2012-03-20 Fujitsu Limited Symmetric phase detector
US8242803B2 (en) * 2009-06-26 2012-08-14 Broadcom Corporation HDMI and displayport dual mode transmitter
US8719112B2 (en) * 2009-11-24 2014-05-06 Microsoft Corporation Invocation of accessory-specific user experience
TWI451259B (zh) * 2010-08-26 2014-09-01 Mstar Semiconductor Inc 多埠介面電路與相關省電方法
EP2642480B1 (en) * 2010-11-19 2019-01-02 Sharp Kabushiki Kaisha Data forwarding circuit, data forwarding method, display device, host-side device, and electronic apparatus
US9247157B2 (en) * 2011-05-13 2016-01-26 Lattice Semiconductor Corporation Audio and video data multiplexing for multimedia stream switch
CA2848000C (en) * 2011-09-06 2021-06-08 High Sec Labs Ltd. Single optical fiber kvm extender
US9003209B2 (en) * 2012-06-29 2015-04-07 Intel Corporation Efficient integrated switching voltage regulator comprising switches coupled to bridge drivers to provide regulated power supply to power domains
JP6140006B2 (ja) * 2013-06-28 2017-05-31 株式会社東芝 情報処理装置及び出力制御方法
TWI510096B (zh) * 2013-10-04 2015-11-21 Realtek Semiconductor Corp 資料接收裝置與方法
TWI555404B (zh) * 2014-03-28 2016-10-21 晨星半導體股份有限公司 多通道串列連線信號接收系統

Also Published As

Publication number Publication date
TW201526628A (zh) 2015-07-01
US20150188697A1 (en) 2015-07-02
US9276592B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
TWI543596B (zh) 多媒體介面接收電路
TWI555404B (zh) 多通道串列連線信號接收系統
TWI383663B (zh) 訊號提取裝置以及方法
KR102646151B1 (ko) 듀얼 애퍼처 카메라 시스템에서의 프레임 동기화
US20070121767A1 (en) Serial transfer interface
US8817184B1 (en) Point to multi-point clock-forwarded signaling for large displays
JP5153766B2 (ja) データ受信回路それを利用した試験装置
US20110085044A1 (en) Image display apparatus with external-equipment-link unit
US20130222697A1 (en) Video Decoder Block
US8233092B2 (en) Video signal processing device
US8245072B2 (en) Signal transmission system and control method therefore
TW200937024A (en) Universal quick port switching method and associated apparatus
CN104811190B (zh) 多媒体接口接收电路
TW201946411A (zh) 時脈資料回復裝置
US20100277647A1 (en) Noise detection method and image processing method using the noise detection method
KR101657339B1 (ko) Dll 동작 모드 제어회로 및 그 방법
JPH02121478A (ja) カラービデオ信号処理方法および装置
TWI375401B (en) Clock generating device and method thereof
JPWO2005104538A1 (ja) 映像信号判定回路
US20030076913A1 (en) Digital phase-locked loop compiler
JP2009044450A (ja) ３次元ｙ／ｃ分離回路
JP4564759B2 (ja) デジタル映像信号処理回路および映像調整装置、表示装置、映像調整方法
TWI392376B (zh) 視訊裝置的狀態偵測器及其狀態偵測方法
CN104978290B (zh) 多通道串行连线信号接收系统
JP2010068384A (ja) 入出力兼用端子装置および端子切替え装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees
MM4A Annulment or lapse of patent due to non-payment of fees