JPS5913450A - 直列デ−タ伝送方式 - Google Patents
直列デ−タ伝送方式Info
- Publication number
- JPS5913450A JPS5913450A JP12267582A JP12267582A JPS5913450A JP S5913450 A JPS5913450 A JP S5913450A JP 12267582 A JP12267582 A JP 12267582A JP 12267582 A JP12267582 A JP 12267582A JP S5913450 A JPS5913450 A JP S5913450A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock
- pulse width
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4902—Pulse width modulation; Pulse position modulation
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１ン 発明の技術分野
本発明は、２値化された直列データを装置間または装置
内でパルス波形として伝送する技術に関する。
内でパルス波形として伝送する技術に関する。
（２）従来技術と問題点
２値化された直列データを離れた２点間で伝送する場合
、送信側から送られた信号が、受信側で正確に再生され
るためには、送信側と受信側との信号サンプリングクロ
ックの周期と位相が、情報信号と同期していなくてはな
らない。そのため、従来から情報信号を伝送するための
伝送路とは別に、クロック信号を送る伝送路を設けて、
送信側からクロック信号を受信側に送り込み、該クロッ
ク信号のタイミングで、情報の識別を行う方法を採って
来た。またこの場合であっても伝送路を異にする情報信
号とクロック信号とは、受信端で相対的な位相がずれる
場合があるので、これを調整するための遅延回路を挿入
する等の措置が必要であった。
、送信側から送られた信号が、受信側で正確に再生され
るためには、送信側と受信側との信号サンプリングクロ
ックの周期と位相が、情報信号と同期していなくてはな
らない。そのため、従来から情報信号を伝送するための
伝送路とは別に、クロック信号を送る伝送路を設けて、
送信側からクロック信号を受信側に送り込み、該クロッ
ク信号のタイミングで、情報の識別を行う方法を採って
来た。またこの場合であっても伝送路を異にする情報信
号とクロック信号とは、受信端で相対的な位相がずれる
場合があるので、これを調整するための遅延回路を挿入
する等の措置が必要であった。
信号を直列に伝送する方法は、１台の制御装置から多数
の端末機に信号を伝送する場合等に多く使用されておシ
、特にその簡便さを利点として採用されるものであるか
ら、情報伝送路の他にクロック信号の伝送路を必要とす
る事は、この方式の欠点であった。
の端末機に信号を伝送する場合等に多く使用されておシ
、特にその簡便さを利点として採用されるものであるか
ら、情報伝送路の他にクロック信号の伝送路を必要とす
る事は、この方式の欠点であった。
また前記、受信端における情報信号とクロック信号との
相対的な位相は、信号伝送用のケーブルや回路部品を交
換した場合にも変化する可能性があシ、その都度調整を
要するなど、保守上の問題点を有していた。
相対的な位相は、信号伝送用のケーブルや回路部品を交
換した場合にも変化する可能性があシ、その都度調整を
要するなど、保守上の問題点を有していた。
（３）発明の目的
本発明は、上記従来の欠点に鑑み、２値化された電気信
号と同期信号を単一の伝送路で伝送する事を目的として
いる。
号と同期信号を単一の伝送路で伝送する事を目的として
いる。
（４）発明の構成
そしてこの目的は本発明によれば、送信側で２値信号の
それぞれを、信号サンプリングクロックと立上シ時期が
等しく、２値に対応した長短のパルス幅を有するパルス
信号列として送出し、受信側で該パルス信栂列から前記
サンプリングクロックを抽出すると共に、該信号サンプ
リングクロックを前記長いパルス幅に相当する時間より
短く、かつ前記短いパルス幅に相当する時間よシ長い遅
延時間を与えて得たクロック信号を用いて原信号を再生
する事によシ達成される。
それぞれを、信号サンプリングクロックと立上シ時期が
等しく、２値に対応した長短のパルス幅を有するパルス
信号列として送出し、受信側で該パルス信栂列から前記
サンプリングクロックを抽出すると共に、該信号サンプ
リングクロックを前記長いパルス幅に相当する時間より
短く、かつ前記短いパルス幅に相当する時間よシ長い遅
延時間を与えて得たクロック信号を用いて原信号を再生
する事によシ達成される。
この方式では、受信側で受信信号よりクロックを再生す
るのでクロック信号の伝送は必要とせず、またクロック
信号と情報信号との送受間での位相のずれによる情報の
読み誤りを生ずる事も無い。
るのでクロック信号の伝送は必要とせず、またクロック
信号と情報信号との送受間での位相のずれによる情報の
読み誤りを生ずる事も無い。
（５）発明の実施例
第１図は本発明の一実施例についての回路を示す図であ
って、ＡＮＤ回路１は入力信号゛１＃を選択するゲート
であり、ＡＮＤ回路２は入力信号″０”を選択するゲー
トである。このためインバータ３によって入力信号が反
転された後にＡＮＤ回路２に加えられている。入力信号
はこれらの各ゲートによって信号″０”または信号”１
”の別に、ＴＩの周期を持ったクロックでサンプリング
される。
って、ＡＮＤ回路１は入力信号゛１＃を選択するゲート
であり、ＡＮＤ回路２は入力信号″０”を選択するゲー
トである。このためインバータ３によって入力信号が反
転された後にＡＮＤ回路２に加えられている。入力信号
はこれらの各ゲートによって信号″０”または信号”１
”の別に、ＴＩの周期を持ったクロックでサンプリング
される。
波形整形回路４および波形整形回路５は、単安定マルチ
バイブレータであって、波形整形回路４はその出力パル
ス幅をＴＩとじた時、不等式’ Ｔｓ （ＴＩ（Ｔｇの
関係を満足する如く１また波形整形回路５は、その出力
パルス幅をＴ。とじた時、不等式ｏ （ＴＩ （２Ｔ−
の関係を満足する如く、時定数を設定しておる。
バイブレータであって、波形整形回路４はその出力パル
ス幅をＴＩとじた時、不等式’ Ｔｓ （ＴＩ（Ｔｇの
関係を満足する如く１また波形整形回路５は、その出力
パルス幅をＴ。とじた時、不等式ｏ （ＴＩ （２Ｔ−
の関係を満足する如く、時定数を設定しておる。
波形整形回路４または波形整形回路５で、０＃または１
＃の別にパルス幅を変えられた信号は、ＯＲ回路６を経
て伝送ライン７に送出される。
＃の別にパルス幅を変えられた信号は、ＯＲ回路６を経
て伝送ライン７に送出される。
受信側のインバータＢとＡＮＤ回路９は、論理微分回路
を形成しており、伝送ラインで到来した信号の各パルス
の立上りを検出してクロックを再生する。そして遅延回
路１０は、とのクロックの位相を１だけ遅延させて、受
信側のデータサンプリングタイミング用のクロック信号
を作υ出す。
を形成しており、伝送ラインで到来した信号の各パルス
の立上りを検出してクロックを再生する。そして遅延回
路１０は、とのクロックの位相を１だけ遅延させて、受
信側のデータサンプリングタイミング用のクロック信号
を作υ出す。
双安定マルチバイブレータ１１はデータサンプリングタ
イミング用のクロックによシ、入力パルス幅がＴ１の時
だけ、セット状態になシ、信号′げを再生する。入力パ
ルス幅がＴ・の時はリセット状態になり信号″０＃が再
生する。
イミング用のクロックによシ、入力パルス幅がＴ１の時
だけ、セット状態になシ、信号′げを再生する。入力パ
ルス幅がＴ・の時はリセット状態になり信号″０＃が再
生する。
第２図は、第１図の回路について、６ピツトの直列デー
タ（１，ｏ、ｏ、１，１．Ｏ）を伝送した場合の各部の
波形を示したものである。
タ（１，ｏ、ｏ、１，１．Ｏ）を伝送した場合の各部の
波形を示したものである。
該６ビツトデータの信号入力波形１２の信号″１＃の部
分はＡＮＤ回路１により、−力信号″０＃の部分はイン
バータ３で反転してからＡＮＤ回路２によってＴ、の周
期を持っクロック波形１３でサンプリングされる。この
時、ＡＮＤ回路１の出力は出力波形＋４、ＡＮＤ回路２
の入力は入力波形１２′、出力は、出力波形１５のとお
シとなる。これらの波形は、それぞれ波形整形回路４で
Ｔ１１波形整形回路５でＬのパルス巾を力えられ、ＯＲ
回路６で合成されて、出力波形１６として伝送ライン７
に送出される。
分はＡＮＤ回路１により、−力信号″０＃の部分はイン
バータ３で反転してからＡＮＤ回路２によってＴ、の周
期を持っクロック波形１３でサンプリングされる。この
時、ＡＮＤ回路１の出力は出力波形＋４、ＡＮＤ回路２
の入力は入力波形１２′、出力は、出力波形１５のとお
シとなる。これらの波形は、それぞれ波形整形回路４で
Ｔ１１波形整形回路５でＬのパルス巾を力えられ、ＯＲ
回路６で合成されて、出力波形１６として伝送ライン７
に送出される。
受信側では、受信したパルス列（ＯＲ回路６の出力波形
１６）からクロックを再生するたべ該パルス列をインバ
ータ８で反転して、元のパルス列と共にＡＮＤ回路９に
加え、出力波形１７ヲ得る。この時、インバータ８によ
る遅延時間が、ＡＮＤ回路９の出力波形１７のパルス幅
になる。このパルスは更に遅延回路１０によシケ遅延さ
せられて、受信データサンプリングクロックとして使わ
れる。その波形は遅延回路１０の出力波形１８に示すと
おりである。
１６）からクロックを再生するたべ該パルス列をインバ
ータ８で反転して、元のパルス列と共にＡＮＤ回路９に
加え、出力波形１７ヲ得る。この時、インバータ８によ
る遅延時間が、ＡＮＤ回路９の出力波形１７のパルス幅
になる。このパルスは更に遅延回路１０によシケ遅延さ
せられて、受信データサンプリングクロックとして使わ
れる。その波形は遅延回路１０の出力波形１８に示すと
おりである。
一方受信したパルス列（ＯＲ回路６の出力波形１６）は
双安定マルチバイブレータ１１のセット端子に入力され
、前記受信側データサンプリングクロック（遅延回路１
０の出力波形１日）をクロックとして出力を得る。この
時、信号“１″のパルス幅はｈよシ太であるので、受信
データサンプリングクロック（遅延回路１０の出力波形
１Ｂ）で、双安定マルチバイブレータ１１がセットされ
、信号“０″はパルス幅がｈよシ小であるため、双安定
マルチバイブレータ１１がリセットされるので、信号出
力波形１９のとおがの出力を得る事が出来る。
双安定マルチバイブレータ１１のセット端子に入力され
、前記受信側データサンプリングクロック（遅延回路１
０の出力波形１日）をクロックとして出力を得る。この
時、信号“１″のパルス幅はｈよシ太であるので、受信
データサンプリングクロック（遅延回路１０の出力波形
１Ｂ）で、双安定マルチバイブレータ１１がセットされ
、信号“０″はパルス幅がｈよシ小であるため、双安定
マルチバイブレータ１１がリセットされるので、信号出
力波形１９のとおがの出力を得る事が出来る。
（６）発明の効果
本発明によれば、２値化された信号の伝送に関し、クロ
ック信号の併送を必要としないので、伝送路は、一対の
ケーブルのみで良く、経済性に勝れている。また、受信
データのサンプリングタイミングが、ケーブル長の影響
を受けないので、取り扱いが簡便であり、保守性が良い
等、効果が太きい。
ック信号の併送を必要としないので、伝送路は、一対の
ケーブルのみで良く、経済性に勝れている。また、受信
データのサンプリングタイミングが、ケーブル長の影響
を受けないので、取り扱いが簡便であり、保守性が良い
等、効果が太きい。
第１図は、本発明の一実施例についての回路を示す図、
第２図は、第１図の回路について６ピツトの直列データ
を伝送した場合の各部の波形を示す図である。 １．２・・・・・・ＡＮＤ回路、３・・・・・・インバ
ータ、４．５・・・・・・波形整形回路、６・・・・・
・ＯＲ回路、 ７・・・・・・伝送路、８・・・・・・
インバータ、９・・・・・・ＡＮＤ回路、１０・・・・
・・遅延回路、１１・・・・・・双安定マルチバイブレ
ーク回路、１２・・・・・・信号入力波形、１憂・・・
・・・ＡＮＤ回路２の入力波形、１５・・・・・・クロ
ック波形、１４・・・・・・ＡＮＤ回路１の出力波形、
１５・・・・・・ＡＮＤ 回路２の出力波形、１６・・
・・・・ＯＲ回路６の出力、）１７・・・・・・ＡＮＤ
回路９の出力波形、１８・・・・・・遅堝回路１０の出
力波形、１９・・・・・・信号出力波形代理人 弁理士
松 岡 宏四部 第 １＠
第２図は、第１図の回路について６ピツトの直列データ
を伝送した場合の各部の波形を示す図である。 １．２・・・・・・ＡＮＤ回路、３・・・・・・インバ
ータ、４．５・・・・・・波形整形回路、６・・・・・
・ＯＲ回路、 ７・・・・・・伝送路、８・・・・・・
インバータ、９・・・・・・ＡＮＤ回路、１０・・・・
・・遅延回路、１１・・・・・・双安定マルチバイブレ
ーク回路、１２・・・・・・信号入力波形、１憂・・・
・・・ＡＮＤ回路２の入力波形、１５・・・・・・クロ
ック波形、１４・・・・・・ＡＮＤ回路１の出力波形、
１５・・・・・・ＡＮＤ 回路２の出力波形、１６・・
・・・・ＯＲ回路６の出力、）１７・・・・・・ＡＮＤ
回路９の出力波形、１８・・・・・・遅堝回路１０の出
力波形、１９・・・・・・信号出力波形代理人 弁理士
松 岡 宏四部 第 １＠
Claims (1)
- ２値化された直列データの伝送にふ；いて、２値信号の
それぞれを信号サンプリングクロックと立上シ時期が等
しく、２値に対応した長短のパルス幅を有するパルス信
号列として送出し、受信側において、該信号列から前記
信号サンプリングクロックを抽出すると共に、該信号サ
ンプリングクロックに前記長いパルス幅に相当する時間
よシ短く、かつ、前記短いノ（ルス幅に相当する時間よ
シ長い遅延時間を与えて得たクロック信号を用いて、前
記信号列を２値信号に変換することを特徴とする直列デ
ータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12267582A JPS5913450A (ja) | 1982-07-14 | 1982-07-14 | 直列デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12267582A JPS5913450A (ja) | 1982-07-14 | 1982-07-14 | 直列デ−タ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5913450A true JPS5913450A (ja) | 1984-01-24 |
Family
ID=14841845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12267582A Pending JPS5913450A (ja) | 1982-07-14 | 1982-07-14 | 直列デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913450A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61111022A (ja) * | 1984-11-05 | 1986-05-29 | Mitsubishi Electric Corp | シリアル伝送変復調装置 |
| JPS61253958A (ja) * | 1985-05-02 | 1986-11-11 | Nippon Telegr & Teleph Corp <Ntt> | デイジタル通信方式 |
| EP0276641A2 (en) * | 1986-12-03 | 1988-08-03 | Cray Research, Inc. | Data coding interface |
| JPH05134900A (ja) * | 1991-11-14 | 1993-06-01 | Matsushita Electric Ind Co Ltd | マイクロコンピユーター動作監視装置 |
| US6322256B1 (en) | 1998-11-24 | 2001-11-27 | Nippon Electric Glass Co., Ltd. | Optical fiber holding capillary tube |
| JP4851942B2 (ja) * | 2003-12-19 | 2012-01-11 | ジェンテックス コーポレイション | シリアル通信が改善された装置 |
-
1982
- 1982-07-14 JP JP12267582A patent/JPS5913450A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61111022A (ja) * | 1984-11-05 | 1986-05-29 | Mitsubishi Electric Corp | シリアル伝送変復調装置 |
| JPH0411135B2 (ja) * | 1984-11-05 | 1992-02-27 | ||
| JPS61253958A (ja) * | 1985-05-02 | 1986-11-11 | Nippon Telegr & Teleph Corp <Ntt> | デイジタル通信方式 |
| EP0276641A2 (en) * | 1986-12-03 | 1988-08-03 | Cray Research, Inc. | Data coding interface |
| JPH05134900A (ja) * | 1991-11-14 | 1993-06-01 | Matsushita Electric Ind Co Ltd | マイクロコンピユーター動作監視装置 |
| US6322256B1 (en) | 1998-11-24 | 2001-11-27 | Nippon Electric Glass Co., Ltd. | Optical fiber holding capillary tube |
| JP4851942B2 (ja) * | 2003-12-19 | 2012-01-11 | ジェンテックス コーポレイション | シリアル通信が改善された装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0477494B2 (ja) | ||
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| US4189621A (en) | CMI-encoder | |
| JPS5913450A (ja) | 直列デ−タ伝送方式 | |
| EP0099749B1 (en) | Method for converting digital signals and apparatus for carrying out the method | |
| JPS61184942A (ja) | 同期信号を伴なうクロツク信号の伝送デバイス | |
| AU616217B2 (en) | Two-stage synchronizer | |
| US4633487A (en) | Automatic phasing apparatus for synchronizing digital data and timing signals | |
| EP0093614B1 (en) | Frequency-encoding circuit for reducing distortion | |
| US4078153A (en) | Clock signal and auxiliary signal transmission system | |
| US5469430A (en) | Method and devices for simultaneous transmission of two heterochronous binary signals on the same transmission medium | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| CA2017539A1 (en) | Method and apparatus for receiving a binary digital signal | |
| JPS613544A (ja) | 同期クロツク再生装置 | |
| JPH0250665B2 (ja) | ||
| JPH042024B2 (ja) | ||
| JPS58130653A (ja) | デユプレツクス方式デ−タ伝送装置 | |
| JP2718168B2 (ja) | 非ゼロ復帰方式伝送の復調回路 | |
| JPS5947504B2 (ja) | デイジタル伝送方式 | |
| JPH049339B2 (ja) | ||
| JPS596620A (ja) | デイジタル信号多重化装置 | |
| JPS62230242A (ja) | ノンリタ−ンゼロデ−タ受信回路 | |
| JPH0328862B2 (ja) | ||
| JPS59221045A (ja) | デ−タ送受信タイミング制御方式 | |
| JPS5999832A (ja) | パルス信号伝送装置 |