JPS61111022A - シリアル伝送変復調装置 - Google Patents
シリアル伝送変復調装置Info
- Publication number
- JPS61111022A JPS61111022A JP23281884A JP23281884A JPS61111022A JP S61111022 A JPS61111022 A JP S61111022A JP 23281884 A JP23281884 A JP 23281884A JP 23281884 A JP23281884 A JP 23281884A JP S61111022 A JPS61111022 A JP S61111022A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- clock pulse
- data
- circuit
- txc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシリアル伝送システムにおける同期式変復調方
法及びその装置に関するものである。
法及びその装置に関するものである。
従来この種の方法としては、マンチェスタ一方式、パイ
フェイズ方式等が知られている。
フェイズ方式等が知られている。
第４図に一般的なシリアル伝送システムの構成を示す。
なお、ここで図示及び説明するのは全二重方式であるが
、半二重方式においても同各な説明で十分であるのでこ
こでは省略する。同図において、ＩＡ、ＩＢはそれぞれ
シリアルコントローラ、２Ａ、２Ｂ及び３Ａ、３Ｂはそ
れぞれ上記シリアルコントローラＩＡ、ＩＢに対応する
変調器及び復調器、４ＡＢ、４ＢＡは伝送路である。上
記シリアルコントローラＩＡからの送信データＴＸＤは
変調器２Ａからの送信クロックパルスＴＸＣに同期して
変調器２Ａに送りこまれ、変調されて伝送路４ＡＢに送
出される。一方、上記伝送路４ＡＢを介して復調器３Ｂ
に入力された伝送路（変調）データは復調されて受信デ
ータＲＸＤと受信クロックパルスＲＸＣに分割され、シ
リアルコントローラＩＢに送られる。同様な手順でシリ
アルコントローラＩＢからの送信データＴＸＤは変調器
２Ｂ、伝送路４ＢＡ、復調器３Ａを介してシリアルコン
トローラＩＡに送信される。
、半二重方式においても同各な説明で十分であるのでこ
こでは省略する。同図において、ＩＡ、ＩＢはそれぞれ
シリアルコントローラ、２Ａ、２Ｂ及び３Ａ、３Ｂはそ
れぞれ上記シリアルコントローラＩＡ、ＩＢに対応する
変調器及び復調器、４ＡＢ、４ＢＡは伝送路である。上
記シリアルコントローラＩＡからの送信データＴＸＤは
変調器２Ａからの送信クロックパルスＴＸＣに同期して
変調器２Ａに送りこまれ、変調されて伝送路４ＡＢに送
出される。一方、上記伝送路４ＡＢを介して復調器３Ｂ
に入力された伝送路（変調）データは復調されて受信デ
ータＲＸＤと受信クロックパルスＲＸＣに分割され、シ
リアルコントローラＩＢに送られる。同様な手順でシリ
アルコントローラＩＢからの送信データＴＸＤは変調器
２Ｂ、伝送路４ＢＡ、復調器３Ａを介してシリアルコン
トローラＩＡに送信される。
以下、第５図及び第６図にもとづき従来の方法及び装置
について説明する。第５図は従来装置の変調器及び復調
器の一例を示す回路図であり、同図において、変調器２
は発振器５と１／８及び１／２分周器６．７とＯＲ（論
理和）回路８とＪＫ型ラフリップフロップ９から構成さ
れている一方、復調器３は発振器ＩＯとＤ型フリップフ
ロップ１１．１２，１３．１４とＥＯＲ（排他的論理和
）回路１５と１６分周カウンタ１６，１７とＮＯＴ （
否定）回路１８とから構成されている。
について説明する。第５図は従来装置の変調器及び復調
器の一例を示す回路図であり、同図において、変調器２
は発振器５と１／８及び１／２分周器６．７とＯＲ（論
理和）回路８とＪＫ型ラフリップフロップ９から構成さ
れている一方、復調器３は発振器ＩＯとＤ型フリップフ
ロップ１１．１２，１３．１４とＥＯＲ（排他的論理和
）回路１５と１６分周カウンタ１６，１７とＮＯＴ （
否定）回路１８とから構成されている。
次に第６図（ａ）〜（ｅ）に示すタイムチャートを併用
して従来の変復調方法について説明する。
して従来の変復調方法について説明する。
変調器２側では発振器５から１／８分周器６及び１７２
分周器７を介して発生された送信クロックパルスＴＸＣ
（第６図（ａ））に同期して送信データＴＸＤ （第６
図（ｂ））が入力される。上記送信クロックパルスＴＸ
Ｃと送信データＴＸＤはＯＲ回路８により論理和がとら
れ、ＪＫ型ラフリップフロップ９Ｊ及びに端子に入力さ
れる。上記ＪＫ型ラフリップフロップのＴ端子には送信
クロックパルスＴＸＣの２倍の周波数のクロックパルス
が入力されており、ＪＫ端子がＨレベルのときにはこの
クロックパルスの立ち上がり毎に反転され、Ｌレベルの
ときにはこのクロックパルス如何にかかわらず出力状態
が保持された出力が伝送路（変調）データＭＤ （第６
図（Ｃ））として送信される。一方、復調器３側では上
記伝送路（変ａｌｌ）データＭＤから、発振器１０のク
ロックパルスにより動作されるＤ型フリップフロフプ１
１及び１２、ＥＯＲ回路１５．１６分周カウンタ１６゜
ＮＯＴ回路１８．１６分周カウンタ１７を介して受信ク
ロックパルスＲＸＣ（第６図（ｄ））を取り出し、更に
Ｄ型フリップフロップ１３及び１４を介して受信データ
ＲＸＤ （第６図（ｅ） ンが取り出される。
分周器７を介して発生された送信クロックパルスＴＸＣ
（第６図（ａ））に同期して送信データＴＸＤ （第６
図（ｂ））が入力される。上記送信クロックパルスＴＸ
Ｃと送信データＴＸＤはＯＲ回路８により論理和がとら
れ、ＪＫ型ラフリップフロップ９Ｊ及びに端子に入力さ
れる。上記ＪＫ型ラフリップフロップのＴ端子には送信
クロックパルスＴＸＣの２倍の周波数のクロックパルス
が入力されており、ＪＫ端子がＨレベルのときにはこの
クロックパルスの立ち上がり毎に反転され、Ｌレベルの
ときにはこのクロックパルス如何にかかわらず出力状態
が保持された出力が伝送路（変調）データＭＤ （第６
図（Ｃ））として送信される。一方、復調器３側では上
記伝送路（変ａｌｌ）データＭＤから、発振器１０のク
ロックパルスにより動作されるＤ型フリップフロフプ１
１及び１２、ＥＯＲ回路１５．１６分周カウンタ１６゜
ＮＯＴ回路１８．１６分周カウンタ１７を介して受信ク
ロックパルスＲＸＣ（第６図（ｄ））を取り出し、更に
Ｄ型フリップフロップ１３及び１４を介して受信データ
ＲＸＤ （第６図（ｅ） ンが取り出される。
しかしながら、上記従来例にあっては、第６図タイムチ
ャートに破線で示す如く、伝送路（変調）データＭＤが
送信データＴＸＤのハイレベル１゜ローレベルＯに１対
１に対応した波形となるようには変調されていないため
、上記伝送路（変調）データＭＤから受信データＲＸＤ
及び送信クロックパルスＲＸＣを復調する過程が複雑と
なり、従って装置の回路構成も複雑となりコスト高とな
るという問題点を有していた。
ャートに破線で示す如く、伝送路（変調）データＭＤが
送信データＴＸＤのハイレベル１゜ローレベルＯに１対
１に対応した波形となるようには変調されていないため
、上記伝送路（変調）データＭＤから受信データＲＸＤ
及び送信クロックパルスＲＸＣを復調する過程が複雑と
なり、従って装置の回路構成も複雑となりコスト高とな
るという問題点を有していた。
本発明は、変調方法を変えることにより、簡単な回路構
成により復調でき、低コスト化を実現することができる
シリアル伝送変復調方法及びその装置を得ることを目的
とするものである。
成により復調でき、低コスト化を実現することができる
シリアル伝送変復調方法及びその装置を得ることを目的
とするものである。
本発明は、送信側においてパルス幅変調するようにする
ものである。また本発明は送信クロ、ツタパルスを所定
位相角度遅延して制御クロックパルスを出力する遅延手
段と、上記送信クロックパルスと制御クロックパルス及
び送信データにもとづき次の論理条件にもとづく演算を
実行して変調データとして出力する論理回路と、伝送路
を介して得られる上記変調データの立ち上がりより所定
角度遅延した受信クロックパルスを出力する受信クロン
ク発生手段と、上記受信クロックパルスにより上記変調
データをサンプリングして復調信号を出力するサンプリ
ング手段を備えたものである。
ものである。また本発明は送信クロ、ツタパルスを所定
位相角度遅延して制御クロックパルスを出力する遅延手
段と、上記送信クロックパルスと制御クロックパルス及
び送信データにもとづき次の論理条件にもとづく演算を
実行して変調データとして出力する論理回路と、伝送路
を介して得られる上記変調データの立ち上がりより所定
角度遅延した受信クロックパルスを出力する受信クロン
ク発生手段と、上記受信クロックパルスにより上記変調
データをサンプリングして復調信号を出力するサンプリ
ング手段を備えたものである。
（（ＴＸＣ＋ＴＸＣＤ） ・ＴＸＤ）＋ （ＴＸＣ・
７丁丁丁・７丁丁） なお、＋は論理和 ・は論理積 −は反転 ＴＸＣは送信クロックパルス ＴＸＣＤは制御クロックパルス ＴＸＤは送信データ を示す。
７丁丁丁・７丁丁） なお、＋は論理和 ・は論理積 −は反転 ＴＸＣは送信クロックパルス ＴＸＣＤは制御クロックパルス ＴＸＤは送信データ を示す。
本発明においては、送信側でパルス幅変調するので、復
調が容易となる。また、遅延手段により送信クロックパ
ルスを所定位相角度遅延して制御クロックパルスが生成
され、この制御クロックパルスと送信クロックパルスと
送信データとから、（論理回路によりパルス幅変調され
た変調データが１ 生成され、伝送路に送信さ
れる。一方、受信側では受信クロック発生手段により上
記変調データの立ち上がりより所定角度遅延した受信ク
ロックパルスが生成され、サンプリング手段により上記
受信クロックパルスにもとづき変調データがサンプリン
グされ復調信号、すなわち送信データに対応した受信デ
ータが復調される。
調が容易となる。また、遅延手段により送信クロックパ
ルスを所定位相角度遅延して制御クロックパルスが生成
され、この制御クロックパルスと送信クロックパルスと
送信データとから、（論理回路によりパルス幅変調され
た変調データが１ 生成され、伝送路に送信さ
れる。一方、受信側では受信クロック発生手段により上
記変調データの立ち上がりより所定角度遅延した受信ク
ロックパルスが生成され、サンプリング手段により上記
受信クロックパルスにもとづき変調データがサンプリン
グされ復調信号、すなわち送信データに対応した受信デ
ータが復調される。
以下、本発明を第１図及び第２図に示す実施例にもとづ
き説明する。なお、前記従来例と同−又は相当部分には
同一符号を用いその説明は省略する。
き説明する。なお、前記従来例と同−又は相当部分には
同一符号を用いその説明は省略する。
まず、本発明の方法について第１図（ａ）〜＜ｆ）に示
すタイムチャートを用いて説明する。
すタイムチャートを用いて説明する。
同図（ｂ）に示すＴＸＣＤは送信クロックパルスＴＸＣ
の位相を９０６遅らせた制御クロックパルスであり、前
記したシリアルコントローラＬＡ又はＩＢより送信クロ
ックパルスＴＸＣに同期して送り出された送信データＴ
ＸＤは次に示す論理条件がとられる。
の位相を９０６遅らせた制御クロックパルスであり、前
記したシリアルコントローラＬＡ又はＩＢより送信クロ
ックパルスＴＸＣに同期して送り出された送信データＴ
ＸＤは次に示す論理条件がとられる。
（（ＴＸＣ＋ＴＸＣＤ）・ＴＸＤ） ＋（ＴＸＣ・Ｔ
Ｘ ＣＤ −ｍ） 上式によりパルス幅変調されたデータは伝送路（変調）
データＭＸＤ （同図（ｄ））として伝送路に送信され
る。
Ｘ ＣＤ −ｍ） 上式によりパルス幅変調されたデータは伝送路（変調）
データＭＸＤ （同図（ｄ））として伝送路に送信され
る。
一方、受信側では、上記伝送路（変調）データＭＸＤの
立ち上がりより９０°遅れて立ち上がり、一定時間後に
立ち下がる受信クロックパルスＲＸＣ（同図（ｅ））が
生成される。更に、上記伝送路（変調）データＭＸＤが
上記受信クロックパルスＲＸＣによりサンプリングされ
、復調信号すなわち受信データＲＸＤ （同図（ｆ））
が復調される。
立ち上がりより９０°遅れて立ち上がり、一定時間後に
立ち下がる受信クロックパルスＲＸＣ（同図（ｅ））が
生成される。更に、上記伝送路（変調）データＭＸＤが
上記受信クロックパルスＲＸＣによりサンプリングされ
、復調信号すなわち受信データＲＸＤ （同図（ｆ））
が復調される。
第２図は上記方法を実現する本実施例の装置の回路図で
ある。図において、１９は送信クロックパルスＴＸＣの
２倍の周波数で発振する発振器であり、この発振器１９
と１／２分周器７とにより送信クロック発生手段２０が
構成されている。
ある。図において、１９は送信クロックパルスＴＸＣの
２倍の周波数で発振する発振器であり、この発振器１９
と１／２分周器７とにより送信クロック発生手段２０が
構成されている。
２１は遅延手段としてのＤ型フリップフロップであり、
Ｄ端子に入力される送信クロックパルスＴＸＣをＴ端子
に入力される２倍の周波数のクロックパルスの立ち上が
りでトリガすることにより送信クロックパルスＴＸＣよ
り９０°位相の遅れた制御クロックパルスＴＸＣＤを出
力するものである。２２は上記式で示した論理条件を実
現する論理回路であり、送信クロックパルスＴＸＣと制
御クロックパルスＴＸＣＤとの論理和をとるＯＲ回路２
３と、このＯＲ回路２３の出力と送信データ発生手段と
してのシリアルコントローラｌＡ又はＩＢ（第４図）か
ら入力される送信データＴＸＤとの論理積をとるＡＮＤ
回路２４と、送信データＴＸＤを反転するＮＯＴ回路２
５と、上記８０７回路の出力ＴＸＤと送信クロックパル
スＴＸＣとＤ型フリップフロップ２１の反転出力ＴＸＣ
Ｄとの論理積をとるＡＮＤ回路２６、そして上記ＡＮＤ
回路２４及び２６の出力の論理和をとるＯＲ回路２７と
から構成されている。従って上記ＯＲ回路２７からは上
記論理条件を満足する如くパルス幅変調された第１図（
ｄ）に示す波形の伝送路（変調）データＭＸＤが伝送路
４に送出される。上記伝送路（変調〕データＭＸＤは第
１図に示すように送信データＴＸＤのハイレベル（１）
。
Ｄ端子に入力される送信クロックパルスＴＸＣをＴ端子
に入力される２倍の周波数のクロックパルスの立ち上が
りでトリガすることにより送信クロックパルスＴＸＣよ
り９０°位相の遅れた制御クロックパルスＴＸＣＤを出
力するものである。２２は上記式で示した論理条件を実
現する論理回路であり、送信クロックパルスＴＸＣと制
御クロックパルスＴＸＣＤとの論理和をとるＯＲ回路２
３と、このＯＲ回路２３の出力と送信データ発生手段と
してのシリアルコントローラｌＡ又はＩＢ（第４図）か
ら入力される送信データＴＸＤとの論理積をとるＡＮＤ
回路２４と、送信データＴＸＤを反転するＮＯＴ回路２
５と、上記８０７回路の出力ＴＸＤと送信クロックパル
スＴＸＣとＤ型フリップフロップ２１の反転出力ＴＸＣ
Ｄとの論理積をとるＡＮＤ回路２６、そして上記ＡＮＤ
回路２４及び２６の出力の論理和をとるＯＲ回路２７と
から構成されている。従って上記ＯＲ回路２７からは上
記論理条件を満足する如くパルス幅変調された第１図（
ｄ）に示す波形の伝送路（変調）データＭＸＤが伝送路
４に送出される。上記伝送路（変調〕データＭＸＤは第
１図に示すように送信データＴＸＤのハイレベル（１）
。
ローレベ／ＫＯ）に対応してデユーティ比がそれぞれ３
対１．１対３になるようにパルス幅変調されている。一
方受信側は、発振器２８からのクロックパルスにより動
作するシストレジスタ２９及びＤ型フリップフロップ３
０とＡＮＤ回路３１から成る受信クロック発生手段３２
とサンプリング手段としてのＤ型フリップフロップ３３
とから構成されている。伝送路４を介して入力された伝
送路（変８周）データＭＸＤはシストレジスタ２９によ
り９０°遅らされ、Ｄ型フリップフロップ３０及びＡＮ
Ｄ回路３１により立ち上がり信号が取り出される。この
立ち上がり信号がすなわち伝送路（変調）データＭＸＤ
の立ち上がりより９０°遅れた第１図（ｅ）に示す受信
クロックパルスＲＸＣ（実線Ｐ１で示す）となる。また
、伝送路（変調）データＭＸＤはＤ型フリップフロップ
３３のＤ端子に人力されており、上記受信クロックパル
スＲＸＣによりサンプリングすることにより復調された
送信データＴＸＤとして受信データＲＸＤが得られる。
対１．１対３になるようにパルス幅変調されている。一
方受信側は、発振器２８からのクロックパルスにより動
作するシストレジスタ２９及びＤ型フリップフロップ３
０とＡＮＤ回路３１から成る受信クロック発生手段３２
とサンプリング手段としてのＤ型フリップフロップ３３
とから構成されている。伝送路４を介して入力された伝
送路（変８周）データＭＸＤはシストレジスタ２９によ
り９０°遅らされ、Ｄ型フリップフロップ３０及びＡＮ
Ｄ回路３１により立ち上がり信号が取り出される。この
立ち上がり信号がすなわち伝送路（変調）データＭＸＤ
の立ち上がりより９０°遅れた第１図（ｅ）に示す受信
クロックパルスＲＸＣ（実線Ｐ１で示す）となる。また
、伝送路（変調）データＭＸＤはＤ型フリップフロップ
３３のＤ端子に人力されており、上記受信クロックパル
スＲＸＣによりサンプリングすることにより復調された
送信データＴＸＤとして受信データＲＸＤが得られる。
このように本実施例によれば、伝送路（変調）データＭ
ＸＤが送信データＴＸＤに対応してパルス幅変調されて
いるので、復調過程が上述したように簡単になり、安価
な回路構成により行なえる１第３図は本発明の他の実施
例における復調器を 。
ＸＤが送信データＴＸＤに対応してパルス幅変調されて
いるので、復調過程が上述したように簡単になり、安価
な回路構成により行なえる１第３図は本発明の他の実施
例における復調器を 。
示す回路図であり、前記実施例において受信クロツタパ
ルスＲＸＣ（第１図（ｅ）実線Ｐ１で示す）のデユーテ
ィ比が１対１でない点を改良したものである。図におい
て伝送路（変調）データＭＸＤはＤ型フリップフロップ
３４．３５及びＮＡＮＤ回路３６により立ち上がり変化
が検出され、発振 −器２８からのクロックパル
スが入力された１６分周カウンタ３７のリセット端子に
入力される。上記１６分周カウンタ３７の出力は受信ク
ロックパルスＲＸＣとなり、そのデユーティ比は第１図
（ｅ）に破線Ｐ２で示す如く１対１となる。受信データ
ＲＸＤは前記実施例同様り型フリップフロップ３３から
得られる。
ルスＲＸＣ（第１図（ｅ）実線Ｐ１で示す）のデユーテ
ィ比が１対１でない点を改良したものである。図におい
て伝送路（変調）データＭＸＤはＤ型フリップフロップ
３４．３５及びＮＡＮＤ回路３６により立ち上がり変化
が検出され、発振 −器２８からのクロックパル
スが入力された１６分周カウンタ３７のリセット端子に
入力される。上記１６分周カウンタ３７の出力は受信ク
ロックパルスＲＸＣとなり、そのデユーティ比は第１図
（ｅ）に破線Ｐ２で示す如く１対１となる。受信データ
ＲＸＤは前記実施例同様り型フリップフロップ３３から
得られる。
以上説明したように送信側においてパルス幅変調したの
で、復調が容易となり、また、所定の論理条件をとる論
理回路を設けて、送信データをパルス幅変調するように
すれば、簡単な回路構成により復調でき、低コスト化を
実現することができる。
で、復調が容易となり、また、所定の論理条件をとる論
理回路を設けて、送信データをパルス幅変調するように
すれば、簡単な回路構成により復調でき、低コスト化を
実現することができる。
第１図は本発明によるシリアル伝送変復調方法の一実施
例を示すタイムチャート、第２図は上記実施例の装置を
示す回路図、第３図は復調器の他の実施例を示す回路図
、第４図はシリアル伝送システムの一般的な構成を示す
ブロック図、第５図及び第６図は従来例の装置を示す回
路図及び方法を示すタイムチャートである。 ＩＡ、ＩＢ・・・送信データ発生手段、２ｏ・・・送信
クロック発生手段、２１・・・遅延手段、２２・・・論
理回路、３２・・・受信クロック発生手段、３３・・・
サンプリング手段、ＴＸＣ・・・送信クロックパルス、
ＴＸＣＤ・・・制御クロックパルス、ＴＸＤ・・・送信
データ、ＭＸＤ・・・変調データ、ＲＸＣ・・・受信ク
ロックパルス、ＲＸＤ・・・復調信号。 なお、図中間−又は相当部分には同一符号を用いている
。
例を示すタイムチャート、第２図は上記実施例の装置を
示す回路図、第３図は復調器の他の実施例を示す回路図
、第４図はシリアル伝送システムの一般的な構成を示す
ブロック図、第５図及び第６図は従来例の装置を示す回
路図及び方法を示すタイムチャートである。 ＩＡ、ＩＢ・・・送信データ発生手段、２ｏ・・・送信
クロック発生手段、２１・・・遅延手段、２２・・・論
理回路、３２・・・受信クロック発生手段、３３・・・
サンプリング手段、ＴＸＣ・・・送信クロックパルス、
ＴＸＣＤ・・・制御クロックパルス、ＴＸＤ・・・送信
データ、ＭＸＤ・・・変調データ、ＲＸＣ・・・受信ク
ロックパルス、ＲＸＤ・・・復調信号。 なお、図中間−又は相当部分には同一符号を用いている
。
Claims (2)
- （１）一定幅のハイレベルとローレベルの信号の組合せ
より成る送信データの上記ハイレベルとローレベルを送
信側にてパルス巾変調し、当該変調データを伝送路を介
して受信側に伝送し、受信側で上記送信データに復調す
るようにしたことを特徴とするシリアル伝送変復調方法
。 - （２）送信データ発生手段と、一定周期の送信クロック
パルスを発生する送信クロック発生手段と、この送信ク
ロック発生手段から出力される送信クロックパルスを所
定位相角度遅延して制御クロックパルスを出力する遅延
手段と、上記送信クロックパルスと制御クロックパルス
及び送信データにもとづき次の論理条件にもとづく演算
を実行して変調データとして出力する論理回路と、伝送
路を介して得られる上記変調データの立ち上がりを検出
し、この立ち上がりより所定角度遅延した受信クロック
パルスを出力する受信クロック発生手段と、上記受信ク
ロックパルスにより上記変調データをサンプリングして
復調信号を出力するサンプリング手段とを備えたことを
特徴とするシリアル伝送変復調装置。 （（ＴＸＣ＋ＴＸＣＤ）・ＴＸＤ）＋（ＴＸＣ・＠ＴＸ
ＣＤ＠−＠ＴＸＤ＠） なお、＋は論理和 ・は論理積 ￣は反転 ＴＸＣは送信クロックパルス ＴＸＣＤは制御クロックパルス ＴＸＤは送信データ を示す。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23281884A JPS61111022A (ja) | 1984-11-05 | 1984-11-05 | シリアル伝送変復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23281884A JPS61111022A (ja) | 1984-11-05 | 1984-11-05 | シリアル伝送変復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61111022A true JPS61111022A (ja) | 1986-05-29 |
| JPH0411135B2 JPH0411135B2 (ja) | 1992-02-27 |
Family
ID=16945255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23281884A Granted JPS61111022A (ja) | 1984-11-05 | 1984-11-05 | シリアル伝送変復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61111022A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4851942B2 (ja) * | 2003-12-19 | 2012-01-11 | ジェンテックス コーポレイション | シリアル通信が改善された装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58195350A (ja) * | 1982-05-10 | 1983-11-14 | Fuji Electric Co Ltd | デ−タ伝送方式 |
| JPS5913450A (ja) * | 1982-07-14 | 1984-01-24 | Fujitsu Ltd | 直列デ−タ伝送方式 |
-
1984
- 1984-11-05 JP JP23281884A patent/JPS61111022A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58195350A (ja) * | 1982-05-10 | 1983-11-14 | Fuji Electric Co Ltd | デ−タ伝送方式 |
| JPS5913450A (ja) * | 1982-07-14 | 1984-01-24 | Fujitsu Ltd | 直列デ−タ伝送方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4851942B2 (ja) * | 2003-12-19 | 2012-01-11 | ジェンテックス コーポレイション | シリアル通信が改善された装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0411135B2 (ja) | 1992-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4634987A (en) | Frequency multiplier | |
| US3474341A (en) | Frequency shift detection system | |
| JPS61111022A (ja) | シリアル伝送変復調装置 | |
| US3862363A (en) | Pulse phase double modulation system for respectively modulating the leading and trailing edges of a carrier pulse with two different information signals | |
| US3911219A (en) | Automatic frequency control for differentially coherent phase detection | |
| GB2029675A (en) | Circuit arrangement for generating sampling pulses for use in receiving stations of data transmission | |
| US5850161A (en) | Digital FM demodulator using pulse generators | |
| GB1519972A (en) | Data transmission system | |
| SU765984A1 (ru) | Демодул тор амплитудно-модулированных сигналов | |
| JPH03243033A (ja) | 送受信クロック発生回路 | |
| JPH0338115A (ja) | データ送信装置 | |
| JPH0123980B2 (ja) | ||
| JPH01309447A (ja) | 単線同期式通信方式 | |
| JPS5928750A (ja) | 復調器の切換装置 | |
| JPS5943018B2 (ja) | モデムのタイミングクロックパルスの作成装置 | |
| SU824468A1 (ru) | Устройство синхронизации | |
| JPS6390222A (ja) | 変調回路 | |
| JPS62171349A (ja) | 通信制御装置 | |
| SU681567A2 (ru) | Устройство групповой синхронизации в каналах с фазовой манипул цией | |
| JP2601667B2 (ja) | スペクトル拡散通信同期捕捉復調装置 | |
| SU780155A1 (ru) | Цифровой частотный дискриминатор | |
| JPH09149088A (ja) | Ｆｓｋ信号復調装置 | |
| JPS63209251A (ja) | Ｆｓｋ変調装置 | |
| JPH0637743A (ja) | 直列データ受信装置 | |
| JPH0311140B2 (ja) |