SU824468A1 - Устройство синхронизации - Google Patents

Устройство синхронизации Download PDF

Info

Publication number
SU824468A1
SU824468A1 SU792805811A SU2805811A SU824468A1 SU 824468 A1 SU824468 A1 SU 824468A1 SU 792805811 A SU792805811 A SU 792805811A SU 2805811 A SU2805811 A SU 2805811A SU 824468 A1 SU824468 A1 SU 824468A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
pulse
counter
signal
input
Prior art date
Application number
SU792805811A
Other languages
English (en)
Inventor
Роман Эляич Гут
Original Assignee
Предприятие П/Я А-7672
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7672 filed Critical Предприятие П/Я А-7672
Priority to SU792805811A priority Critical patent/SU824468A1/ru
Application granted granted Critical
Publication of SU824468A1 publication Critical patent/SU824468A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

(54) УСТРОЙСТВ) СИНХРОНИЗАЦИИ СИСТЕМЫ ПЕРЕ ДАНИ ДИСКРЕТНЫХ СИГНАЛОВ
I
Т1зО|бретение относвтс  к технике радиосваав и может -использоватьс  в системе передача двскретной информации, приспосабл ванкцейс  к изменени м внешних условвй путем пелеааправпенного изменени  д втехьиоств элементарнс  о сигнала, т.е. с апавтацвей по скорости.
Известно устройство синхронизации си стёмы переаачв дискретных сигналов, со оержашее последовательно соедииен1Еые фазовый двоср кшнаго);. боок коррекции, усредв ющвй блок, блок управлени  в делитель числа вмлульсов, а также генератор импульссга и формирсюатель сигнала, Ыхоа которого подключен к первому вхооу фазового дискриминатора, к второму входу которого подключен выход делител  .числа импульсов i., . Однако известное устройство обладает слишксм большим временем установлени  и низкой точностью синхронизации.
Цель изобретени  - уменьшение времени установлени  и повышение точности синхронизации.

Claims (1)

  1. Поставленна  цель достигаетс  тем, что в устройство синхронизации системы передачи дискретных сигналов, содержащее последовательно соединенные фазовый дискриминатор , блок коррекции, усредн ющий бпок, блок управлени  и делитель числа импульсов, а также генератор импульсов и фс мирсжатель сигнала, выход которого подключен к первому входу фазового дискриминатора , к второму входу которого подключен выход делител  числа импуль- cos, два к точа, триггер, реверсив1вай счетчик и последовательно соединенные счетчик импульсов н элемент срав нени , к второму входу которого подключен выход реверсивного счетчика, а выход элемента сравнени  подключен к установочным входом счетчика импульсов и триггера , к втсфому входу которого подключен выход делител  числа импульсов, при этом выход генератора импульсе подключен через первый ключ к второму входу блока управлени  и через второй ключ - к вто рому входу счетчика импульсов, а выхо824 ды триггера подключены соответственно К вторым входам первого и второго кшо чей. На чертеже изображена структурна  электрическа  схема предлагаемого устройства синхронизации системы передачи дискретных сигналов. Устройство содержит фазовый дискриминатор 1, блок 2 коррекции, усредн ющий блок 3, блок 4 управлени , делитель 5 числа импупьсов, генератор. 6 импупьсов , формирователь 7 сигнала, первый и второй ключи 8, 9, триггер 10, реверсивный счетчик 11,счетчик 12 импупьсов, элемент 13 сравнени . Устройство синхронизации системы передачи дискретных сигналов работает следующим образом. В стационарном режиме работы системы св зи на выходе делитеп  5 по вл ютс  импульсы,  вл ющиес  выходными сигнапвми всего устройства. Пусть в момент времени i.Q на выходе делител  5 по вл етс  импульс. Этот импульс поступает на фазовый дискриминатор 1, где его временное положение сравниваетс  с време1шым положением импульса, поступившего от формировател  7 сигнала. Кроме того, импульс с целител  5 поступает на триггер 10 и переводит его в еди ничное состо ние. Отпирающий сигнал.с пр мого выхода триггера 10 открывает второй ключ 9, а запирающий сигнал с инверсного выхода триггера 10 закрывает первый ключ 8. к моменту Ь о в реверсивном счетчике 11 записано число, равное п uT/ut, где й,Т величина, на которую длительность сигнала Т отличаетс  от минимальной ( , At - период следовани  им пульсов генератора 6 (Лг:1/1). Начина  с момента Ьд импульсы через открытый второй ключ 9 поступают на счетчик 12 импульсов. Счетчик 12 считает STH импупьсы до тех пор, пока число шх не сраен етс  с числом, записанным в реверсивном счетчике 11. Момент уравнивание показаний счетчика 12 и реверсивного счетчика 11, фиксируетс  элементом 13 сравнени , который импульсом со своего выхода сбрасывает счетчик 12 в нулевое состо ние и переводит триггер 1О в нулевое состо ние . При этом нулевой сигнал с пр мого выхода триггера 1О зайирает второй ключ 9, а единичный сигнал с инверсного выхо да триггера 1О отпирает первый ключ 8, и импульсы с генератора 6 через блок 4 управлени  поступают на делитель 5. Блок 4 4 управлени , в зависимости от расхождени  во времени моментов поступл ни  импульсов от делител  5 и формировател  7, по сигналу от усредн ющего блока 3 производит либо добавление, либо вычита ние определенного числа импульсов из последовательности , поступившей от генератора 6 через первый ключ 8, с целью подт гивани  момента по1шлени  импульса с выхода делител  5 к среднему значению момента по влени  сигнала с формировател  7., Таким образом, в устройстве имеетс  кольцо управлени  фазой тактовых импульсов с выхода делител  5, образованное фазовым дискриминатором 1, формирующим сигнал, соответствуюший величине расхождени  импульсов с делител  5 и формировател  7, блоком 2, усредн ющим блоком 3 и блоком 4. Вновь введенна  группа элементов (8-13) формирует добавку дТна которую длительность сигнала в насто щий момент, имеюща  место в адаптивной системе, отличаетс  от св.оего минимального значени . Изложенное выше относитс  к стационарному режиму работы системы св зи (передача с посто нной скоростью). При изменении услови  распространени  сигналов, дл  того, чтобы приспосо битьс  к этим новым услови м в устройстве прин то решение установить новую длительность сигнала Т Tj, + &Т,( так, что изменение длительности по сравнению с предыдущим значением составит Т| - Т - ДТ. - дТ и может быть как положительным, так и отрицательным. Если это приращение положительно, то на суммирующий вход реверсивного счетчика 11 подаютс  импульсы, количество которых таково, чтобы в счетчике 12 уставоввкасъ число П ;j Д.Т / ui. Если приращение отрицательно, то эти импульсы подаютс  на ш 1чита1сщнй вход реверсивного счетчика 11. Дальнейша  работа устройства протекает также как в стационарном режиме работы системы св зи. Технико-экономический эффект примененени  предлагаемого устройства синхронизации системы передачи дискретных сигналов обусловлен повышением точности синхронизации при изменени х скорости передачи. Формула изобретени  Устройство синхронизации системы передачи дискретных сигналов, сод жашее 582 последовательно соеданенные фазовый дискриминатор , блок коррекции, усредн 1г ивй бпок, бпок управлени  в делитель числа импульсов, а также генератсф импульсов в формирователь сигнала, выход кото рого подкпючЬн к первому входу фазового дискриминатора, к второму входу которого подключен выход делител  числа импупьсов , отлича ющеес  тем, что, с целью уменьшени  времени установлени  и повышени  точности синхронизации , введены два ключа, триггер, реверсив ный счетчик и последовательно соединенные счетчик импупьсов и элемент сравнени , к второму входу которого подключен выход реверсивного счетчика, а выход эпеВмд
    гМ --
    К4
    Серое
    12 8 мента сравнени  подкточен к установочным входам счетчика импульсов к тригтвг ра, к второму входу кбгорого подключен выход депитеп  числа импульсов, при 8том выход генератора импульсов подключен через первый ключ к второму входу блока управлени  в через второй ключ - к второму входу счетчика импупьсов, а выходы триггера подключены соответственно к первым входам первого и второго КЛЮЧОЁ. Источнав  внформацни, прин тые-во внимание прв сспертвзе 1. Шл поберский В. И. Основы техники передачи дискретных соо&ценвб. М., Св зь, 1973, с. 275, рис. 3-15 (прототип ). мд
SU792805811A 1979-07-25 1979-07-25 Устройство синхронизации SU824468A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792805811A SU824468A1 (ru) 1979-07-25 1979-07-25 Устройство синхронизации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792805811A SU824468A1 (ru) 1979-07-25 1979-07-25 Устройство синхронизации

Publications (1)

Publication Number Publication Date
SU824468A1 true SU824468A1 (ru) 1981-04-23

Family

ID=20844674

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792805811A SU824468A1 (ru) 1979-07-25 1979-07-25 Устройство синхронизации

Country Status (1)

Country Link
SU (1) SU824468A1 (ru)

Similar Documents

Publication Publication Date Title
GB1147028A (en) Data communication system employing an asynchronous start stop clock generator
US2866092A (en) Information processing device
GB1347928A (en) Pulse position modulation communication system
GB1373522A (en) Digital data receiver utilizing fine receiver timing and carrier phase recovery
SU824468A1 (ru) Устройство синхронизации
US4099163A (en) Method and apparatus for digital data transmission in television receiver remote control systems
US2784255A (en) Keyed frequency modulation carrier wave systems
US4196416A (en) Synchronization apparatus with variable window width and spacing at the receiver
GB1212340A (en) Transmission system comprising a transmitter and a receiver for the transmission of information in a prescribed frequency band
US3976839A (en) Telephone privacy system
US4086429A (en) Synchronizing system for use in telecommunication
GB1392546A (en) Binary data communication apparatus
GB1014358A (en) Pulse converting system
GB757612A (en) Improvements in or relating to synchronising arrangements in electric telegraph systems
US2839728A (en) Pulse code modulation system
US3241075A (en) Pulse regenerative devices
SU869074A1 (ru) Устройство тактовой синхронизации
US4996503A (en) Phase modulator circuit for encoding two binary digits per cycle of sine wave carrier
SU970717A1 (ru) Устройство тактовой синхронизации
SU801271A2 (ru) Анализатор состо ни сети обменадиСКРЕТНыМи СООбщЕНи Ми
SU1099408A1 (ru) Устройство дл формировани частотно-манипулированных сигналов
SU1387203A1 (ru) Регенератор цифрового сигнала
US3622886A (en) Synchronization system
SU1030977A1 (ru) Устройство дл радиопередачи команд
GB1223585A (en) Bit synchronisation in p.c.m. systems