SU801271A2 - Анализатор состо ни сети обменадиСКРЕТНыМи СООбщЕНи Ми - Google Patents
Анализатор состо ни сети обменадиСКРЕТНыМи СООбщЕНи Ми Download PDFInfo
- Publication number
- SU801271A2 SU801271A2 SU792749226A SU2749226A SU801271A2 SU 801271 A2 SU801271 A2 SU 801271A2 SU 792749226 A SU792749226 A SU 792749226A SU 2749226 A SU2749226 A SU 2749226A SU 801271 A2 SU801271 A2 SU 801271A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- signal
- trigger
- inputs
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
Изобретение относитс к св зи и может быть использовано при автоматическом обмене дискреткь ш сообщени ми в радиосет х, где необходимо обнаружение факта зан ти канала.
Известен анализатор состо ни сети обмена дискретными сообщени ми.
По основному авт.св. 562925 солержащий первый триггер, пр мой и инверсный выходы которого соединены с управл ющими входами соответственно первого и второго ключей/ причем выход первого-ключа подключен через третий ключ к суммирующему входу реверсивного счетчика и к входу Установка О второго триггера, пр мой и инверсный выходы которого подключены соответственно к управл ющим входам третьего и второго ключей, а выход второго ключа подключен к вычитгиощему входу реверсивного счетчика, выход которого объединен с его входом Установка исходного состо ни , причем на другие входы первого и второго к/зочей подан сигнал в виде импульсов, соответствующих фронтам принимаемых посылок двоичной информации, на счетный вход первого триггера подан сигнал удвоенной тактовой частоты, а
на вход Установка 1 второго триггера подан сигнал стробовой частоты ll.
Однако быстродействие и достоверность анализа состо ни сети обмена дискс етными сообщени ми в таком анализаторе недостаточны.
Цель изобретени - повышение достоверности и быстродействи .
Указанна цель достигаетс тем, что в анализатор состо ни сети обмена дискретными сообщени ми, содержащий первый триггер, пр мой и инверсный выходы которого соединены с управл к цими входами соответственно первого и второго ключей, причем выход первого ключа подключен через третий ключ к суммирующему входу реверсивного счетчика и к входу Установка О, второго триггера, пр мой и инверсный выходы которого подключены соответственно к управл к цим входам третьего и второго ключей, а выход второго ключа подключен к вычитающему входу реверсивного счетчика, выход которого объединен с его входом Установка исходного состо нн , причем на другие входы первого и второго ключей подан сигнал в виде импульсов, соответтвующкх фронтам принимаемых посылок воичной информации, на счетный вход ервого триггера подан сигнал удвонной тактовой частоты, а на вход Установка 1 второго триггера поан сигнал стробовой частоты, введеы элемент ИЛИ и последовательно оединенные блок обнаружени сигнала формирователь выходного сигнала, к второму и третьему входам которого подключены первый и второй выходы реверсивного счетчика, к установочному входу которого подключен первый выход формировател выходного сигнала , при этом суммирующий вход реверсивного счетчика объединен с установочным входом блока обнаружени сигнала, счетный вход которого объеинен со входом стробовых импульсов, а инверсные выходы триггеров подключены через элемент ИЛИ к управл ющему входу второго ключа. При этом формирователь выходного сигнала выполнен в виде последовательно соединенных первого элемента ИЛИ, первого триггера и второго элемента ИЛИ, к второму входу которого подключен выход второго триггера, при этом первый и второй входы первого элемента ИЛИ объединены, соответственно, со входами Установка О и Установка 1 второго триггера и вл ютс вторьвл и третьим входами формировател вы - ходных сигналов, первьм входом и пепвым выходом которого вл ютс , соответственно , входы Установка 1 и Установка О первого триггера.
На чертеже представлена структурна электрическа схема анализатора состо ни сети обмена дискретными сообщени ми.
Анализатор содержит первью и второй триггеры 1 и 2, первый и третий ключи 3 и 4, элемент 5 ИЛИ, второй ключ 6, реверсивный счетчик 7, блок 8 обнаружени сигнала и формирователь 9 выходного сигнала, кото1 лй состоит из последовательно соединенных первого элемента 10 ИЛИ первого триггера 11, второго элемента 12 ИЛИ и второго триггера 13.
Анализатор работает следуквднм образом.
На вход с приемника аппаратуры передачи данных (не показан) поступает инфо млационный сигнал в виде импульсов , соответствующих фронтам принимаемых посылок. С устройства автоматической подстройки тактовой частоты (не показано) поступают импульсы, управл ющие работой анализатора - стробовые импульсы, имеющие частоту передаваемой в канале информации и расположенные в центре каждой посылки тактовые импульсы ТИ1 и ТИ2, имеющие ту же частоту, но ТИ1 опережают, а ТИ2 запаздывают относительно идеальных значащих моментов принимаемого сигнала на величину Т4, где Т - длительность посылки, ТИ1 поступгиот на вход Установка 1, а ТИ2 - на вход Установка О первого триггера 1, стробовые импульсы , поступают на вход Установка 1 второго триггера 2.
Импульсы с первого триггера 1 поступают на первый и второй ключи
3и 6 (на ключ 6 через элемент 5
ИЛИ)с такой фазой, что первый ключ 3
.открываетс на период, соответствующий кра м тактового интервала, а второй KJB04 б - на период, соответствующий середине интервала , длительностью Т/2 каждый. Информационный сигнал через первый ключ 3 подаетс на третий ключ 4, управление которым производитс с пр мого выхода второго триггера 2, на вход Установка О которого подаетс сигнал обратной св зи с третьего ключа 4, В результате ключ 4 пропускает на свой выход только одну знакопеременную прин того сигнала за тактовый интервал если
5 она имеетс в сигнале. Остальные импульсы , присутствующие на кра х тактового интервала, коммутируютс на выход второго ключа 6, на управл ющий вход которого разрешающий сигнал подаетс с инверсного выхода второго триггера 2 через элемент 5 ИЛИ. Сигналы с выхода третьего ключа
4поступают на суммирующий вход реверсивного счетчика 7 и вход Установка О блока 8 обнаружени
S сигнала,а с выхода второго ключа б на вычитакхций вход реверсивного счетчика 7. При наличии в канале св зи полезной дискретной информации среднее количество импульсов 0 на выходе третьего ключа 4 превышает количество импульсов на выходе второго ключа 6 на определенное число, поэтому на выходе Сеть зан та реверсивного счетчика 7 по вл етс импульс, устанавливающий триггер 13 S состо ние 1, а триггер 11 через элемент 10 ИЛИ в состо ние О, в этом случае на выходе элемента 12 ИЛИ фо{ шруетс сигнал 1,
что соответствует зан тости канала
св зи.
в случае присутстви в канале св зи только шума среднее количество импульсов на выходе второго ключа 6 превыщает количество
Claims (2)
- 55 импульсов на выходе третьего клкгча 4 на определенное число, так как ключ 6 открыт большее врем , чем ключ 4, поэтому на выходе Сеть свободна реверсивного счетчика 7 по вл етс импульс, устанавливающий триггеры 11 и 13 в состо ние О. На выходе элемента 12 ИЛИ в этом, случае формируетс сигнал О, что соответствует состо нию Канал свободен. Сигнал с выхода элемента 10 HJW устанавливает в исходное состо ние реверсивный счетчик 7. При отсутствии в канале знакопеременного сигнала импульсы на выходе ключей 4 и б отсутствуют, блок 8 обнаружени сигнала не обнул етс и при накопл НИИ определенного числа стробовых импульсов сигнал с его выхода устанавливает триггер 11 в состо ние 1 В этом случае, независимо от того, в каком состо нии находитс триггер 13, на выходе элемента 12 ИЛИ форми руетс сигнал 1, что соответствуе состо нию Канал зан т. Объем реверсивного счетчика 7 и накопител в блоке 8 обнаружени сиг нала выбираетс из услови получени необходимой достоверности анализатора . Формула изобретени 1.Анализатор состо ни сети обмена дискретными сообщени ми по авт.св.№562925, отличаю щи йс тем, что, с целью повышени дос товерности и быстродействи , в него введены элемент ИЛИ и последовательно соединенны блок обнаружени сигнала и формирователь выходного сигнала ,, к второму и третьему входам которого подключены первьй и второй выходы реверсивного счетчика, к установочному входу которого подключен . первый выход формировател выходного сигнала, при этом суммирующий вход реверсивного счетчика объединен с установочным входом блока обнаружени сигнала, счетный вход которого объединен со входом стробовых импульсов, а инверсные вьисоды триггеров подключены через элемент ИЛИ к управл ющему входу второго ключа.
- 2. Анализатор по п.1, о т л ичающийс тем, что формирователь выходного сигнала выполнен в виде последовательно соединенных первого элемента ИЛИ, первого триггера и второго элемента ИЛИ, к второму входу которого подключен выход второго , триггера, при этом первый и второй входы первого элемента ИЛИ объединены, соответственно, со входами Установка О и Установка 1 второго триггера и вл ютс вторьм и третьим входами формировател выходных сигналов, первым входом и первым выходом которого вл ютс , соответственно, входы Установка 1 и Установка О первого триггера. Источники инфО1 1ации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 562925. кл. Н 04 В 3/04, 1975.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792749226A SU801271A2 (ru) | 1979-04-02 | 1979-04-02 | Анализатор состо ни сети обменадиСКРЕТНыМи СООбщЕНи Ми |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792749226A SU801271A2 (ru) | 1979-04-02 | 1979-04-02 | Анализатор состо ни сети обменадиСКРЕТНыМи СООбщЕНи Ми |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU562925 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU801271A2 true SU801271A2 (ru) | 1981-01-30 |
Family
ID=20820596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792749226A SU801271A2 (ru) | 1979-04-02 | 1979-04-02 | Анализатор состо ни сети обменадиСКРЕТНыМи СООбщЕНи Ми |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU801271A2 (ru) |
-
1979
- 1979-04-02 SU SU792749226A patent/SU801271A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1147028A (en) | Data communication system employing an asynchronous start stop clock generator | |
JPS6336589B2 (ru) | ||
GB1301206A (en) | A system of time-division multiplex transmission via communications satellites | |
SU801271A2 (ru) | Анализатор состо ни сети обменадиСКРЕТНыМи СООбщЕНи Ми | |
GB1279676A (en) | Method and apparatus for encoding asynchronous digital signals | |
US4771421A (en) | Apparatus for receiving high-speed data in packet form | |
SU886261A2 (ru) | Анализатор состо ни сети обмена дискретными сообщени ми | |
SU383218A1 (ru) | Устройство определения длительности элементарной посылки телеграфных сообщений с различными скоростями телеграфирования | |
SU743216A1 (ru) | Устройство дл контрол групповых каналов многоканальной системы передачи и приема информации с временным делением каналов | |
SU858055A1 (ru) | Устройство дл приема и передачи дискретных сигналов | |
SU1042189A1 (ru) | Устройство дл приема сигналов с импульсной модул цией | |
SU824468A1 (ru) | Устройство синхронизации | |
SU930733A1 (ru) | Устройство дл передачи и приема дискретной информации | |
SU1100743A1 (ru) | Устройство коррел ционной обработки группового сигнала | |
SU1279075A1 (ru) | Анализатор состо ни канала св зи | |
SU661396A1 (ru) | Устройство определени фазы импульса дл дискретных систем св зи | |
SU813807A1 (ru) | Устройство восстановлени дискрет-НОй иНфОРМАции | |
SU1587656A1 (ru) | Анализатор сигнала тактовой синхронизации | |
SU1084981A2 (ru) | Устройство дл обнаружени потери импульса | |
SU641671A1 (ru) | Регенератор приемника стартстопных телеграфных сигналов | |
SU841001A1 (ru) | Система телесигнализации с временнымРАздЕлЕНиЕМ СигНАлОВ | |
SU862380A1 (ru) | Устройство дл измерени скорости телеграфировани | |
SU1587655A1 (ru) | Коррел ционна система передачи и приема оптических сигналов | |
RU1837347C (ru) | Устройство дл приема данных | |
RU1786669C (ru) | Устройство дл передачи и приема дескретных сообщений |