SU1084981A2 - Устройство дл обнаружени потери импульса - Google Patents
Устройство дл обнаружени потери импульса Download PDFInfo
- Publication number
- SU1084981A2 SU1084981A2 SU823375023A SU3375023A SU1084981A2 SU 1084981 A2 SU1084981 A2 SU 1084981A2 SU 823375023 A SU823375023 A SU 823375023A SU 3375023 A SU3375023 A SU 3375023A SU 1084981 A2 SU1084981 A2 SU 1084981A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- pulse
- counter
- outputs
- inputs
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ПОТЕРИ ИМПУЛЬСА по авт. св. № 515271, отличающеес тем, что, с целью повышени оперативности контрол , в него введен счетчик импульсов , вкод которого- соединен с шиной импульсов тактовой частоты, а выходы соединены с дополнительными входами дешифратора. Н2 It 17 (Л
Description
f4i
эо
J
х
00
fS
JS Изобретение относитс к импульснон технике, а именно к устройствам контрол импульсных последовательностей . По основному авт. св. № 515271 известно устройство дл обнаружени потери импульса, содержащее триггер один из входов которого соединен с выходом второго формировател , а выходы триггера подключены к одним входам логических элементов И, вторые входы которых подключены к выходу первого формировател , выходы логических элементов И соединены с входами логического элемента ИЛИ, усилитель, две линии задержки, дополнительный триггер, счетчик искажений и дешифратор, причем одна лини задержки подключена к входу первого формировател , втора лини задержки включена между первым и вторым форм ровател ми, один вход дополнительно го триггера подключен к выходу втор го формировател , на его второй вход подан входной сигнал, а выходы допол нительного триггера соединены с соо ветствующими входами логических эле ментов И, при этом счетчик искажени и дешифратор соединены последовател но и включены меЖДу выходами логиче кого элемента ИЛИ и входом усилител 1. Однако известное устройство не обеспечивает непрерывную индикадию превышени допустимого числа искажений в течение времени контрол , что ведет к весьма длительному врем пульсной последовательности. Целью изобретени вл етс повышение оперативности контрол . Поставленна цель достигаетс тем, что в устройство дл обнару ени потери импульса, содержащее триггер, один из входов которого соединен с выходом второго формировател , а выходы триггера подключены к одним входам логических эле ментов И, вторые входы которых подключены к выходу первого формироват л , выходы логических элементов И соединень с входами логического эле мента ИЛИ, усилитель, две линии задержки , дополнительный триггер, счетчик искажений и дешифратор, при чем одна лини задержки подключена входу первого формировател , втора лини задержки включена между первы и вторым формировател ми, один вход дополнительного триггера подключен к выходу второго формировател , на его второй вход подан входной сигнал, а выходы дополнительного триггера соединены с соответствующими входами логических элементов И, при этом счетчик искажений и дешифратор соединены последовательно и включены между выходами логического элементаТШИ и входом усилител , введен счетчик импульсов , вход которого соединен с шиной импульсов тактовой частоты, а выходы соединены с дополнительными входами дешифратора. На фиг. 1 представлена электрическа структурна схема предлагаемого устройства; на фиг. 2 - структурна схема управлени порогом срабатывани дешифратора дл одного разр да . Устройство содержит линии 1 и 2 задержки, формирователи 3 и 4, триггеры 5 и 6, логические элементы И 7 и 8, логический элемент ИЛИ 9, счетчик 10 искажений, дешифратор 11, усилитель 12, счетчик 13 импульсов. При этом одни из входов триггеров 5 и 6 подсоединены к выходу второго формировател 4, выходы - к одним входам логических элементов И 7 и 8 соответственно, вторые входы которых подключены к выходу первого формировател 3, выходы логических элементов И 7 и 8 соединены с входами логического элемента ИЛИ 9, перва лини 1 задержки подключена к входу первого формировател 3, втора лини 2 задержки включена между первым 3 и вторым 4 формировател ми, счетчик 10 искажений и дешифратор 11 соединены последовательно и включены между выходом логического элемента ИЛИ 9 и входом усилител 12, счетный вход счетчика 13 импульсов подключен к шине импульсов тактовой частоты, котора подключена к входу первой линии 1 задержки, а выходы счетчика 13 соединены с дополнительными входами дешифратора 11, при этом Второй вход триггера 5 подсоединен к шине контролируемой, а второй вход триггера 6 - к щине эталонных импульсных последовательностей. Устройство работает следуклцим образом . Контролируемую импульсную последовательность подают на вход 14, а эталонную импульсную последовательность , с которой сравнивают контролируемую , подают на вход 15. Оба триггера 5 и 6 устанавливаютс в исходное состо ние импульсами тактовой частоты, поступающими на вход 16, и через линии 1 и 2 задержки и формирователи 3 и 4 на входы тригг ров 5 и 6. Импульсы тактовой частот синхронны и синфазны с импульсами эталонной последовательности. Минимальное врем между импульсами такТОБОЙ частоты на входах триггеров и импульсами контролируемой последовательности зависит от быстродействи тpи гepoв, максимальное врем от тактовой частоты контролируемой последовательности. Врем подачи эталонной последовательности ограни чено только импульсами на входах триггеров и импульсами тактовой час тоты, подаваемыми на входы элементо И 7 и 8,на вход линии 2 задержки. Таким образом, импульсы контроли руемой последовательности могут подаватьс до импульсов эталонной пос Ледовательности, совпадать с ними или отставать от них, но не выходит за пределы разрешенного интервала времени, определ емого временем подачи импульсов тактовой частоты на входы триггеров 5 и 6 и временем выдачи импульсов с формировател 3. Через некоторое врем , определ емое линией 1 задержки после подачи импульсов последовательностей на вход элементов И 7 и 8, подаетс импульс задержанной тактовой частоты. При по влении ложного импульса в контролируемой последовательности элемент И 7 откроетс потенциалом с пр мого выхода триггера 5 и импульс тактовой частоты пройдет через нее, через элемент ИЛИ 9 на вход счетчика 10 искажений. Счетчик 10 искажений сосчитает этот импульс. При потере импульса в контролируемой последовательности, триггер 6 установитс импульсами эталонной последовательности в такое состо ни что его потенциал с пр мого выхода откроет элемент И 8, импульс тактовой частоты проходит через него, через элемент ИЛИ 9 на вход счетчика 10 искажений. Счетчик 10 искажений сосчитает этот импульс. При отсутствии импульсов и в контролируе мой последовательности, и в эталонн последовательности, а также при наличии импульсов одновременно в обоих последовательност х, элементы И 7 и 8 закрыты и на их выходах импульсов не имеетс . Задавшись допустимой веро тностью искажений в контролируемой последовательности и временем контрол , можно подсчитать допустимое число искажений. Исход из этого, выходы счетчика 10 искажений подсоедин ютс к дешифратору 11, который выдает сигнал при превышении допустимого числа искажений . Этот сигнал через усилитель 12 BbifiaercH на индикаторную лампочку 17, Дл обеспечени непрерывной индикации превышени допустимого числа искажений в течение всего времени контрол со входа 16 импульсы тактовой частоты подаютс на счетчик 13 импульсов, выходы которого подсоедин ютс к дешифратору 11 и измен ют порог его срабатывани пропорционально времени контрол . Поскольку количество искажений также пропорционально времени контрол , срабатывание дешифратора произойдет в любой момент времени контрол , как только количество искажений превысит текущее допустимое значение. Введение переменного порога срабатывани дешифратора значительно сокращает врем контрол аппаратуры, особенно в системах с низкими тактовыми частотами и в системах с низкой веро тностью искажений. Кроме того, при искажени х, превьш1ающих допустимые , что особенно про вл етс при неисправност х в системах приема информации , устройство с переменным порогом вьщаст сигнал превьшгени значительно раньше, что ускорит прин тие мер к устранению неисправности. Этим значительно сокращаетс врем пребывани системы в состо ние Неисправно. На вход 18 элемента И 19 подаетс сигнал с пр мого выхода одного из разр дов счетчика искажений, а на вход 20 элемента И 19 подаетс сигнал с пр мого выхода одного из разр дов счетчика импульсов. На входы 21 и 22 элемента И 23 подаютс соответственно сигналы с обратных выходов тех же разр дов счетчика искажений и счетчика импульсов. С выходов элементов И 19 и 23 сигналы подаютс на входы элемента ИЛИ 24, а с выхода элемента ИЛИ 24 на вход элемента И 25. 10 На вход 26 элемента.И 25 подаетс результат сравнени п-го разр да счетчика 10 искажений и n+k-ro разр да счетчика 13 импульсов. Величина k может иметь значение от О до т. При числе на счетчике 10 искажений , равном числу на счетчике 13 импульсов, происходит срабатывание |злемента И 19 или элемента И 23 во всех сравниваемых разр дах, на выходе элемента ИЛИ 24 по всем разр дам по вл етс сигнал и элемент И 25 сработает. Введение дополнительных элементов позвол ет проводить непрерывную индикацию числа искажений в течение всего времени контрол , что повышает оперативность контрол , например, при использовании предлагаемого устройства в системе импульсной св зи, на 10-15% повышает веро т-г ность своевременного обнаружени ошибки в передаваемой информации.
18
« оие
19
20
2Г 22
23
Фиг. 2
25
Claims (1)
- УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ПОТЕРИ ИМПУЛЬСА по авт. св. № 515271, отличающееся тем, что, с целью повышения оперативности контроля, в него введен счетчик импульсов, вход которого- соединен с шиной импульсов тактовой частоты, а выходы соединены с дополнительными входами дешифратора.фм 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823375023A SU1084981A2 (ru) | 1982-01-04 | 1982-01-04 | Устройство дл обнаружени потери импульса |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823375023A SU1084981A2 (ru) | 1982-01-04 | 1982-01-04 | Устройство дл обнаружени потери импульса |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU515271 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1084981A2 true SU1084981A2 (ru) | 1984-04-07 |
Family
ID=20989917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823375023A SU1084981A2 (ru) | 1982-01-04 | 1982-01-04 | Устройство дл обнаружени потери импульса |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1084981A2 (ru) |
-
1982
- 1982-01-04 SU SU823375023A patent/SU1084981A2/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 515271, кл. Н 03 К 5/15, 1974. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3876833A (en) | Receiver for synchronous data signals, including a detector for detecting transmission speed changes | |
SU1084981A2 (ru) | Устройство дл обнаружени потери импульса | |
US3996523A (en) | Data word start detector | |
SU1158968A1 (ru) | Устройство дл коррекции сигналов времени | |
SU1262405A1 (ru) | Устройство дл измерени отношени частот последовательностей импульсов | |
SU1062757A1 (ru) | Устройство дл передачи и контрол сигналов | |
SU657614A1 (ru) | Устройство дл контрол двоичного счетчика | |
GB983185A (en) | Pulse code signalling system | |
SU1005285A2 (ru) | Устройство дл умножени частоты следовани периодических импульсов | |
SU1038945A1 (ru) | Многоканальное приоритетное устройство | |
SU1283980A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU427458A1 (ru) | Регенератор двоичных символов | |
SU1283785A1 (ru) | Устройство дл моделировани канала передачи дискретной информации | |
SU839060A1 (ru) | Устройство дл контрол -разр д-НОгО СчЕТчиКА | |
RU2006955C1 (ru) | Система дистанционного управления объектами | |
SU383218A1 (ru) | Устройство определения длительности элементарной посылки телеграфных сообщений с различными скоростями телеграфирования | |
SU1338093A1 (ru) | Устройство слежени за задержкой кодовой последовательности | |
SU930687A1 (ru) | Мажоритарно-резервированный делитель частоты следовани импульсов | |
SU1274126A1 (ru) | Управл емый генератор импульсных последовательностей | |
SU1051557A1 (ru) | Устройство дл передачи цифровой информации | |
SU1713104A1 (ru) | Преобразователь двоичного кода в число-импульсный код | |
SU1665526A1 (ru) | Устройство дл приема дискретной информации | |
SU1177920A1 (ru) | Устройство дл измерени коэффициента ошибок в цифровых системах передачи | |
SU1080182A2 (ru) | Устройство дл приема последовательных кодов | |
SU815922A1 (ru) | Управл емый делитель частотыСлЕдОВАНи иМпульСОВ |