Изобретение относитс к области передачи дискретных сообщений и може быть использовано дл обеспечени по элементного фазировани приемной части систем передачи. Известно устройство тактовой синх ронизации, содержащее задающий генератор и блок усреднени , а также последовательно соединенные блок управ лени , делитель частоты и фазовый дискриминатор, к второму входу которого подключен выход формировател синхросигнала. Однако известное устройство харак теризуетс большим временем фазирова ни и малой помехоустойчивостью по-., элементного фазировани . Цель изобретени - уменьшение вре мени фазировани и повышение помехоустойчивости . Указанна цель достигаетс тем, что в известное устройство тактовой синхронизации, содержащее задающий генератор и блок усреднени , а также последовательно соединенные блок управлени , делитель частоты и фазовый дискриминатор, к второму входу которого подключен выход формировател синхросигнала, введены блок счетных триггеров, два блока элементов совпадени и дешифратор, ко входам которого подключены выходы делител .частоты , а выходы дешифратора подключены к первым входам блоков элементов-совпадени , к вторым |ВхЬдам. которых , подключены соответственно первый и второй выходы фазового дискриминатора , при этом выходы первого и второго блоков элементов совпадени подключены соответственно к первой и второй группам входов блока усреднени , выходы разр дов которого подключены соответственно к .суммИруюшйм и исключающим входам блока управлени , к тактовым входам которого подключены выходы блока счетных триггеров, а выхо39 ды блока управлени подключены ко входам блока счетных триггеров. На чертеже приведена структурна элек.тричеека схема устройства. Устройство тактовой синхронизации содержит формирователь 1 синхросигнала , фазовый дискриминатор 2, задаю щий генератор 3, делитель Л частоты, дешифратор 5, блоки 6 и 7 элементов совпадени , блок 8 усреднени , блок 9 счетных триггеров, блок 10 управле ни . Устройство работает следующим образом . С выхода задающего генератора 3 импульсы с периодом повторени через последовательно включенные чередующиес блоки добавлени и исключени импульсов (вход щие в состав бло ка 10 управлени ) и счетные триггеры блока 9 -счетных триггеров (где импул сы подвергаютс делению) поступают на вход делител k частоты (его коэф фициент делени составл ет 2т), на первом выходе котор6го формируетс тактовый меандр, частота, следовани которого близка к частоте телеграфировани (скорости дискретной модул ции ) принимаемых элементов, сообщени , поступающих на вход формировател 1 синхросигнала. .Формирователь 1 синхросигнала выдел ет значащие элементы (фронты) принимаемых элемен тов сообщени , которые поступают на второй вход фазового дискриминатора 2. фазовый дискриминатор 2 осуществл ет сравнение фазы принимаемых элементов сообщени с фазой тактового меандра (поступающего на его первый вход) и в случае их несовпадени на его выходах по каждому из фронтов мируетс соответствующий корректирую щий импульс. Импульс добавлени форм руетс на первом выходе фазового дис риминатора 2 в случае отставани фаз тактовых импульсов по отношению к принимаемым элементам сообщени , импульс вычитани - на втором выходе фазового дискриминатора 2 в случае опережени фазы тактовых импульсов. Корректирующие импульсы добавлени и вычитани поступают соответственно на вторые входы блоков 6 и 7 элементов совпадени . Дешифратор 5, анализиру состо ние делител частоты на основе импульсов, поступающих с выхода делител k частоты, формирует на выходах тактовые импульсы, обеспе 4 чивающие разделение во времени на m частей как нулевого (зона импульсов вычитани , т.е. зона опережени ), так и единичного (зона импульсов добавлени , т.е. зона отставани ) уровней напр жени тактового меандра. Импульсы, формируемые на выходах дешиф.ратора , воздействуют на первые входы блоков 6 и 7 элементов совпадени , вследствие чего обеспечиваетс временна прив зка корректирующих импульсов импульсы добавлени поступают на второй вход первого блока элементов совпадени , а импульсы вычитани - на второй вход второго блока элементов совпадени ) к номеру соответствующей зоны отставани или оперен ени . Например , в случае отставани фазы тактовых импульсов от принимаемых элементов сообщени на малую величину корректирующий импульс добавлени попадает по времени в первую из m зон отставани , вследствие чего выходной импульс формируетс на первом из m выходов первого блока 6 элементов совпадени , в случае несколько большего рассогласовани фаз импульс формируетс на втором из выходов и т.д. Каждый из реверсивных счетчиков блока 8 усреднени осуществл ет усрбднение (если число корректирующих импульсов, например, добавление поступающих на суммирующий вход каждого из реверсивных счетчиков превысит число импульсов -вычитани , поступающих на его вычитающий вход, на величину, равную коэффициенту пересчета данного реверсивного счетчика, то на выходе разр да добавлени данного реверсивного счетчика формируетс выходной корректирующий кмпульс добавлени ; дл обратного соотношени входных импульсов на выходе разр да вычитани формируетс выходной корректирующий импульс вычитани ) корректирующих импульсов добавлени и вычитани , принадлежащих по времени к определенному номеру (одному из т) зон отставани и опережени . Первый из -реверсивных счетчиков блока 8 усреднени осуществл ет усреднение входных импульсов, поступающих на первые из m выходов блоков 6 и 7 элементов совпадени , а его выходные импульсы формируютс на первых из m выходов блока 8 усреднени и т.д. При этом коэффициент пересчета (емкость) разных реверсивных счетчиков имеют разную величину. Выходные корректирующие импульсы добавлени и вычитани по каждой из m зон опережени и вычитани воздействуют на первые и вто рые группы входов соответствующих m блоков добавлени и вычитани блока 10 управлени , вследствие чего измен етс число импульсов, подвергаемых делениюв (т-1) счетных триггерах блока 9 счетных триггеров. Формирова ние корректирующего импульса добавлени на первом из m выходов эквивалентно поступлению с выхода задающего генератора.3 одного добавочного импульса, формирование импульса на втором из m выходов эквивалентно поступлению двух добавочных импульсо на третьем выходе четырех добавочных импульсов и т.д. Другими словами, ра ные корректирующие импульсы имеют разный удельный вес, т.е. вызывают разное по величине смещение частоты и фазы импульсов, формируемых на пер вом выходе блока 10 управлени , а следовательно, и разную по величине корректировку частоты и фазы тактово го меандра, формируемого на выходе устройства (первом выходе .делителе частоты). Аналогичным образом (но в сторону увеличени не частоты, а периода следовани импульсов) вли ет и поступление корректрирующих импуль сов вычитани на вторые входы блока 10 управлени . Конечным результатом работы устройства вл етс формирование на выходе устройства тактового меандра синхронного и синфазного принимаемым элементам сообщени , поступающим на вход устройства. Таким образом, предлагаемое устрой ство обеспечивает уменьшение времени фазировани и повышение точности и помехоустойчивости, что обусловлено введением зависимости величины и инерционности корректирующего воздействи от величины расслогласовани фазы принимаемых элементов сообщени :с фазой выходных тактовых импульсов, достигаемой вследствие разбиени фор (мируемого тактового меандра на m зон опережени на m зон отставани и введени по каждой из m зон разных (независимых от других зон) коэффициентов усреднени корректирующих импульсов и разных по величине шагов дискретизации подстройки частоты (величин корректирующих воздействий фазы, приход щих на один добавленный или исключенный корректирующий импульс) . Формула изобретени Устройство тактовой синхронизации, содержащее задающий генератор и блок усреднени , а также последовательно соединенные блок управлени , делитель частоты и фазовый дискриминатор, к второму входу которого подключен выход формировател синхросигнала, о тличающеес тем, что, с целью уменьшени времени фазировани и повышени помехоустойчивости, введены блок счетных триггеров, два блока элементов совпадени и дешифратор, к входам которого подключены выходы делител частоты, а выходы дешифратора подключены-к первым входам блоков элементов совпадени , к вторым входам которых подключены соответственно первый и второй выходы фазового дискриминатора , при этом выходы первого и второго блоков элементов совпадени подключены соответственно к первой и второй группам входов блока усреднени , выходы разр дов которого подключены соответственно к суммирующим и исключающим входам блока управлени , к тактовым входам которого подключены выходы блока счетных триггеров , а выходы блока управлени подключены к входам блока счетных триггеров . Источники информации, прин тые во внимание при экспертизе 1, Гуров В .С . и др. Передача дискретной информации и телеграфи . М., Св зь, 197+, с. 133-137, рис. 6.9 (прототип).
Т
г
7
-/14 . . ./j
IE
7V7V
Ж
/V
mJ