SU932646A1 - Устройство дл приема частотно-манипулированных сигналов - Google Patents

Description

1

Изобретение относитс  к технике ередачи дискретных сообщений по проводам и радиоканалам преимущест енно Иа низкой несущей или поднесущей частоте.

Известно устройство дл  приема частотно-манипулированных си гналов, содержащее блок формировани  синхронных сигналов и демодул тор, в котором дл  исключени  обратной работы использована начальна  установка фазы синхронных сигналов СО.

Однако необходимость начальной установки фазы существенно, ограничивает возможные области применени  устройства.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  приема частотно-манипулированных сигналов, содержащее детектор, первый вход которого соединен с выходом первого интегратора, к первому входу которого подключен выход перемножител I первый вход ко торого соединен с выходом усилител  ограничител  и входом удвоител  частоты , выход которого через блок фазовой автоподстройки частоты подключен к входу делител  частоты, выход которого соединен с входом формировател  импульсов t 23.

Однако это устройство имеет низкую помехоустойчивость.

Цель изобретени  - повышение по10 мехоустойчивости.

Указанна  цель достигаетс  тем, что в устройство дл  приема частотно-манипулированных сигналов, содержа щее детектор, первый вход которого

15 соединен с выходом первого интегратора , к первому входу которого подключен выход перемножител , первый вход которого соединен с выходом усилител -ограничител  и с входрм удвоител 

Claims (2)

1. 20 частотыj выход которого через блок фазовой автоподстройки частоты подключен к входу делител  частоты, выход которого соединен с входом форми39 ровател  импульсов, введены счетчики , ключи, второй интегратор, блок пам ти и коммутатор, первый вход которого соединен с первым входом первого ключа, с первым входом первого счетчика и с первым выходом фор мировател  импульсов, второй выход которого соединен с первым входом второго счетчика,с первым входом второго ключа и с вторым вхоДом коммутатора , к третьему входу которого подключен выход блока пам ти, входы которого соединены с выходами второго интегратора, к входам которого подключены выходы первого и второго ключей, вторые входы которых соедине ны соответственно с выходами первого и второго счетчиков, вторые входы которых соединены с выходом усилител -ограничител , причем выход коммутатора подключен к вторым входам перемножител , первого интегратора и детектора, - На чертеже представлена структурна  схема предложенного устройства. Устройство дл  приема частотно-ма нипулированных сигналов содержит блок 1 формировани  синхронных сигналов , состо щий из удвоител  2 частоты , блока 3 фазовой автоподстройки частоты, делител  k частоты и фор мировател  5 импульсов, блок 6 пам ти , коммутатор 7, два ключа 8 и 9 усилитель-ограничитель 10, демоду | тор 11, состо щий из перемножител  12, первого интегратора 13 и дете тора И, второй интегратор 15, первый и второй счетчики 1б и 17 каждый из которых состоит из элемента И 18 и двоичного счетчика 19. Устройство работает следующим образом. Принимаемый сигнал с минимальной частотной манипул цией через усилитель-ограничитель 10 поступает на входы перемножител  12, удвоител  2 частоты и на первые входы элементов И 18 первого и второго счетчиков 16 и 17. БЛОК 3 фазовой автопод ройки частоты работает на удвоенной верхней характеристической частоте. На выходе делител  k частоты на два сигнала верхней характеристической частоты, равной тактовой частоте си нала, имеет неопределенность фазы . С выхода формировател  5 два установочных импульсных сигнала с альтернативными значени ми фазы поступают на установочные входы соо ветствующих двоичных счетчиков 19 и импульсные входы обоих ключей 8 и 9, Предположим, что установочный импульсный сигнал поступает на двоичный счетчик 19 первого счетчика 16 и ключ 8, а другой сигнал - на двои .мный счетчик второго счетчика 17 и ключ 9. Очередной установочный импульс устанавливает двоичные счетчики 19 в состо ние, определ емое логической единицей на выходе предпоследнего разр да и логическими нул ми на выходах остальных т-1 разр дов . На второй вход соответствующего элемента И поступают счетные импульсы , частота следовани  которых в 2 m раза выше тактовой частоты сигнала . Поскольку на первый вход элемента И поступают импульсы принимаемого сигнала, то при положительной его пол рности счетные импульсы проход т на двоичные счетчики, 19 а при отри цательной - не проход т. Таким образом, к моменту прихода очередного установочного импульса сигнал на выходе последнего разр да двоичного счетчика 19 определ етс  разностью временных интервалов положительной и отрицательной пол рности принимаемого сигнала от момента поступлени  предыдущего установочного импульса. Если эта разность превышает половину тактового интервала, что выполн етс  дл  некоторых тактовых интервалов в двоичйом счетчике 19 второго счетчика 17, то на выходе последнего разр да двоичного счетчика формируетс  сигнал, разрешающий прохождение через соответствующий ключ (в нашем случае ключ-9) очерёдного установочного импульса. После статистического усреднени  во втором интеграторе 15 происходит установка блока 6 пам ти в состо ние, определ ющее коммутацию на выход коммутатора 7 синхронных сигналов с правильным значением фазы. В качестве перемножител  12 может быть использован логический элемент исключающее ИЛИ . Интегрирование результата перемножени  производитс  на интервале от минус 0,5 Т до 0,5 Т, где Т длительность тактового интервала. В конце периода интегрировани  производитс  опрос первого интегратора 13 детектором 1 знака с пам тью и разр д первого интегратора 13Таким образом, предложенное устройство по сравнению с известным обе . печивает возможность передачи диск;ретных сообщений с помощью сигналов с мини мальной частотной манипул цией без применени  относительного кодировайи  сообщений, при этом достигаетс  более высока  помехоустойчивость и возможность применени  помехоустойчивого кодировани . Формула изобретени  Устройство дл  приема частотноманипулированных сигналов, содержащее детектор, первый вход которого соединен с выходом первого интеграто ра, к первому входу которого подключен выход перемножител , первый вход которого соединен с выходом усилител -ограничител  и с входом удвоител  частоты, выход которого через блок фазовой автоподстройки частоты подключен к входу делител  частоты,выход которого соединен с входом формирова ,. тел  импуу1ьсов, отличающеес  тем, что, с целью повышени  поме 4б хоустойчивости в него введены счетчики , ключи, второй интегратор, блок пам ти и коммутатор, первый вход которого соединен с первым входом первого ключа, с первым входом первого счетчика и с первым выходом формировател  импульсов, второй выход которого соединен с первым входом второго счетчика , с первым входом второго ключа и с вторым входом коммутатора, к третьему входу которого подключен выход блока пам ти, входы которого соединены с выходами второго интегратора, к входам которого подключены выходы первого и второго ключей, вторые входы которых соединены соответственно с выходами первого и второго сметчика, вторые входы которых соединены с выходом усилител -ограничител , причем выход коммутатора подключен к вторым входам перемножител , первого интегратора и детектора. Источники информации, прин тые во внимание при экспертизе 1.Патент США 2977417, кл. 178/51, 1961.
2. 2.Патент США , кл. 178/88, 1973 (протйтип).