SU965005A2 - Устройство тактовой синхронизации - Google Patents

Устройство тактовой синхронизации Download PDF

Info

Publication number
SU965005A2
SU965005A2 SU802974443A SU2974443A SU965005A2 SU 965005 A2 SU965005 A2 SU 965005A2 SU 802974443 A SU802974443 A SU 802974443A SU 2974443 A SU2974443 A SU 2974443A SU 965005 A2 SU965005 A2 SU 965005A2
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
block
outputs
averaging
counter
Prior art date
Application number
SU802974443A
Other languages
English (en)
Inventor
Григорий Кузьмич Болотин
Алексей Васильевич Уманец
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU802974443A priority Critical patent/SU965005A2/ru
Application granted granted Critical
Publication of SU965005A2 publication Critical patent/SU965005A2/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

(54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЩ1И
Изобретение относитс  к передаче дискретных сообщений и может быть испол Ё: зовано дл  обеспечени  тактовой синхронизации приемной части аппаратуры. По основному авт.св. № 599370 известно устройство тактовой синхронизации , содержащее последовательно соединенные генератор импульсов , блок управлени , делитель частоты и последовательно соединенные формирователь синхроимпульсов, фазовый дискриминатор/ другой вход которого . соединен с выходом делител  час тоты, а также блок усреднени , дешиф ратор, входы которого соединены с другими выходами делител  частоты,и блок защиты сигнала от дроблений, со ответствующие входы которого соединены с выходами фазового дискриминатора и дешифратора, а выходы с входа ми блока усреднени  fl}. Однако данному устройству присущи невысока  точность и значительное врем  фазировани , обуславливающие недостаточную помез оустойчивость. Также пред  вл ютс  высокие требовани  к стабильности частоты генераторов импульсов передающей и приемной частей аппаратуры. Цель изобретени  - повышение точности синхронизации. Поставленна  цель достигаетс  тем, 4to в устройство тактовой синхронизации введены последовательно соединенные первый счетчик и блок сравнени , второй счетчик, выходы которого подключены к другим входам блока сравнени , и блок выбора коэффициента усреднени , при этом выходы фазового дискриминатора подключены к входам первого счетчика, выходы Щлока защиты сигнала от дроблений - к входам второго счетчикаt а выходы блока усреднени  - к другим входам блока выбора коэффициента усреднени , выходы которого подключены к соответствующим входам блока управлени , причем дополнительный выход дешифратора подключен к управл ющим входам первого и второго счетчикови блока сравнени . На чертеже изображена структурна  схема устройства.. Устройство тактовой синхронизации содержит генератор 1 импульсов, блок 2 управлени , делитель 3 частоты, формирователь 4синхроимпульсов, фазовый дискриминатор 5, блок 6 защиты сигнала QT дроблений, блок 7 усреднени , дешифратор 8, счетчики 9 и 10, блок 11 сравнени , и блок 12 выбора коэффициента усреднени .,Устройство тактовой синхронизаци работает следующим образом. Генератор импульсов 1 формирует импульсы высокой частоты, вследстви чего на выходе делител  3 частоты формируетс  меандр частоты следовани , близкой к скорости телеграфиро вани  принимаемых элементов сообщени . При этом на первом и втором выходах дешифратора8 формируютс  импульсные последовательности сигналов малой скважности, период следовани  которых равен соответственн длительности принимаемых элементов сообщени  и выбранному промежутку времени дл  измерени  степени искажени  принимаемых элементов сообщений . Одновременно с этим на вход формировател  4 синхроимпульсов поступают принимаемые элементы сообщени , а сего выхода выделенные из переходов напр жени  входного сн нала фронты поступают на первый вхо фазового дискриминатора 5, который осуществл ет сравнение фаз принимае мых элементов сообщени  с фазой так тового меандра, поступающего с выхо да делител  3 частоты, и в случае их несовпадени  (в том числе ив случа когда несовпадение йызвано действием помех на элементы сообщени  в ка нале св зи) формирует корректирующие импульсы -добавлени  или вычитани , которые поступают через блок 6 защиты сигнала от дроблений на вход блока 7 усреднени . При любом числе кор ректирующих импульсов, поступивших ffe входы блока б в течение такта, на его выходах возникает не более одного корректирующего импульса, причем только на одном из выходов формирует С только импульс добавлени  или только импульс вычитани , что обеспечивает повышение помехоустойчивости фазировани . Блок 7 усреднени  уменьшает число корректирующих импульсов добавлени  и вычитани , -поступающих на блок 12, что приводит к уменьшениюполосы синхронизации и ослаблению действи  помех на фазу выходного тактового колебани  делител  3 частоты (несмотр  на наличие блока б защиты ложные корректирующие импульсы проход т на вход блока усреднени  7, например в случа х поражени  дробленилми краев посылок, в случа х поражени  дроблени ми двойных , тройных и т.д. посылок и в тому подобных случа х). Усредненные корректирующие импуль сы поступают на суммирующий (первый) или 11сключающий (второй) входы блока 2 управлени , вследствие чего производитс  подстройка фазы и частоты следова 1и  тактового меандра на выходе делител  3 частоты. Лвтоматичес кое изменение коэффициента усреднени  корректирующих импульсов в зависимости от уровн  помех в канале св зи осуществл етс  блоком 11 сравнени , который управл ет коммутацией суммирующего и исключающего входов блока 2 управлени  с выходами соответствующих разр дов добавлени  и вычитани  блока 7 усреднени . За период следовани  сигналов со второго выхода дешифратора 8 счетчики 9 и 10 осуществл ют подсчет корректирующих импульсов , поступивших соответственно на входы блока 6 и входы блока 7 усреднени .Разность показаний счетчика за врем  между поступлени ми импульсов на их сбросовые входы со второго выхода дешифратора 8, определ ема  блоком .11 сравнени  в момент поступлени  импульса на его тактовый вход, характеризует уровень помех в канале св зи. При низком уровне помех в канале св зи, когда разность показаний счетчиков 9 и 10 стремитс  к нулю , разрешающий уровень напр жени  формируетс  на одной из первых шин группы выходов блока 11 сравнени , следствие чего блоком 12 осуществл етс  .соединение входов блока 2 управлени  - с выходами одних из первых разр дов добавлени  и вычитани  блока. 7 усреднени , т.е. устанавл;иваетс  малый коэффициент усреднени  корректирующих импульсов, что пциводит к повышению точности (так как увеличиваетс  частота воздействи ) и быстродействи  фазировани  и расширению полосы синхронизации без снижени  помехоустойчивости фазировани . При высоком уровне помех в канале св зи, когда разность показаний счетчиков 9 и 10 велика, блоком 12 устанавливаетс  соединение входов блока 2 управлени  с выходами одних из последних разр дов блока 7 усреднени , т.е. устанавливаетс  максимальный коэффициент усреднени  корректирующих импульсов , что повЕлшает помехозащищенность фазировани , -так как в этом случае высока веро тность прохождени  на вход блока 7 усреднени  ложных к9Рректирую1ЦЙх импульсов. Устройство тактовой синхронизации обеспечивает в сравнении с известным повышение помехоустойчивости и быстродействи  фазировани  аппаратуры, снижение требований к стабильности частоты генераторов импульсов передающей и приемной частей аппаратуры и уменьшение времени их несинхронной работы. формула изобретени  Устройство тактовой синхронизации по авт.св. № 599370, о т л и ч а ю щ е е с   тем, что, с целью повышени  точности синхронизации, введены последовательно, соединенние первый счетчик и блок сравнени , второй счетчик, выходы которого подключены к другим входам блока сравнени , и блок выбора коэффициента усреднени , при этом выходы фазового дискриминатора подключены к входам первого счетчика, выходы блока защиты сигнала от дроблений - к входам второго счетчика, а выходы блока усреднени  - к другим
входам блока выбора коэффициента усре цнени , выходы которого подключены к соответствующим входам блока управлени , причем дополнительный выход дешифратора подключен к управл ющим входам первого и второго счетчиков и блока сравнени .
Источники информации, прин тые во внимание при экспертизе
1. Авторское свидетельство СССР 599370, кл. Н-04 L 7/08, 1976 (прототип ) .

Claims (1)

  1. Формула изобретения
    Устройство тактовой синхронизации по авт.св. № 599370, отличаю5 щ е е с я тем, что, с целью повышения точности синхронизации, введены последовательно.соединенные первый счетчик и блок сравнения, второй счетчик, выходы которого подключены к другим входам блока сравнения, и блок 5 выбора коэффициента усреднения, при этом выходы фазового дискриминатора подключены к входам первого счетчика, выходы блока защиты сигнала от дроблений - к входам второго счетчика, а выходы блока усреднения - к другим входам блока выбора коэффициента усреднения, выходы которого подключены к соответствующим входам блока уп· равнения, причем дополнительный выход дешифратора подключен к управляющим входам первого и второго счет-. чиков и блока сравнения.
SU802974443A 1980-08-20 1980-08-20 Устройство тактовой синхронизации SU965005A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802974443A SU965005A2 (ru) 1980-08-20 1980-08-20 Устройство тактовой синхронизации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802974443A SU965005A2 (ru) 1980-08-20 1980-08-20 Устройство тактовой синхронизации

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU599370 Addition

Publications (1)

Publication Number Publication Date
SU965005A2 true SU965005A2 (ru) 1982-10-07

Family

ID=20914994

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802974443A SU965005A2 (ru) 1980-08-20 1980-08-20 Устройство тактовой синхронизации

Country Status (1)

Country Link
SU (1) SU965005A2 (ru)

Similar Documents

Publication Publication Date Title
US4131856A (en) Electrical synchronizing circuits
US3597539A (en) Frame synchronization system
EP0740423B1 (en) Digital phase-locked loop
US4206414A (en) Electrical synchronizing circuits
SU965005A2 (ru) Устройство тактовой синхронизации
US4313107A (en) Tone signal detectors
US3594719A (en) System of controlling traffic signals
KR20010049862A (ko) 디지털 보호 계전기
GB1193477A (en) Improvements in or relating to Timing Information Recovery Circuits
EP0490178A1 (en) Lock detector for a digital phase locked loop
GB1031687A (en) A synchronising signal detector
SU938419A1 (ru) Устройство тактовой синхронизации
SU970717A1 (ru) Устройство тактовой синхронизации
US3820051A (en) Adaptive threshold circuit employing nand gates interconnecting flip-flop circuit
SU856028A2 (ru) Устройство синхронизации с дискретным управлением
SU758547A2 (ru) Устройство синхронизации с дискретным управлением
SU1073895A2 (ru) Устройство тактовой синхронизации
JPH0157539B2 (ru)
SU928665A1 (ru) Устройство поэлементного фазировани
RU1786659C (ru) Устройство восстановлени несущей фазоманипулированного сигнала
SU919126A2 (ru) Устройство дл синхронизации двоичных сигналов
RU1807426C (ru) Способ определени рассто ни до места повреждени на лини х электропередачи и устройство дл его осуществлени
JPS60199249A (ja) デイジタル信号位相同期方式
SU938420A1 (ru) Устройство тактовой синхронизации регенератора радиоканала
SU978378A1 (ru) Устройство тактовой синхронизации