JPH0123980B2 - - Google Patents
Info
- Publication number
- JPH0123980B2 JPH0123980B2 JP18550782A JP18550782A JPH0123980B2 JP H0123980 B2 JPH0123980 B2 JP H0123980B2 JP 18550782 A JP18550782 A JP 18550782A JP 18550782 A JP18550782 A JP 18550782A JP H0123980 B2 JPH0123980 B2 JP H0123980B2
- Authority
- JP
- Japan
- Prior art keywords
- modulated wave
- circuit
- signal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 28
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 13
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 13
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 10
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はTDMA通信方式におけるPSK変調器
を監視するアラーム検出回路に関するものであ
る。
を監視するアラーム検出回路に関するものであ
る。
(b) 従来技術と問題点
第１図は従来のアラーム検出回路の一例を示す
回路図で、図中DETは包絡線検波器、DELAY
は遅延回路、DFF１，DFF２は共にＤ形フリツ
プ・フロツプ、ORは論理和回路、INVはインバ
ーター、EX―ORは排他的OR回路、ａ端子は
PSK変調波の印加する端子、ｂ端子は変調波
ON／OFF信号を印加する端子、ｃ端子はアラー
ム検出回路の出力端子である。第２図のａ，ｂ，
ｃ，ｄ，ｅ，ｆ図は第１図の回路の動作を説明す
る為のタイム・チヤートである。
回路図で、図中DETは包絡線検波器、DELAY
は遅延回路、DFF１，DFF２は共にＤ形フリツ
プ・フロツプ、ORは論理和回路、INVはインバ
ーター、EX―ORは排他的OR回路、ａ端子は
PSK変調波の印加する端子、ｂ端子は変調波
ON／OFF信号を印加する端子、ｃ端子はアラー
ム検出回路の出力端子である。第２図のａ，ｂ，
ｃ，ｄ，ｅ，ｆ図は第１図の回路の動作を説明す
る為のタイム・チヤートである。
従来のTDMA通信方式に於けるPSK変調器を
監視するアラーム検出回路の動作の概要は、
PSK変調波の包絡線検波を行なつて得られた検
出パルスと変調波ON／OFF信号との不一致を検
出し、得られた不一致パルスをDFF１及びDFF
２のＤ入力端子に印加する。一方変調波ON／
OFF信号は遅延回路DELAYによりτだけ遅延さ
せて、DFF１のＣ入力及びインバーター回路
INV入力に印加する。又インバーター回路INV
により極性反転してDFF２のＣ入力端子に印加
し、DFF１，DFF２のＱ出力を論理和回路はOR
に入力する様な回路方式を使用してアラームの検
出を行う。
監視するアラーム検出回路の動作の概要は、
PSK変調波の包絡線検波を行なつて得られた検
出パルスと変調波ON／OFF信号との不一致を検
出し、得られた不一致パルスをDFF１及びDFF
２のＤ入力端子に印加する。一方変調波ON／
OFF信号は遅延回路DELAYによりτだけ遅延さ
せて、DFF１のＣ入力及びインバーター回路
INV入力に印加する。又インバーター回路INV
により極性反転してDFF２のＣ入力端子に印加
し、DFF１，DFF２のＱ出力を論理和回路はOR
に入力する様な回路方式を使用してアラームの検
出を行う。
以下第１図により詳細に説明する。PSK変調
波がａ端子に印加されると、DETで包絡線検波
されて、EX―ORに入る。一方ｂ端子に印加さ
れた変調波ON／OFF信号はEOR及びDELAYに
印加される。此の時各波形の時間関係は第２図の
様になる。ａ図はPSK変調波で、此れを包絡線
検波した波形をｃ図に示す。此のｃ図はｂ図に示
す変調波ON／OFF信号に比較して時間的に遅れ
ている。従つてｄ図に示す様な不一致パルスが
EX―OR出力に発生する。従つて遅延回路
DELAYにより変調波ON／OFF信号を時間的に
τだけ遅らせて、ｅ図の様な時間関係にする。即
ちτだけ遅れた変調波ON／OFF信号の立ち上が
り時点がｄ図に示す不一致パルスの中に来る様に
する。
波がａ端子に印加されると、DETで包絡線検波
されて、EX―ORに入る。一方ｂ端子に印加さ
れた変調波ON／OFF信号はEOR及びDELAYに
印加される。此の時各波形の時間関係は第２図の
様になる。ａ図はPSK変調波で、此れを包絡線
検波した波形をｃ図に示す。此のｃ図はｂ図に示
す変調波ON／OFF信号に比較して時間的に遅れ
ている。従つてｄ図に示す様な不一致パルスが
EX―OR出力に発生する。従つて遅延回路
DELAYにより変調波ON／OFF信号を時間的に
τだけ遅らせて、ｅ図の様な時間関係にする。即
ちτだけ遅れた変調波ON／OFF信号の立ち上が
り時点がｄ図に示す不一致パルスの中に来る様に
する。
此の様な時間関係にある時は、若し正常動作状
態にあれば、DFF１はτだけ遅れた変調波ON／
OFF信号の立ち上がり点で、Ｄ入力はHighであ
るので、DFF１の出力はLow、又DFF２はτ
だけ遅れた変調波ON／OFF信号の立ち下がり点
でＤ入力はHighであるが、Ｃ入力Lowであるの
で、DFF２のＱ出力はLow、従つてアラーム検
出回路出力もLowとなる。
態にあれば、DFF１はτだけ遅れた変調波ON／
OFF信号の立ち上がり点で、Ｄ入力はHighであ
るので、DFF１の出力はLow、又DFF２はτ
だけ遅れた変調波ON／OFF信号の立ち下がり点
でＤ入力はHighであるが、Ｃ入力Lowであるの
で、DFF２のＱ出力はLow、従つてアラーム検
出回路出力もLowとなる。
第２図のｆ図は異常時の一例を示す図で、第２
図のｂ図に示す変調波ON／OFF信号に比較して
異常に長いPSK変調波出力を包絡線検波して得
られる信号を示す。此の様な時はDFF１の出
力はLowとなるが、一周期遅れた時点では、
Highとなり、従つてアラーム検出回路出力が
Highとなり、アラームを発生する。
図のｂ図に示す変調波ON／OFF信号に比較して
異常に長いPSK変調波出力を包絡線検波して得
られる信号を示す。此の様な時はDFF１の出
力はLowとなるが、一周期遅れた時点では、
Highとなり、従つてアラーム検出回路出力が
Highとなり、アラームを発生する。
以上説明した様にしてアラーム検出している
が、此の回路は遅延回路DELAYを使用する為、
時間調整をしなければならない上、回路が複雑と
なると云う欠点がある。
が、此の回路は遅延回路DELAYを使用する為、
時間調整をしなければならない上、回路が複雑と
なると云う欠点がある。
(c) 発明の目的
本発明の目的はTDMA通信方式に於けるPSK
変調器を監視する従来のアラーム検出回路をより
簡単、且つ容易な回路構成により実現することで
ある。
変調器を監視する従来のアラーム検出回路をより
簡単、且つ容易な回路構成により実現することで
ある。
(d) 発明の構成
上記の目的は本発明によれば、PSK変調器出
力部に用いられるアラーム検出回路に於いて、
PSK変調波の包絡線検波を行なつて得られる信
号を２個のフリツプ・フロツプの夫々のデータ入
力端子に印加し、且つ変調波ON／OFF信号を二
分して、其の一つをインバーター回路に入力し
て、極性を反転した上で、前記第１のフリツプ・
フロツプのクロツク入力端子に入力し、前記変調
波ON／OFF信号の他の一つはそのまま第２のフ
リツプ・フロツプのクロツク入力端子に入力し、
前記第２のフリツプ・フロツプの出力端子と前記
第１のフリツプ・フロツプのの極性反転出力端子
とを夫々入力とする論理和回路を持つことを特徴
とするアラーム検出回路を提供することにより達
成される。
力部に用いられるアラーム検出回路に於いて、
PSK変調波の包絡線検波を行なつて得られる信
号を２個のフリツプ・フロツプの夫々のデータ入
力端子に印加し、且つ変調波ON／OFF信号を二
分して、其の一つをインバーター回路に入力し
て、極性を反転した上で、前記第１のフリツプ・
フロツプのクロツク入力端子に入力し、前記変調
波ON／OFF信号の他の一つはそのまま第２のフ
リツプ・フロツプのクロツク入力端子に入力し、
前記第２のフリツプ・フロツプの出力端子と前記
第１のフリツプ・フロツプのの極性反転出力端子
とを夫々入力とする論理和回路を持つことを特徴
とするアラーム検出回路を提供することにより達
成される。
(e) 発明の実施例
本発明はPSK変調波出力を包絡線検波して得
られる信号が変調波ON／OFF信号より時間的に
遅れることを利用し、直接変調波ON／OFF信号
でPSK変調波出力を包絡線検波して得られる信
号をサンプリングする様にしたものであり、以下
其の実施例の一つを図面により詳細に説明する。
られる信号が変調波ON／OFF信号より時間的に
遅れることを利用し、直接変調波ON／OFF信号
でPSK変調波出力を包絡線検波して得られる信
号をサンプリングする様にしたものであり、以下
其の実施例の一つを図面により詳細に説明する。
第３図は本発明の実施例を示すもので、記号は
第１図と同じであるが、EX―OR、DELAYを除
去し、Ｄ形フリツプ・フロツプの働きが逆になつ
ている点が異なる。
第１図と同じであるが、EX―OR、DELAYを除
去し、Ｄ形フリツプ・フロツプの働きが逆になつ
ている点が異なる。
第４図は第３図の動作を説明する為の図であ
る。
る。
前述した様に本発明に於いては、第４図に示す
様に、PSK変調波出力を包絡線検波して得られ
る信号が変調波ON／OFF信号より時間的に遅れ
ることを利用する。即ちDFF１は変調波ON／
OFF信号の立ち上がり点で、又DFF２は変調波
ON／OFF信号の立ち下がり点で、夫々PSK変調
波の包絡線検波出力信号をサンプリングする。
様に、PSK変調波出力を包絡線検波して得られ
る信号が変調波ON／OFF信号より時間的に遅れ
ることを利用する。即ちDFF１は変調波ON／
OFF信号の立ち上がり点で、又DFF２は変調波
ON／OFF信号の立ち下がり点で、夫々PSK変調
波の包絡線検波出力信号をサンプリングする。
第４図の様な正常動作の場合、DFF１は変調
波ON／OFF信号の立ち上がり点で、Ｄ入力は
Lowであるので、DFF１のＱ出力はLow、又
DFF２は変調波ON／OFF信号の立ち下がり点で
Ｄ入力はHighであるのでDFF２のＱ出力は
High、従つて其の極性反転出力はLowとなり、
アラーム検出回路出力もLowとなる。
波ON／OFF信号の立ち上がり点で、Ｄ入力は
Lowであるので、DFF１のＱ出力はLow、又
DFF２は変調波ON／OFF信号の立ち下がり点で
Ｄ入力はHighであるのでDFF２のＱ出力は
High、従つて其の極性反転出力はLowとなり、
アラーム検出回路出力もLowとなる。
第５図は変調波のON／OFF制御が到来しても
OFF出来なくなつた場合を示す。ON／OFF信号
の立ち上がり点でDFF１のＤ入力はHighである
ので出力もHighとなり、アラーム検出回路出
力もHighとなりアラームを出力する。
OFF出来なくなつた場合を示す。ON／OFF信号
の立ち上がり点でDFF１のＤ入力はHighである
ので出力もHighとなり、アラーム検出回路出
力もHighとなりアラームを出力する。
又第６図はPSK変調波出力を包絡線検波して
得られる信号が無い場合であり、DFF１のＱ出
力はLow、DFF２のＱ出力はLow、従つて其の
極性反転出力はHighとなり、アラーム検出回路
出力はHighとなり、アラームを発生する。
得られる信号が無い場合であり、DFF１のＱ出
力はLow、DFF２のＱ出力はLow、従つて其の
極性反転出力はHighとなり、アラーム検出回路
出力はHighとなり、アラームを発生する。
此の様に従来技術の遅延回路を使用しなくて
も、異常時を正確に検出することが出来る。
も、異常時を正確に検出することが出来る。
(f) 発明の効果
以上詳細に説明したように本発明によれば、簡
単な回路構成により異常時の検出をすることが可
能となると云う大きい効果がある。
単な回路構成により異常時の検出をすることが可
能となると云う大きい効果がある。
第１図は従来のアラーム検出回路の一例を示す
回路図で、図中DETは包絡線検波器、DELAY
は遅延回路、DFF１，DFF２は共にＤ形フリツ
プ・フロツプ、ORは論理和回路、INVはインバ
ーター、EX―ORは排他的OR回路、ａ端子は
PSK変調波の印加する端子、ｂ端子は変調波
ON／OFF信号の印加する端子、ｃ端子はアラー
ム検出回路の出力端子である。第２図は第１図の
回路の動作を説明する為のタイム・チヤートであ
る。第３図は本発明の実施例を示すもので、記号
は第１図と同じであるが、EOR、DELAYを除去
し、Ｄ形フリツプ・フロツプの働きが逆になつて
いる点が異なる。第４図乃至第６図は第３図の動
作を説明する為の図である。
回路図で、図中DETは包絡線検波器、DELAY
は遅延回路、DFF１，DFF２は共にＤ形フリツ
プ・フロツプ、ORは論理和回路、INVはインバ
ーター、EX―ORは排他的OR回路、ａ端子は
PSK変調波の印加する端子、ｂ端子は変調波
ON／OFF信号の印加する端子、ｃ端子はアラー
ム検出回路の出力端子である。第２図は第１図の
回路の動作を説明する為のタイム・チヤートであ
る。第３図は本発明の実施例を示すもので、記号
は第１図と同じであるが、EOR、DELAYを除去
し、Ｄ形フリツプ・フロツプの働きが逆になつて
いる点が異なる。第４図乃至第６図は第３図の動
作を説明する為の図である。
Claims (1)
- １ PSK変調器出力部に用いられるアラーム検
出回路に於いて、PSK変調波の包絡線検波を行
なつて得られる信号を２個のフリツプ・フロツプ
の夫々のデータ入力端子に印加し、且つ変調波
ON／OFF信号を二分して、其の一つをインバー
ター回路に入力して、極性を反転した上で、前記
第１のフリツプ・フロツプのクロツク入力端子に
入力し、前記変調波ON／OFF信号の他の一つは
そのまま第２のフリツプ・フロツプのクロツク入
力端子に入力し、前記第２のフリツプ・フロツプ
の出力端子と前記第１のフリツプ・フロツプのの
極性反転出力端子とを夫々入力とする論理和回路
を持つことを特徴とするアラーム検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18550782A JPS5977749A (ja) | 1982-10-22 | 1982-10-22 | アラ−ム検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18550782A JPS5977749A (ja) | 1982-10-22 | 1982-10-22 | アラ−ム検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5977749A JPS5977749A (ja) | 1984-05-04 |
| JPH0123980B2 true JPH0123980B2 (ja) | 1989-05-09 |
Family
ID=16171986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18550782A Granted JPS5977749A (ja) | 1982-10-22 | 1982-10-22 | アラ−ム検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977749A (ja) |
-
1982
- 1982-10-22 JP JP18550782A patent/JPS5977749A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5977749A (ja) | 1984-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0129469B2 (ja) | ||
| JPH1022799A (ja) | 位相検出回路 | |
| GB2330966A (en) | Phase detection apparatus and method | |
| JPH07131448A (ja) | 位相比較回路 | |
| JPH0123980B2 (ja) | ||
| JPS61269547A (ja) | デ−タ信号復調装置 | |
| JPH1132031A (ja) | クロック再生装置 | |
| JPH04294632A (ja) | クロック異常検出回路 | |
| JPH0338115A (ja) | データ送信装置 | |
| SU1279058A2 (ru) | Умножитель частоты следовани импульсов | |
| SU1195274A1 (ru) | Нуль-индикатор фазового сдвига | |
| JPH0147935B2 (ja) | ||
| JPH03257650A (ja) | 並列ディジタル信号のラッチ装置 | |
| JPS6390251A (ja) | 交番信号監視回路 | |
| JP2718168B2 (ja) | 非ゼロ復帰方式伝送の復調回路 | |
| JPH02288434A (ja) | サンプリングクロック生成回路 | |
| JPS62278461A (ja) | トリガ回路 | |
| JPH04207216A (ja) | 非重複２相クロック発生回路 | |
| JPH0637743A (ja) | 直列データ受信装置 | |
| JPS60251736A (ja) | バ−スト障害検出回路 | |
| JP2000068800A (ja) | ヒゲ防止方式及び回路 | |
| JPS61129947A (ja) | 符号誤り検出回路 | |
| JPS6363243A (ja) | デジタル信号中継装置 | |
| JPH0336812A (ja) | 同期回路 | |
| JPS63142913A (ja) | 入力信号断検出回路 |