JPS62278461A - トリガ回路 - Google Patents
トリガ回路Info
- Publication number
- JPS62278461A JPS62278461A JP61122462A JP12246286A JPS62278461A JP S62278461 A JPS62278461 A JP S62278461A JP 61122462 A JP61122462 A JP 61122462A JP 12246286 A JP12246286 A JP 12246286A JP S62278461 A JPS62278461 A JP S62278461A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- level
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
[産業上の利用分野]
本発明は波形観測用オシロスコープのトリガ回路に関す
る。具体的には、オシロスコープの(W明信号発生器を
トリガするためのジッターを除去した改良されたトリガ
回路を提供するものである。
る。具体的には、オシロスコープの(W明信号発生器を
トリガするためのジッターを除去した改良されたトリガ
回路を提供するものである。
[従来の技術]
従来のジッターを除去したオシロスコープのトリガ回路
は、たとえば、特公昭46−9076゜同46−907
7、特開昭47−32869に示されでおり、回路構成
が複雑でおったために、高価となり、そのために、広帯
域オシロスコープにしか搭載されていなかった。
は、たとえば、特公昭46−9076゜同46−907
7、特開昭47−32869に示されでおり、回路構成
が複雑でおったために、高価となり、そのために、広帯
域オシロスコープにしか搭載されていなかった。
そこで、従来の簡単なトリガ回路を第3図に示し、第4
図に示す波形図を用いて説明する。
図に示す波形図を用いて説明する。
11はD形フリップ・フロップで、そのデータ入力りに
は第1入力端子15が接続され、クロック入力CLKに
は第2入力端子16が接続され、出力Qには出力端子1
8が接続されている。
は第1入力端子15が接続され、クロック入力CLKに
は第2入力端子16が接続され、出力Qには出力端子1
8が接続されている。
ここで、第1入力端子15には、図示されてはいないオ
シロスコープの掃引信号発生器からのホールド・オフ信
号が印加されている。ここで、ホールド・オフ信号とは
、掃引中および掃引終了後の完全に安定な状態に復帰す
るまでの明間中を通して掃引信号発生器から出力される
信号でおり、このホールドオフ信号の期間中はトリガ回
路は出力してはならない。すなわち、この期間中は、ト
リガ回路はその動作を禁止されるのである。
シロスコープの掃引信号発生器からのホールド・オフ信
号が印加されている。ここで、ホールド・オフ信号とは
、掃引中および掃引終了後の完全に安定な状態に復帰す
るまでの明間中を通して掃引信号発生器から出力される
信号でおり、このホールドオフ信号の期間中はトリガ回
路は出力してはならない。すなわち、この期間中は、ト
リガ回路はその動作を禁止されるのである。
第2入力端子16には、被観測波形に同期したトリガ信
号が印加されている。出力端子18に得られた出力は、
掃引信号発生器に印加されて、のこぎり波を発生せしめ
る。
号が印加されている。出力端子18に得られた出力は、
掃引信号発生器に印加されて、のこぎり波を発生せしめ
る。
ホールドオフ信号が印加される第1入力端子15のレベ
ルが411 Itである間は、第2入力端子にトリガ信
号が印加されても、D形フリップ・フロップ11は動作
せず、出力端子18のレベルはit L toのままで
ある。この出力端子18の出力波形は第4図に示すよう
になっている。ホールドオフ信号が第1入力端子15に
おいて“′H″レベルになると、その後に第2出力端子
16に印加されたトリガ信号によって、D形フリップ・
フロップ11は動作して、出力端子18には第4図にお
いて実線で示したように“HIfレベルが得られる。
ルが411 Itである間は、第2入力端子にトリガ信
号が印加されても、D形フリップ・フロップ11は動作
せず、出力端子18のレベルはit L toのままで
ある。この出力端子18の出力波形は第4図に示すよう
になっている。ホールドオフ信号が第1入力端子15に
おいて“′H″レベルになると、その後に第2出力端子
16に印加されたトリガ信号によって、D形フリップ・
フロップ11は動作して、出力端子18には第4図にお
いて実線で示したように“HIfレベルが得られる。
ところが、第1入力端子15に印加されるホールドオフ
信号が“19ルベルから“HIfレベルに移行する過渡
状態において、第2入力端子16にトリガ信号が印加さ
れた場合には、出力端子18における出力信号はセット
アツプ・タイムが十分でない状態では、一旦は立上るが
、完全に“Ht。
信号が“19ルベルから“HIfレベルに移行する過渡
状態において、第2入力端子16にトリガ信号が印加さ
れた場合には、出力端子18における出力信号はセット
アツプ・タイムが十分でない状態では、一旦は立上るが
、完全に“Ht。
レベルとはならずに、再び“L Ifレベルに戻ってし
まう。
まう。
[発明が解決しようとする問題点]
このような第4図の点線で示した出力信号が掃引信号発
生器に印加されると、ジッターを生じ、オシロスコープ
の管面上には安定した表示波形を得ることができない。
生器に印加されると、ジッターを生じ、オシロスコープ
の管面上には安定した表示波形を得ることができない。
[問題点を解決するための手段]
従来回路のD形フリップ・70ツブの出力を2つに分け
て、一方は直接に、他方は遅延回路により若干の時間遅
らせて論理積回路に印加するようにした。
て、一方は直接に、他方は遅延回路により若干の時間遅
らせて論理積回路に印加するようにした。
[作用コ
第4図の点線で示すジッターの原因となる出力信号は、
そのパルス幅が狭いため、このパルス幅よりも若干大き
な値の遅延時間を有する遅延回路を通ったパルスが論理
積回路に印加されたときには、直接に論理積回路に印加
されたパルスはすでに終了してあり、論理積回路は動作
しない。したがって、ジッターの原因となる第4図の点
線で示すパルスによっては論理積回路は動作しない。
そのパルス幅が狭いため、このパルス幅よりも若干大き
な値の遅延時間を有する遅延回路を通ったパルスが論理
積回路に印加されたときには、直接に論理積回路に印加
されたパルスはすでに終了してあり、論理積回路は動作
しない。したがって、ジッターの原因となる第4図の点
線で示すパルスによっては論理積回路は動作しない。
しかし、第4図の実線で示すパルスが論理積回路に直接
および遅延回路を介して印加されると、遅延回路を介し
てパルスが印加された瞬間に論理積回路は動作して安定
な出力を得ることができる。
および遅延回路を介して印加されると、遅延回路を介し
てパルスが印加された瞬間に論理積回路は動作して安定
な出力を得ることができる。
し実施例]
本発明の一実施例の回路図を第1図に、この回路各部の
波形図を第2図に示し、説明する。第3図において説明
した各要素に対応するものについては、同じ記号を付し
た。
波形図を第2図に示し、説明する。第3図において説明
した各要素に対応するものについては、同じ記号を付し
た。
第1入力端子15には、第2図(a)に示すようなホー
ルドオフ信号が印加されている。第2入力端子16には
、第2図(b)に示ずようなトリガ信号が印加されてい
る。
ルドオフ信号が印加されている。第2入力端子16には
、第2図(b)に示ずようなトリガ信号が印加されてい
る。
いま、時間T1の直前において、第2図(a)に示すよ
うにホールドオフ信号が“L ITから“HIIに移行
しようとし、期間Δt1後、その過渡状態において、(
b)に示すトリガ信号が、時間T1に印加されると、D
形フリップ・フロップ11のQ出力は、(C)に示すよ
うに一旦立上っても完全に“HTルベルには到達せずに
、すぐ“L゛レベルもどってしまう。一方(C>に示し
たパルスは遅延回路12にも印加されており、ここで遅
延時間1dだけ遅れて、(d)に示すように、(C)に
示すパルスが終了した後に、論理積回路13に印加され
る。
うにホールドオフ信号が“L ITから“HIIに移行
しようとし、期間Δt1後、その過渡状態において、(
b)に示すトリガ信号が、時間T1に印加されると、D
形フリップ・フロップ11のQ出力は、(C)に示すよ
うに一旦立上っても完全に“HTルベルには到達せずに
、すぐ“L゛レベルもどってしまう。一方(C>に示し
たパルスは遅延回路12にも印加されており、ここで遅
延時間1dだけ遅れて、(d)に示すように、(C)に
示すパルスが終了した後に、論理積回路13に印加され
る。
2つの入力の論理積回路13においては、(C)に示し
た信号と(d)に示した信号とが印加されて、同時に“
Htoレベルになったときにのみ動作して、(e)に示
す出力を得ることができるので、時間T1において印加
された(b)に示すトリ力信号によっては論理積回路1
3は動作しない。
た信号と(d)に示した信号とが印加されて、同時に“
Htoレベルになったときにのみ動作して、(e)に示
す出力を得ることができるので、時間T1において印加
された(b)に示すトリ力信号によっては論理積回路1
3は動作しない。
時間T2においては、第2図(b)に示すようにトリガ
信号が印加されると、第1入力端子15に印加されてい
るホールドオフ信号は、(a)に示すように、すでに“
HルーベルにあるのでD形フリップ・フロップ11は、
ただちに動作して、その出力は(C)に示すように“′
H′°レベルに移行する。この(C)に示す信号は、直
接に、および遅延回路12を介して(d)に示すように
、それぞれ論理積回路13の2つの入力に印加されるか
ら、時間T2から遅延時間tdだけ後に出力端子17に
は(e)に示す出力を得る。
信号が印加されると、第1入力端子15に印加されてい
るホールドオフ信号は、(a)に示すように、すでに“
HルーベルにあるのでD形フリップ・フロップ11は、
ただちに動作して、その出力は(C)に示すように“′
H′°レベルに移行する。この(C)に示す信号は、直
接に、および遅延回路12を介して(d)に示すように
、それぞれ論理積回路13の2つの入力に印加されるか
ら、時間T2から遅延時間tdだけ後に出力端子17に
は(e)に示す出力を得る。
この(e)に示す波形は(b)に示すトリガ信号に対し
てジッターを生じてはいないから、これを図示されては
いない掃引信号発生器に印加して、オシロスコープを動
作せしめることにより、ジッターなく安定な波形を観測
することができる。
てジッターを生じてはいないから、これを図示されては
いない掃引信号発生器に印加して、オシロスコープを動
作せしめることにより、ジッターなく安定な波形を観測
することができる。
第1図においては、論理積回路6を用いた場合を例示し
たが、D形フリップ・フロップ11の出力Qの逆極性の
出力を用い、負論理で回路を構成しても全く同様に機能
する。この場合には、論理積回路に代えて、論理和回路
を用いて、第1図に示した論理積回路6と実質的に等し
く機能する論理積手段を構成することができることは、
以上の説明から明らかであろう。
たが、D形フリップ・フロップ11の出力Qの逆極性の
出力を用い、負論理で回路を構成しても全く同様に機能
する。この場合には、論理積回路に代えて、論理和回路
を用いて、第1図に示した論理積回路6と実質的に等し
く機能する論理積手段を構成することができることは、
以上の説明から明らかであろう。
[発明の効果]
以上の説明から明らかなように本発明によるならば、従
来回路に極めて簡単な付加をするだけでジッターのない
トリガ回路を得ることができ、安定な波形を観測できる
オシロスコープを安価に実現することができるから本発
明の効果は極めて大きい。
来回路に極めて簡単な付加をするだけでジッターのない
トリガ回路を得ることができ、安定な波形を観測できる
オシロスコープを安価に実現することができるから本発
明の効果は極めて大きい。
第1図は本発明の一実施例を示す回路図、第2図は第1
図に示した回路の各部の波形図、第3図は従来のトリガ
回路の回路図、 第4図は第3図に示した回路の出力の波形図である。 11・・・D形フリップ・フロップ 12・・・遅延回路 13・・・論理積回路15
・・・第1入力端子 16・・・第2入力端子17.
18・・・出力端子。
図に示した回路の各部の波形図、第3図は従来のトリガ
回路の回路図、 第4図は第3図に示した回路の出力の波形図である。 11・・・D形フリップ・フロップ 12・・・遅延回路 13・・・論理積回路15
・・・第1入力端子 16・・・第2入力端子17.
18・・・出力端子。
Claims (1)
- 【特許請求の範囲】 ホールドオフ信号をデータ入力とし、トリガ信号をクロ
ック入力としたD形フリップ・フロップと、 前記D形フリップ・フロップの出力を遅延するための遅
延手段と、 前記D形フリップ・フロップの出力と、前記遅延手段の
出力とを印加されて実質的に論理積回路として動作して
出力する論理積手段とを具備することを特徴とするトリ
ガ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61122462A JPS62278461A (ja) | 1986-05-28 | 1986-05-28 | トリガ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61122462A JPS62278461A (ja) | 1986-05-28 | 1986-05-28 | トリガ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62278461A true JPS62278461A (ja) | 1987-12-03 |
Family
ID=14836453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61122462A Pending JPS62278461A (ja) | 1986-05-28 | 1986-05-28 | トリガ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62278461A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6145974A (ja) * | 1984-08-10 | 1986-03-06 | Iwatsu Electric Co Ltd | 掃引信号発生回路 |
-
1986
- 1986-05-28 JP JP61122462A patent/JPS62278461A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6145974A (ja) * | 1984-08-10 | 1986-03-06 | Iwatsu Electric Co Ltd | 掃引信号発生回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5004933A (en) | Phase-selectable flip-flop | |
JPH03136513A (ja) | クロック信号の前縁および後縁の両方でデータをサンプルできるb型フリップフロップにd型フリップフロップを変換する装置 | |
US5524037A (en) | Circuit configuration for generating even-numbered duty factors | |
JPS62278461A (ja) | トリガ回路 | |
US4495630A (en) | Adjustable ratio divider | |
JPS6358170A (ja) | 同期方法と回路 | |
JP2543108B2 (ja) | 同期パルス発生装置 | |
KR930004595Y1 (ko) | 분주기의 클럭발생 시스템 | |
SU1394416A1 (ru) | Формирователь импульсов | |
SU1211849A2 (ru) | Цифровой частотный дискриминатор | |
SU841101A1 (ru) | Формирователь разностной частотыиМпульСНыХ пОСлЕдОВАТЕльНОСТЕй | |
SU1403364A1 (ru) | Делитель частоты на 10 | |
KR940000643Y1 (ko) | 플립플롭 회로를 이용한 동기펄스 발생회로 | |
SU1599977A2 (ru) | Устройство дл синхронизации импульсов | |
JPH0648431Y2 (ja) | トリガ回路 | |
JPH075701Y2 (ja) | トリガ検出回路 | |
KR100206890B1 (ko) | 구형파 출력 동기회로 | |
JPS6359017A (ja) | パルス発生回路 | |
JPH01297573A (ja) | フリップフロップテスト方式 | |
JPS6228823A (ja) | 信号切換回路 | |
JPS63132528A (ja) | 計数装置 | |
JPS6258176A (ja) | 論理波形生成回路 | |
JPH04292011A (ja) | パルス発生回路 | |
JPH054052U (ja) | Ic試験装置の波形制御回路 | |
JPS6364086B2 (ja) |