JPH0311140B2 - - Google Patents
Info
- Publication number
- JPH0311140B2 JPH0311140B2 JP55176230A JP17623080A JPH0311140B2 JP H0311140 B2 JPH0311140 B2 JP H0311140B2 JP 55176230 A JP55176230 A JP 55176230A JP 17623080 A JP17623080 A JP 17623080A JP H0311140 B2 JPH0311140 B2 JP H0311140B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 12
- 230000008054 signal transmission Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4902—Pulse width modulation; Pulse position modulation
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は、高速のクロツクを使用することなく
高品質の信号伝送を行い得るようになつた信号伝
送方式に関するものである。
高品質の信号伝送を行い得るようになつた信号伝
送方式に関するものである。
交流結合方式の信号伝送系において信号の伝送
品質を向上するため、自動利得制御もしくは自動
閾値制御を備えたものがある。これは受信出力の
直流成分を所定レベルになるように受信回路の利
得または閾値を自動的に制御するものであつて、
これを利用して高品質の信号伝送を行うためには
直流成分が一定となるように伝送信号をコード化
することが必要である。このコード化の方式とし
てマンチエスタ・コード方式が良く知られてい
る。
品質を向上するため、自動利得制御もしくは自動
閾値制御を備えたものがある。これは受信出力の
直流成分を所定レベルになるように受信回路の利
得または閾値を自動的に制御するものであつて、
これを利用して高品質の信号伝送を行うためには
直流成分が一定となるように伝送信号をコード化
することが必要である。このコード化の方式とし
てマンチエスタ・コード方式が良く知られてい
る。
第１図はマンチエスタ・コードを示すものであ
る。第１図から判るように、マンチエスタ・コー
ドにおいては、入力信号の立上りで幅広の高レベ
ルの部分が生じ、入力信号の立下りで幅広の低レ
ベルの部分が生じ、入力信号のその他の部分では
一定パルス幅のパルスが一定間隔で生成されてお
り、入力信号に無関係に直流成分は一定となる。
マンチエスタ・コードは、RSフリツプ・フロツ
プを用い、 セツト＝クロツクＡ・入力信号 ＋クロツクＢ・入力信号 リセツト＝クロツクＡ・入力信号 ＋クロツクＢ・入力信号 なる式を満足するようにRSフリツプ・フロツプ
を制御することによつて作ることができる。しか
し、入力信号がクロツクに非同期である場合に
は、コード化の時点で１クロツク分の信号のずれ
が生ずることがあるため、論理がパルス幅で決定
される信号をコード化して伝送した場合には、復
調後のパルス幅が変化し、不都合を生じた。ま
た、マンチエスタ・コードを復調する際は復号器
のクロツクを受信コードに同期させる必要がある
ため、マンチエスタ・コードを生成するときに使
用したクロツクの８倍以上の周波数を持つクロツ
クを必要とした。従つて、パルス幅の変動を抑え
るためには、高い周波数でのコード化が考えられ
るが、復号器に極めて高速のクロツクを必要とす
ると言つた問題があつた。
る。第１図から判るように、マンチエスタ・コー
ドにおいては、入力信号の立上りで幅広の高レベ
ルの部分が生じ、入力信号の立下りで幅広の低レ
ベルの部分が生じ、入力信号のその他の部分では
一定パルス幅のパルスが一定間隔で生成されてお
り、入力信号に無関係に直流成分は一定となる。
マンチエスタ・コードは、RSフリツプ・フロツ
プを用い、 セツト＝クロツクＡ・入力信号 ＋クロツクＢ・入力信号 リセツト＝クロツクＡ・入力信号 ＋クロツクＢ・入力信号 なる式を満足するようにRSフリツプ・フロツプ
を制御することによつて作ることができる。しか
し、入力信号がクロツクに非同期である場合に
は、コード化の時点で１クロツク分の信号のずれ
が生ずることがあるため、論理がパルス幅で決定
される信号をコード化して伝送した場合には、復
調後のパルス幅が変化し、不都合を生じた。ま
た、マンチエスタ・コードを復調する際は復号器
のクロツクを受信コードに同期させる必要がある
ため、マンチエスタ・コードを生成するときに使
用したクロツクの８倍以上の周波数を持つクロツ
クを必要とした。従つて、パルス幅の変動を抑え
るためには、高い周波数でのコード化が考えられ
るが、復号器に極めて高速のクロツクを必要とす
ると言つた問題があつた。
本発明は、上記の考察に基づくものであつて、
高速のクロツクを用いることなく変調および復調
を行い得ると共に伝送系においては勿論のこと変
復調においても何らのパルス幅の変動のない高品
質の信号伝送を行い得るようにした信号伝送方式
を提供することを目的としている。
高速のクロツクを用いることなく変調および復調
を行い得ると共に伝送系においては勿論のこと変
復調においても何らのパルス幅の変動のない高品
質の信号伝送を行い得るようにした信号伝送方式
を提供することを目的としている。
そしてそのため本発明の信号伝送方式は、
論理値（Ａは０または１の値を取る）を小さな
パルス幅で表すと共に論理値Ｂ（Ａを反転した値
を取る）を大きなパルス幅で表す入力信号を取込
み、入力信号が論理値Ａを表している場合には
NT（Ｎは２以上の整数であり、Ｔはクロツク周
期を表す）の低レベル信号とこれに続くNTの高
レベル信号を伝送路上に送出し、入力信号が論理
値Ｂを表している場合にはNTの高レベル信号と
これに続くNTの低レベル信号を伝送路上に送出
し、入力信号が論理値Ａまたは論理値Ｂ何れをも
表していない場合には、周期2Tの矩形波を伝送
路上に送出する変調回路と、 上記伝送路上の信号を受信し、NTの低レベル
信号とこれに続くNTの高レベル信号を受信した
場合には論理値Ａに対応するパルス幅の信号を出
力し、NTの高レベル信号とこれに続くNTの低
レベル信号を受信した場合には論理値Ｂに対応す
るパルス幅の信号を出力する復調回路と を具備する信号伝送方式であつて、 上記変調回路は、 上記入力信号の極性変換点を検出してから所定
時間後における入力信号の電圧レベルを判定して
入力信号の論理値を定めるパルス幅判定回路、 上記パルス幅判定回路が論理値Ａを判定したと
きにセツトされる第１のフリツプ・フロツプ、 上記パルス幅判定回路が論理値Ｂを判定したと
きにセツトされる第２のフリツプ・フロツプ、 上記第１のフリツプ・フロツプのセツト出力と
上記第２のフリツプ・フロツプのセツト出力が入
力されるOR回路、 上記OR回路の出力が供給される入力端子と、
OR回路の反転出力が供給されるクリア端子と、
クロツクが供給されるクロツク端子と、入力信号
を第１の所定時間遅延させた信号を出力する第１
の出力と、入力信号を第１の所定時間より大きい
第２の所定時間遅延させた信号を出力する第２の
出力とを有する遅延回路、 上記遅延回路の第２の出力を第１のフリツプ・
フロツプおよび第２のフリツプ・フロツプのリセ
ツト入力に供給する信号線、 上記第１のフリツプ・フロツプのリセツト出力
と上記遅延回路の第１の出力とを入力する第１の
排他的論理和回路、 上記第２のフリツプ・フロツプのリセツト出力
と上記遅延回路の第１の出力とを入力する第２の
排他的論理和回路、 上記第１の排他的論理和回路の出力がＪ入力端
子に供給され且つ上記第２の排他的論理和回路の
出力がＫ入力端子に供給されるJKフリツプ・フ
ロツプ、並びに 上記遅延回路およびJKフリツプ・フロツプに
周期Ｔのクロツクを供給するクロツク源を有し、 上記復調回路は、 周期Ｔのクロツクを発生するクロツク源、 上記伝送路上の変調信号を上記クロツク源のク
ロツクに同期させる同期回路、 上記同期回路の出力が供給される入力端子と上
記クロツクが供給されるクロツク端子と複数の出
力端子とを有する遅延回路、 上記遅延回路の出力が、NTの低レベル信号と
これに続くNTの高レベル信号に対応する第１の
パターンになつたことを検出する第１の検出手
段、 上記遅延回路の出力が、NTの高レベル信号と
これに続くNTの低レベル信号に対応する第２の
パターンになつたことを検出する第２の検出手
段、並びに 上記第１の検出手段の出力がアクテイブなとき
に論理値Ａに対応するパルス幅の信号を生成する
と共に上記第２の検出手段の出力がアクテイブな
ときに論理値Ｂに対応するパルス幅の信号を生成
するパルス幅発生回路を有する ことを特徴とするものである。
パルス幅で表すと共に論理値Ｂ（Ａを反転した値
を取る）を大きなパルス幅で表す入力信号を取込
み、入力信号が論理値Ａを表している場合には
NT（Ｎは２以上の整数であり、Ｔはクロツク周
期を表す）の低レベル信号とこれに続くNTの高
レベル信号を伝送路上に送出し、入力信号が論理
値Ｂを表している場合にはNTの高レベル信号と
これに続くNTの低レベル信号を伝送路上に送出
し、入力信号が論理値Ａまたは論理値Ｂ何れをも
表していない場合には、周期2Tの矩形波を伝送
路上に送出する変調回路と、 上記伝送路上の信号を受信し、NTの低レベル
信号とこれに続くNTの高レベル信号を受信した
場合には論理値Ａに対応するパルス幅の信号を出
力し、NTの高レベル信号とこれに続くNTの低
レベル信号を受信した場合には論理値Ｂに対応す
るパルス幅の信号を出力する復調回路と を具備する信号伝送方式であつて、 上記変調回路は、 上記入力信号の極性変換点を検出してから所定
時間後における入力信号の電圧レベルを判定して
入力信号の論理値を定めるパルス幅判定回路、 上記パルス幅判定回路が論理値Ａを判定したと
きにセツトされる第１のフリツプ・フロツプ、 上記パルス幅判定回路が論理値Ｂを判定したと
きにセツトされる第２のフリツプ・フロツプ、 上記第１のフリツプ・フロツプのセツト出力と
上記第２のフリツプ・フロツプのセツト出力が入
力されるOR回路、 上記OR回路の出力が供給される入力端子と、
OR回路の反転出力が供給されるクリア端子と、
クロツクが供給されるクロツク端子と、入力信号
を第１の所定時間遅延させた信号を出力する第１
の出力と、入力信号を第１の所定時間より大きい
第２の所定時間遅延させた信号を出力する第２の
出力とを有する遅延回路、 上記遅延回路の第２の出力を第１のフリツプ・
フロツプおよび第２のフリツプ・フロツプのリセ
ツト入力に供給する信号線、 上記第１のフリツプ・フロツプのリセツト出力
と上記遅延回路の第１の出力とを入力する第１の
排他的論理和回路、 上記第２のフリツプ・フロツプのリセツト出力
と上記遅延回路の第１の出力とを入力する第２の
排他的論理和回路、 上記第１の排他的論理和回路の出力がＪ入力端
子に供給され且つ上記第２の排他的論理和回路の
出力がＫ入力端子に供給されるJKフリツプ・フ
ロツプ、並びに 上記遅延回路およびJKフリツプ・フロツプに
周期Ｔのクロツクを供給するクロツク源を有し、 上記復調回路は、 周期Ｔのクロツクを発生するクロツク源、 上記伝送路上の変調信号を上記クロツク源のク
ロツクに同期させる同期回路、 上記同期回路の出力が供給される入力端子と上
記クロツクが供給されるクロツク端子と複数の出
力端子とを有する遅延回路、 上記遅延回路の出力が、NTの低レベル信号と
これに続くNTの高レベル信号に対応する第１の
パターンになつたことを検出する第１の検出手
段、 上記遅延回路の出力が、NTの高レベル信号と
これに続くNTの低レベル信号に対応する第２の
パターンになつたことを検出する第２の検出手
段、並びに 上記第１の検出手段の出力がアクテイブなとき
に論理値Ａに対応するパルス幅の信号を生成する
と共に上記第２の検出手段の出力がアクテイブな
ときに論理値Ｂに対応するパルス幅の信号を生成
するパルス幅発生回路を有する ことを特徴とするものである。
第２図は変調回路に入力される信号の１例を示
す図、第３図は本発明の変調回路の１実施例のブ
ロツク図、第４図は第３図の変調回路の動作を説
明するタイムチヤート、第５図は本発明の復調回
路の１実施例のブロツク図、第６図は第５図の復
調回路の１実施例の動作を説明するタイムチヤー
トである。
す図、第３図は本発明の変調回路の１実施例のブ
ロツク図、第４図は第３図の変調回路の動作を説
明するタイムチヤート、第５図は本発明の復調回
路の１実施例のブロツク図、第６図は第５図の復
調回路の１実施例の動作を説明するタイムチヤー
トである。
第２図は復調回路に入力される信号の１例を示
す図である。第２図の例では、2Tの高レベル部
分は論理「０」を表しているとされ、4Tの高レ
ベル部分は論理「１」を表しているとされる。入
力信号の高レベル部分が意味を持ち、入力信号の
受信側では、パルスの立上りから3Tにおける信
号レベルを判断することによつて、論理値の検出
を行う。
す図である。第２図の例では、2Tの高レベル部
分は論理「０」を表しているとされ、4Tの高レ
ベル部分は論理「１」を表しているとされる。入
力信号の高レベル部分が意味を持ち、入力信号の
受信側では、パルスの立上りから3Tにおける信
号レベルを判断することによつて、論理値の検出
を行う。
第３図は本発明の変調回路の１実施例のブロツ
ク図である。第３図において、１はパルス幅判定
回路、２−０と２−１はRSフリツプ・フロツプ、
３はOR回路、４はシフトレジスタの如き遅延回
路、５−０と５−１はEOR（排他的論理和）回
路、６はJKフリツプ・フロツプをそれぞれ示す。
ク図である。第３図において、１はパルス幅判定
回路、２−０と２−１はRSフリツプ・フロツプ、
３はOR回路、４はシフトレジスタの如き遅延回
路、５−０と５−１はEOR（排他的論理和）回
路、６はJKフリツプ・フロツプをそれぞれ示す。
パルス幅判定回路１は、入力信号が立上つてか
ら3T（Ｔはクロツク周期）後にその電圧レベルが
高レベルであるか或いは低レベルであるかを調
べ、高レベルのときは論理「１」と判定し、低レ
ベルのときは論理「０」の判定する。入力信号が
論理「０」のときはRSフリツプ・フロツプ２−
０がセツトされ、論理「１」のときはRSフリツ
プ・フロツプ２−１がセツトされる。RSフリツ
プ・フロツプ２−０がセツトされると、Ｑ出力は
OR回路３を経由して遅延回路４の入力端子に印
加される。遅延回路４に論理「１」が印加される
と、7T後にRSフリツプ・フロツプのリセツト端
子に論理「１」が印加され、RSフリツプ・フロ
ツプ２−０は次のクロツクでリセツトされ、同時
に遅延回路４のクリア端子に論理「１」が印加さ
れる。RSフリツプ・フロツプ２−１もRSフリツ
プ・フロツプ２−０と同様な動作を行う。遅延回
路４の出力信号線Ｃの信号は論理「１」が入力さ
れてから4T後に論理「１」に立上り、論理「１」
の状態が4Tから8Tまで続く。EOR回路５−０は
信号線Ｃの信号とRSフリツプ・フロツプ２−０
の出力が不一致のとき論理「１」を出力し、
EOR回路５−１は信号線Ｃの信号とRSフリツ
プ・フロツプ２−１の出力が不一致のとき論理
「１」を出力する。EOR回路５−０の出力はJK
フリツプ・フロツプ６のＪ入力端子に印加され、
EOR回路５−１の出力はＫ入力端子に印加され
る。
ら3T（Ｔはクロツク周期）後にその電圧レベルが
高レベルであるか或いは低レベルであるかを調
べ、高レベルのときは論理「１」と判定し、低レ
ベルのときは論理「０」の判定する。入力信号が
論理「０」のときはRSフリツプ・フロツプ２−
０がセツトされ、論理「１」のときはRSフリツ
プ・フロツプ２−１がセツトされる。RSフリツ
プ・フロツプ２−０がセツトされると、Ｑ出力は
OR回路３を経由して遅延回路４の入力端子に印
加される。遅延回路４に論理「１」が印加される
と、7T後にRSフリツプ・フロツプのリセツト端
子に論理「１」が印加され、RSフリツプ・フロ
ツプ２−０は次のクロツクでリセツトされ、同時
に遅延回路４のクリア端子に論理「１」が印加さ
れる。RSフリツプ・フロツプ２−１もRSフリツ
プ・フロツプ２−０と同様な動作を行う。遅延回
路４の出力信号線Ｃの信号は論理「１」が入力さ
れてから4T後に論理「１」に立上り、論理「１」
の状態が4Tから8Tまで続く。EOR回路５−０は
信号線Ｃの信号とRSフリツプ・フロツプ２−０
の出力が不一致のとき論理「１」を出力し、
EOR回路５−１は信号線Ｃの信号とRSフリツ
プ・フロツプ２−１の出力が不一致のとき論理
「１」を出力する。EOR回路５−０の出力はJK
フリツプ・フロツプ６のＪ入力端子に印加され、
EOR回路５−１の出力はＫ入力端子に印加され
る。
次に第３図の動作を第４図を参照しつつ説明す
る。第４図において、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，
Ｇは第３図の同一符号部分の信号波形を示してい
る。なお、入力信号における論理「１」または論
理「０」を表す高レベル部分の間隔は、充分に離
れている。パルス幅判定回路１によつて入力信号
が論理「０」であると判定されると、RSフリツ
プ・フロツプ２−０がセツトされ、信号線Ａが高
レベルになる。RSフリツプ・フロツプ２−０が
セツトされると、遅延回路４に高レベルが入力さ
れ、4T後に信号線Ｃが高レベルになる。RSフリ
ツプ・フロツプ２−０がセツトされてから4Tま
での期間、EOR回路５−０は信号線Ｅを低レベ
ルにする。このとき信号線Ｆは高レベルであるか
ら、JKフリツプ・フロツプ６の出力信号線Ｇは
低レベルになる。信号線Ｃが高レベルになると、
EOR回路５−０は信号線Ｅを高レベルにし、
EOR回路５−１は信号線Ｆを低レベルにする。
これによつて信号線Ｇは高レベルとなる。RSフ
リツプ・フロツプ２−０がセツトされてから7T
時間経過すると、RSフリツプ・フロツプ２−０，
２−１のリセツト端子に高レベルが印加され、
RSフリツプ・フロツプ２−０がリセツトされ、
RSフリツプフロツプ２−０がリセツトされると、
信号線Ｃおよび信号線Ｄは低レベルになり、
EOR回路５−１が信号線Ｆを高レベルにする。
信号線ＥおよびＦが共に高レベルになると、信号
線Ｇはクロツクが生成される度にその状態を反転
する。
る。第４図において、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，
Ｇは第３図の同一符号部分の信号波形を示してい
る。なお、入力信号における論理「１」または論
理「０」を表す高レベル部分の間隔は、充分に離
れている。パルス幅判定回路１によつて入力信号
が論理「０」であると判定されると、RSフリツ
プ・フロツプ２−０がセツトされ、信号線Ａが高
レベルになる。RSフリツプ・フロツプ２−０が
セツトされると、遅延回路４に高レベルが入力さ
れ、4T後に信号線Ｃが高レベルになる。RSフリ
ツプ・フロツプ２−０がセツトされてから4Tま
での期間、EOR回路５−０は信号線Ｅを低レベ
ルにする。このとき信号線Ｆは高レベルであるか
ら、JKフリツプ・フロツプ６の出力信号線Ｇは
低レベルになる。信号線Ｃが高レベルになると、
EOR回路５−０は信号線Ｅを高レベルにし、
EOR回路５−１は信号線Ｆを低レベルにする。
これによつて信号線Ｇは高レベルとなる。RSフ
リツプ・フロツプ２−０がセツトされてから7T
時間経過すると、RSフリツプ・フロツプ２−０，
２−１のリセツト端子に高レベルが印加され、
RSフリツプ・フロツプ２−０がリセツトされ、
RSフリツプフロツプ２−０がリセツトされると、
信号線Ｃおよび信号線Ｄは低レベルになり、
EOR回路５−１が信号線Ｆを高レベルにする。
信号線ＥおよびＦが共に高レベルになると、信号
線Ｇはクロツクが生成される度にその状態を反転
する。
パルス幅判定回路１によつて入力信号が論理
「１」であると判定されると、RSフリツプ・フロ
ツプ２−１がセツトされ、信号線Ｂが高レベルに
なる。信号線Ｂが高レベルになると、遅延回路４
に高レベルに入力される。RSフリツプ・フロツ
プ２−１がセツトされると、EOR回路５−１は
信号線Ｆを低レベルとする。このとき信号線Ｅは
高レベルであるので、JKフリツプ・フロツプ６
はセツトされ、信号線Ｇは高レベルとなる。RS
フリツプ・フロツプ２−１がセツトされてから
4T後に信号線Ｃは高レベルになる。信号線Ｃが
高レベルになると、EOR回路５−０は信号線Ｅ
を低レベルにし、EOR回路５−１は信号線Ｆを
高レベルにする。これによつて、JKフリツプ・
フロツプ６はリセツトされ、信号線Ｇは低レベル
となる。信号線Ｂが高レベルに立上つてから7T
後に信号線Ｄが高レベルとなり、次のクロツクで
RSフリツプ・フロツプ２−１はリセツトされる。
RSフリツプ・フロツプ２−１がリセツトされて
信号線Ｂが低レベルになると、遅延回路４はクリ
アされ、信号線Ｃおよび信号線Ｄは低レベルにな
る。また、信号線ＥとＦは共に高レベルになり、
信号線Ｇはクロツクが生成される度にその状態を
反転する。
「１」であると判定されると、RSフリツプ・フロ
ツプ２−１がセツトされ、信号線Ｂが高レベルに
なる。信号線Ｂが高レベルになると、遅延回路４
に高レベルに入力される。RSフリツプ・フロツ
プ２−１がセツトされると、EOR回路５−１は
信号線Ｆを低レベルとする。このとき信号線Ｅは
高レベルであるので、JKフリツプ・フロツプ６
はセツトされ、信号線Ｇは高レベルとなる。RS
フリツプ・フロツプ２−１がセツトされてから
4T後に信号線Ｃは高レベルになる。信号線Ｃが
高レベルになると、EOR回路５−０は信号線Ｅ
を低レベルにし、EOR回路５−１は信号線Ｆを
高レベルにする。これによつて、JKフリツプ・
フロツプ６はリセツトされ、信号線Ｇは低レベル
となる。信号線Ｂが高レベルに立上つてから7T
後に信号線Ｄが高レベルとなり、次のクロツクで
RSフリツプ・フロツプ２−１はリセツトされる。
RSフリツプ・フロツプ２−１がリセツトされて
信号線Ｂが低レベルになると、遅延回路４はクリ
アされ、信号線Ｃおよび信号線Ｄは低レベルにな
る。また、信号線ＥとＦは共に高レベルになり、
信号線Ｇはクロツクが生成される度にその状態を
反転する。
第５図は本発明の復調回路の１実施例を示すも
のである。第５図において、７は同期回路、８−
０と８−１はクロツクに関係なくダイレクト・セ
ツト／リセツト機能を有するRSフリツプ・フロ
ツプ、９はJKフリツプ・フロツプ、１０はシフ
トレジスタの如き遅延回路、１１−０と１１−１
はAND回路、１２はパルス幅発生回路、１３−
０と１３−１はJKフリツプ・フロツプ、１４は
OR回路、１５はシフトレジスタの如き遅延回路
をそれぞれ示している。
のである。第５図において、７は同期回路、８−
０と８−１はクロツクに関係なくダイレクト・セ
ツト／リセツト機能を有するRSフリツプ・フロ
ツプ、９はJKフリツプ・フロツプ、１０はシフ
トレジスタの如き遅延回路、１１−０と１１−１
はAND回路、１２はパルス幅発生回路、１３−
０と１３−１はJKフリツプ・フロツプ、１４は
OR回路、１５はシフトレジスタの如き遅延回路
をそれぞれ示している。
同期回路７は、入力信号のパルス幅がクロツク
周期よりも短い場合でも、これに対応したパルス
出力を生成するものである。AND回路１１−０
は、復調出力が低レベル、遅延回路１０の出力端
子ｂ，ｃ，ｄが高レベル、並びにｅ，ｆ，ｇが低
レベルの場合に、信号線ｈを高レベルとする。
AND回路１１−１は復調出力が低レベル、ｂ，
ｃ，ｄが低レベル、並びにｅ，ｆ，ｇが高レベル
の場合に、信号線ｉを高レベルとする。JKフリ
ツプ・フロツプ１３−０がセツトされると、復調
出力が高レベルになると共に、遅延回路１５に高
レベル信号が入力され、2T後にフリツプ・フロ
ツプ１３−０がリセツトされる。即ち論理「０」
の信号パターンが復調出力として得られる。JK
フリツプ・フロツプ１３−１がセツトされた場合
には、論理「１」の信号パターンが復調出力とし
て得られる。
周期よりも短い場合でも、これに対応したパルス
出力を生成するものである。AND回路１１−０
は、復調出力が低レベル、遅延回路１０の出力端
子ｂ，ｃ，ｄが高レベル、並びにｅ，ｆ，ｇが低
レベルの場合に、信号線ｈを高レベルとする。
AND回路１１−１は復調出力が低レベル、ｂ，
ｃ，ｄが低レベル、並びにｅ，ｆ，ｇが高レベル
の場合に、信号線ｉを高レベルとする。JKフリ
ツプ・フロツプ１３−０がセツトされると、復調
出力が高レベルになると共に、遅延回路１５に高
レベル信号が入力され、2T後にフリツプ・フロ
ツプ１３−０がリセツトされる。即ち論理「０」
の信号パターンが復調出力として得られる。JK
フリツプ・フロツプ１３−１がセツトされた場合
には、論理「１」の信号パターンが復調出力とし
て得られる。
第６図は第５図の復調回路の動作を示すもので
ある。第６図のａ，ｂ，ｃ，ｄ，ｅ，ｆは第５図
の同一符号部分の信号波形を示している。第６図
は上述の説明から容易に理解できるものと思われ
るので、第６図についての説明は省略する。
ある。第６図のａ，ｂ，ｃ，ｄ，ｅ，ｆは第５図
の同一符号部分の信号波形を示している。第６図
は上述の説明から容易に理解できるものと思われ
るので、第６図についての説明は省略する。
以上の説明から明らかなように、本発明によれ
ば、変調回路も復調回路も同じ周波数のクロツク
で機能するため、特に高速のクロツクを必要とし
ない。また、信号レベルの変化ではなく、論理そ
のものを変調波形と対応させて伝送し、復調後の
論理から正確なパルス幅を再生する方式のため、
伝送系、変調回路および復調回路において何らパ
ルス幅の変動を受けない高品質の信号伝送を行う
ことが出来る。
ば、変調回路も復調回路も同じ周波数のクロツク
で機能するため、特に高速のクロツクを必要とし
ない。また、信号レベルの変化ではなく、論理そ
のものを変調波形と対応させて伝送し、復調後の
論理から正確なパルス幅を再生する方式のため、
伝送系、変調回路および復調回路において何らパ
ルス幅の変動を受けない高品質の信号伝送を行う
ことが出来る。
第１図はマンチエスタ・コードを説明する図、
第２図は変調回路に入力される信号の１例を示す
図、第３図は本発明の変調回路の１実施例のブロ
ツク図、第４図は第３図の変調回路の動作を説明
するタイムチヤート、第５図は本発明の復調回路
の１実施例のブロツク図、第６図は第５図の復調
回路の第１実施例の動作を説明するタイムチヤー
トである。 １……パルス幅判定回路、２−０と２−１……
RSフリツプ・フロツプ、３……OR回路、４……
シフトレジスタの如き遅延回路、５−０と５−１
……EOR（排他的論理和）回路、６……JKフリ
ツプ・フロツプ、７……同期回路、８−０と８−
１……クロツクに関係なくダイレクト／リセツト
機能を有するRSフリツプ・フロツプ、９……JK
フリツプ・フロツプ、１０……シフトレジスタの
如き遅延回路、１１−０と１１−１……AND回
路、１２……パルス幅発生回路１３−０と１３−
１……JKフリツプ・フロツプ、１４……OR回
路、１５……シフトレジスタの如き遅延回路。
第２図は変調回路に入力される信号の１例を示す
図、第３図は本発明の変調回路の１実施例のブロ
ツク図、第４図は第３図の変調回路の動作を説明
するタイムチヤート、第５図は本発明の復調回路
の１実施例のブロツク図、第６図は第５図の復調
回路の第１実施例の動作を説明するタイムチヤー
トである。 １……パルス幅判定回路、２−０と２−１……
RSフリツプ・フロツプ、３……OR回路、４……
シフトレジスタの如き遅延回路、５−０と５−１
……EOR（排他的論理和）回路、６……JKフリ
ツプ・フロツプ、７……同期回路、８−０と８−
１……クロツクに関係なくダイレクト／リセツト
機能を有するRSフリツプ・フロツプ、９……JK
フリツプ・フロツプ、１０……シフトレジスタの
如き遅延回路、１１−０と１１−１……AND回
路、１２……パルス幅発生回路１３−０と１３−
１……JKフリツプ・フロツプ、１４……OR回
路、１５……シフトレジスタの如き遅延回路。
Claims (1)
- 【特許請求の範囲】 １ 論理値（Ａは０または１の値を取る）を小さ
なパルス幅で表すと共に論理値Ｂ（Ａを反転した
値を取る）を大きなパルス幅で表す入力信号を取
込み、入力信号が論理値Ａを表している場合には
NT（Ｎは２以上の整数であり、Ｔはクロツク周
期を表す）の低レベル信号とこれに続くNTの高
レベル信号を伝送路上に送出し、入力信号が論理
値Ｂを表している場合にはNTの高レベル信号と
これに続くNTの低レベル信号を伝送路上に送出
し、入力信号が論理値Ａまたは論理値Ｂの何れを
も表していない場合には、周期2Tの矩形波を伝
送路上に送出する変調回路と、 上記伝送路上の信号を受信し、NTの低レベル
信号とこれに続くNTの高レベル信号を受信した
場合には論理値Ａに対応するパルス幅の信号を出
力し、NTの高レベル信号とこれに続くNTの低
レベル信号を受信した場合には論理値Ｂに対応す
るパルス幅の信号を出力する復調回路と を具備する信号伝送方式であつて、 上記変調回路は、 上記入力信号の極性変換点を検出してから所定
時間後における入力信号の電圧レベルを判定して
入力信号の論理値を定めるパルス幅判定回路、 上記パルス幅判定回路が論理値Ａを判定したと
きにセツトされる第１のフリツプ・フロツプ、 上記パルス幅判定回路が論理値Ｂを判定したと
きにセツトされる第２のフリツプ・フロツプ、 上記第１のフリツプ・フロツプのセツト出力と
上記第２のフリツプ・フロツプのセツト出力が入
力されるOR回路、 上記OR回路の出力が供給される入力端子と、
OR回路の反転出力が供給されるクリア端子と、
クロツクが供給されるクロツク端子と、入力信号
を第１の所定時間遅延させた信号を出力する第１
の出力と、入力信号を第１の所定時間より大きい
第２の所定時間遅延させた信号を出力する第２の
出力とを有する遅延回路、 上記遅延回路の第２の出力を第１のフリツプ・
フロツプおよび第２のフリツプ・フロツプのリセ
ツト入力に供給する信号線、 上記第１のフリツプ・フロツプのリセツト出力
と上記遅延回路の第１の出力とを入力する第１の
排他的論理和回路、 上記第２のフリツプ・フロツプのリセツト出力
と上記遅延回路の第１の出力とを入力する第２の
排他的論理和回路、 上記第１の排他的論理和回路の出力がＪ入力端
子に供給され且つ上記第２の排他的論理和回路の
出力がＫ入力端子に供給されるJKフリツプ・フ
ロツプ、並びに 上記遅延回路およびJKフリツプ・フロツプに
周期Ｔのクロツクを供給するクロツク源を有し、 上記復調回路は、 周期Ｔのクロツクを発生するクロツク源、 上記伝送路上の変調信号を上記クロツク源のク
ロツクに同期させる同期回路、 上記同期回路の出力が供給される入力端子と上
記クロツクが供給されるクロツク端子と複数の出
力端子とを有する遅延回路、 上記遅延回路の出力が、NTの低レベル信号と
これに続くNTの高レベル信号に対応する第１の
パターンになつたことを検出する第１の検出手
段、 上記遅延回路の出力が、NTの高レベル信号と
これに続くNTの低レベル信号に対応する第２の
パターンになつたことを検出する第２の検出手
段、並びに 上記第１の検出手段の出力がアクテイブなとき
に論理値Ａに対応するパルス幅の信号を生成する
と共に上記第２の検出手段の出力がアクテイブな
ときに論理値Ｂに対応するパルス幅の信号を生成
するパルス幅発生回路を有する ことを特徴とする信号伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55176230A JPS5799851A (en) | 1980-12-13 | 1980-12-13 | Signal transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55176230A JPS5799851A (en) | 1980-12-13 | 1980-12-13 | Signal transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5799851A JPS5799851A (en) | 1982-06-21 |
| JPH0311140B2 true JPH0311140B2 (ja) | 1991-02-15 |
Family
ID=16009903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55176230A Granted JPS5799851A (en) | 1980-12-13 | 1980-12-13 | Signal transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5799851A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1984005002A1 (en) * | 1983-06-08 | 1984-12-20 | American Telephone & Telegraph | Multi-function data signal processing method and apparatus |
| JPS59195855U (ja) * | 1983-06-10 | 1984-12-26 | 日本電気株式会社 | 復調器 |
-
1980
- 1980-12-13 JP JP55176230A patent/JPS5799851A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5799851A (en) | 1982-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3602828A (en) | Self-clocking detection system | |
| US4606050A (en) | System for detecting and recovering a transmitted signal | |
| JPS62501044A (ja) | クロック回復回路 | |
| US4189621A (en) | CMI-encoder | |
| JPH10313303A (ja) | クロック抽出回路 | |
| JPH0311140B2 (ja) | ||
| US4213007A (en) | Method and apparatus for monitoring a pulse-code modulated data transmission | |
| JP2970561B2 (ja) | デジタル信号識別方法とその方法を実施するための装置 | |
| JP2572969B2 (ja) | スプリツトフエ−ズ符号化回路 | |
| JP3478290B2 (ja) | Ｄｕｔｙ補正回路 | |
| JP2562093B2 (ja) | 光伝送パルスを用いた３値信号伝送方式 | |
| SU1363524A1 (ru) | Приемник фазоманипулированных сигналов | |
| SU1406809A2 (ru) | Устройство дл приема биимпульсных сигналов | |
| JPH02220536A (ja) | 復調回路 | |
| JP3458782B2 (ja) | Ｄｕｔｙ補正回路 | |
| JPS5843653A (ja) | パルス変調回路 | |
| JPS63292840A (ja) | クロック信号再生回路 | |
| JPS59219031A (ja) | トレ−ニング方式 | |
| JPH0514422A (ja) | パルス整形回路 | |
| JPS58130657A (ja) | 復調搬送波再生回路 | |
| JPS63316523A (ja) | バイフェ−ズ信号復調回路 | |
| JPH0537513A (ja) | 基準位相抽出回路 | |
| JPS5931906B2 (ja) | タイミング信号作成方式 | |
| JPH0328862B2 (ja) | ||
| JPH06291753A (ja) | データ伝送装置 |