JPH0514422A - パルス整形回路 - Google Patents
パルス整形回路Info
- Publication number
- JPH0514422A JPH0514422A JP3161410A JP16141091A JPH0514422A JP H0514422 A JPH0514422 A JP H0514422A JP 3161410 A JP3161410 A JP 3161410A JP 16141091 A JP16141091 A JP 16141091A JP H0514422 A JPH0514422 A JP H0514422A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- reception
- negative
- positive
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 インタフェース受信回路のレシーバで受信し
た受信信号からアンダーシュートによるパルスを除去す
ることを目的とする。 【構成】 受信信号のＲＺ(Return to Zero)の性質を利
用して正極受信パルスおよび負極受信パルスの立上がり
および立下がりを検出してアンダーシュートによるパル
スを判定し、マスクを付加してアンダーシュートによる
パルスを除去することを特徴としている。 【効果】 インタフェース受信回路で安定した受信クロ
ックが得られる。
た受信信号からアンダーシュートによるパルスを除去す
ることを目的とする。 【構成】 受信信号のＲＺ(Return to Zero)の性質を利
用して正極受信パルスおよび負極受信パルスの立上がり
および立下がりを検出してアンダーシュートによるパル
スを判定し、マスクを付加してアンダーシュートによる
パルスを除去することを特徴としている。 【効果】 インタフェース受信回路で安定した受信クロ
ックが得られる。
Description
【０００１】
【産業上の利用分野】本発明はパルス整形回路、さらに
詳しくは伝送路信号にバイポーラ信号を利用するインタ
フェース受信回路において、レシーバによる再生データ
にアンダーシュートによるパルスが存在する場合そのパ
ルスを除去するパルス整形回路に関するものである。
詳しくは伝送路信号にバイポーラ信号を利用するインタ
フェース受信回路において、レシーバによる再生データ
にアンダーシュートによるパルスが存在する場合そのパ
ルスを除去するパルス整形回路に関するものである。
【０００２】
【従来の技術】図４は伝送路信号にバイポーラ信号を利
用するインタフェース受信回路の構成を示すブロック図
で、図において、３１はバイポーラ受信信号を正極受信
パルス（ｒ）および負極受信パルス（ｓ）に変換するレ
シーバ、３２はＯＲゲート、３３は受信パルス（ｔ）か
ら再生クロック（ｕ）を生成するディジタルＰＬＬであ
る。
用するインタフェース受信回路の構成を示すブロック図
で、図において、３１はバイポーラ受信信号を正極受信
パルス（ｒ）および負極受信パルス（ｓ）に変換するレ
シーバ、３２はＯＲゲート、３３は受信パルス（ｔ）か
ら再生クロック（ｕ）を生成するディジタルＰＬＬであ
る。
【０００３】次に図４に示すインタフェース受信回路の
動作について図５の動作タイミングチャートを用いて説
明する。ＣＣＩＴＴにより勧告されている一次群速度イ
ンターフェース（Ｉ．４３１）レイヤ１では、図５に示
すようなアンダーシュートを付加したＡＭＩ(Alternate
Mark Inversion)信号が規定されている。このようなＡ
ＭＩ信号は、伝送距離が長くなると伝送ケーブルの特性
によりパルス波形の劣化が起こるためアンダーシュート
はなくなるが、伝送距離が短いと、図５に示すようにア
ンダーシュートはそのまま存在する。そして、ＡＭＩ信
号はレシーバ３１によりユニポーラパルスに変換され、
正極受信パルス（ｒ）および負極受信パルス（ｓ）に変
換されるが、伝送距離が短いとアンダーシュートもパル
スとして現れる。そして、正極受信パルス（ｒ）および
負極受信パルス（ｓ）からディジタルＰＬＬ３３で再生
クロック（ｕ）が生成される場合、それぞれの受信パル
スの位相を検出してクロックを同期させているが、ディ
ジタルＰＬＬ３３がアンダーシュートの位相まで引き込
んでしまう現象が発生する。
動作について図５の動作タイミングチャートを用いて説
明する。ＣＣＩＴＴにより勧告されている一次群速度イ
ンターフェース（Ｉ．４３１）レイヤ１では、図５に示
すようなアンダーシュートを付加したＡＭＩ(Alternate
Mark Inversion)信号が規定されている。このようなＡ
ＭＩ信号は、伝送距離が長くなると伝送ケーブルの特性
によりパルス波形の劣化が起こるためアンダーシュート
はなくなるが、伝送距離が短いと、図５に示すようにア
ンダーシュートはそのまま存在する。そして、ＡＭＩ信
号はレシーバ３１によりユニポーラパルスに変換され、
正極受信パルス（ｒ）および負極受信パルス（ｓ）に変
換されるが、伝送距離が短いとアンダーシュートもパル
スとして現れる。そして、正極受信パルス（ｒ）および
負極受信パルス（ｓ）からディジタルＰＬＬ３３で再生
クロック（ｕ）が生成される場合、それぞれの受信パル
スの位相を検出してクロックを同期させているが、ディ
ジタルＰＬＬ３３がアンダーシュートの位相まで引き込
んでしまう現象が発生する。
【０００４】
【発明が解決しようとする課題】解決しようとする問題
点は、上記のような図４，図５に示すインタフェース受
信回路では、ディジタルＰＬＬが誤ってアンダーシュー
トの位相を引き込んでしまい再生クロックが不安定にな
る点にある。
点は、上記のような図４，図５に示すインタフェース受
信回路では、ディジタルＰＬＬが誤ってアンダーシュー
トの位相を引き込んでしまい再生クロックが不安定にな
る点にある。
【０００５】本発明はかかる課題を解決するためになさ
れたもので、レシーバ出力の正極受信パルスおよび負極
受信パルスにアンダーシュートによるパルスが存在する
場合でも、安定した受信クロックが得られるパルス整形
回路を提供することを目的としている。
れたもので、レシーバ出力の正極受信パルスおよび負極
受信パルスにアンダーシュートによるパルスが存在する
場合でも、安定した受信クロックが得られるパルス整形
回路を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明に係わるパルス整
形回路は、受信信号のＲＺ(Return to Zero)の性質を利
用して正極受信パルスおよび負極受信パルスの立上がり
および立下がりを検出してアンダーシュートによるパル
スを判定し、マスクを付加してアンダーシュートによる
パルスを除去することを特徴としている。
形回路は、受信信号のＲＺ(Return to Zero)の性質を利
用して正極受信パルスおよび負極受信パルスの立上がり
および立下がりを検出してアンダーシュートによるパル
スを判定し、マスクを付加してアンダーシュートによる
パルスを除去することを特徴としている。
【０００７】なお、ＡＭＩ出力信号のアンダーシュート
を少なくする先行技術としては、ドライバ回路トランス
の入力に並列に抵抗を設けることで実現する，特開平２
−４２８１３号公報「ドライバ回路」に開示された発明
がある。
を少なくする先行技術としては、ドライバ回路トランス
の入力に並列に抵抗を設けることで実現する，特開平２
−４２８１３号公報「ドライバ回路」に開示された発明
がある。
【０００８】
【作用】本発明においては、受信信号のＲＺ(Return to
Zero)の性質を利用することで、簡単な回路構成でアン
ダーシュートによるパルスの除去が可能となる。
Zero)の性質を利用することで、簡単な回路構成でアン
ダーシュートによるパルスの除去が可能となる。
【０００９】
【実施例】以下、本発明の一実施例を図面について説明
する。図１は本発明の一実施例であるインタフェース受
信回路の構成を示すブロック図で、図において、１はバ
イポーラ受信信号を正極受信パルスおよび負極受信パル
スに変換するレシーバ、２は本発明におけるパルス整形
回路で、正極受信パルス（ａ）および負極受信パルス
（ｂ）からアンダーシュートによるパルスを除去する。
３は正極整形パルス（ｃ）および負極整形パルス（ｄ）
から受信パルス（ｅ）を生成するＯＲゲート、４は受信
パルス（ｅ）から再生クロック（ｆ）を生成するディジ
タルＰＬＬである。
する。図１は本発明の一実施例であるインタフェース受
信回路の構成を示すブロック図で、図において、１はバ
イポーラ受信信号を正極受信パルスおよび負極受信パル
スに変換するレシーバ、２は本発明におけるパルス整形
回路で、正極受信パルス（ａ）および負極受信パルス
（ｂ）からアンダーシュートによるパルスを除去する。
３は正極整形パルス（ｃ）および負極整形パルス（ｄ）
から受信パルス（ｅ）を生成するＯＲゲート、４は受信
パルス（ｅ）から再生クロック（ｆ）を生成するディジ
タルＰＬＬである。
【００１０】図２は、図１に示すパルス整形回路の一実
施例を示すブロック図で、図において、１１は正極受信
パルス（ａ）の立下がりを検出する立下がりエッジ検出
回路、１２は負極受信パルス（ｂ）の立下がりを検出す
る立下がりエッジ検出回路、１３は正極受信パルス
（ａ）の立上がりを検出する立上がりエッジ検出回路、
１４は負極受信パルス（ｂ）の立上がりを検出する立上
がりエッジ検出回路、１５は正極受信パルス（ａ）に遅
延を与える遅延回路、１６は負極受信パルス（ｂ）に遅
延を与える遅延回路である。
施例を示すブロック図で、図において、１１は正極受信
パルス（ａ）の立下がりを検出する立下がりエッジ検出
回路、１２は負極受信パルス（ｂ）の立下がりを検出す
る立下がりエッジ検出回路、１３は正極受信パルス
（ａ）の立上がりを検出する立上がりエッジ検出回路、
１４は負極受信パルス（ｂ）の立上がりを検出する立上
がりエッジ検出回路、１５は正極受信パルス（ａ）に遅
延を与える遅延回路、１６は負極受信パルス（ｂ）に遅
延を与える遅延回路である。
【００１１】また、１７は正極受信パルス（ａ）の立下
がりエッジから所定の幅を持つ第１の正マスク（ｊ）を
生成するマスク生成回路、１８は負極受信パルス（ｂ）
の立下がりエッジから所定の幅を持つ第１の負マスク
（ｋ）を生成するマスク生成回路、１９は第１の正マス
ク（ｊ）と負極受信パルスの立上がりエッジ（ｏ）の位
相を比較するＡＮＤゲート、２０は第１の負マスク
（ｋ）と正極受信パルスの立上がりエッジ（ｎ）の位相
を比較するＡＮＤゲート、２１は位相比較結果（ｌ）か
ら第２の負マスク（ｑ）を生成するＳＲフリップフロッ
プ、２２は位相比較結果（ｍ）から第２の正マスク
（ｐ）を生成するＳＲフリップフロップ、２３は正極受
信パルスのアンダーシュートを第２の正マスク（ｐ）に
より制御するＡＮＤゲート、２４は負極受信パルスのア
ンダーシュートを第２の負マスク（ｑ）により制御する
ＡＮＤゲートである。
がりエッジから所定の幅を持つ第１の正マスク（ｊ）を
生成するマスク生成回路、１８は負極受信パルス（ｂ）
の立下がりエッジから所定の幅を持つ第１の負マスク
（ｋ）を生成するマスク生成回路、１９は第１の正マス
ク（ｊ）と負極受信パルスの立上がりエッジ（ｏ）の位
相を比較するＡＮＤゲート、２０は第１の負マスク
（ｋ）と正極受信パルスの立上がりエッジ（ｎ）の位相
を比較するＡＮＤゲート、２１は位相比較結果（ｌ）か
ら第２の負マスク（ｑ）を生成するＳＲフリップフロッ
プ、２２は位相比較結果（ｍ）から第２の正マスク
（ｐ）を生成するＳＲフリップフロップ、２３は正極受
信パルスのアンダーシュートを第２の正マスク（ｐ）に
より制御するＡＮＤゲート、２４は負極受信パルスのア
ンダーシュートを第２の負マスク（ｑ）により制御する
ＡＮＤゲートである。
【００１２】次に本発明の動作について図３の動作タイ
ミングチャートを用いて説明する。正極受信パルス
（ａ）の立下がりエッジ（ｇ）を立下がりエッジ検出回
路１１で検出し、立上がりエッジ（ｎ）を立上がりエッ
ジ検出回路１３で検出する。同様に、負極受信パルス
（ｂ）の立下がりエッジ（ｉ）を立下がりエッジ検出回
路１２で検出し、立上がりエッジ（ｏ）を立上がりエッ
ジ検出回路１４で検出する。
ミングチャートを用いて説明する。正極受信パルス
（ａ）の立下がりエッジ（ｇ）を立下がりエッジ検出回
路１１で検出し、立上がりエッジ（ｎ）を立上がりエッ
ジ検出回路１３で検出する。同様に、負極受信パルス
（ｂ）の立下がりエッジ（ｉ）を立下がりエッジ検出回
路１２で検出し、立上がりエッジ（ｏ）を立上がりエッ
ジ検出回路１４で検出する。
【００１３】次に、マスク生成回路１７で正極受信パル
スの立下がりエッジ（ｇ）から任意の幅を持つ第１の正
マスク（ｊ）を生成し、ＡＮＤゲート１９で負極受信パ
ルスの立上がりエッジパルス（ｏ）と位相比較を行う。
ここで、立上がりエッジパルス（ｏ）がＡＮＤゲート１
９を通過した場合には、受信信号のＲＺ(Return to Zer
o)の性質からアンダーシュートによるパルス（ｌ）と判
定できるので、ＳＲフリップフロップ２１により、次の
負極受信パルスの立上がりエッジ（ｏ）が検出されるま
での間、負極受信パルスをマスクする第２の負マスク
（ｑ）が生成される。そして、遅延回路１６で適当な遅
延が付加された負極受信パルス（ｂ）は、ＡＮＤゲート
２４を通過する際に第２の負マスク（ｑ）による制御を
受け、負極受信パルス（ｂ）に存在したアンダーシュー
トは除去され、負極整形パルス（ｄ）を得ることができ
る。
スの立下がりエッジ（ｇ）から任意の幅を持つ第１の正
マスク（ｊ）を生成し、ＡＮＤゲート１９で負極受信パ
ルスの立上がりエッジパルス（ｏ）と位相比較を行う。
ここで、立上がりエッジパルス（ｏ）がＡＮＤゲート１
９を通過した場合には、受信信号のＲＺ(Return to Zer
o)の性質からアンダーシュートによるパルス（ｌ）と判
定できるので、ＳＲフリップフロップ２１により、次の
負極受信パルスの立上がりエッジ（ｏ）が検出されるま
での間、負極受信パルスをマスクする第２の負マスク
（ｑ）が生成される。そして、遅延回路１６で適当な遅
延が付加された負極受信パルス（ｂ）は、ＡＮＤゲート
２４を通過する際に第２の負マスク（ｑ）による制御を
受け、負極受信パルス（ｂ）に存在したアンダーシュー
トは除去され、負極整形パルス（ｄ）を得ることができ
る。
【００１４】同様に、マスク生成回路１８で負極受信パ
ルスの立下がりエッジ（ｉ）から任意の幅を持つ第１の
負マスク（ｋ）を生成し、ＡＮＤゲート２０で正極受信
パルスの立上がりエッジパルス（ｎ）と位相比較を行
い、立上がりエッジパルス（ｎ）がＡＮＤゲート２０を
通過した場合には、アンダーシュートによるパルス
（ｍ）と判定できるので、ＳＲフリップフロップ２２に
より、次の正極受信パルスの立上がりエッジ（ｎ）が検
出されるまでの間、正極受信パルスをマスクする第２の
正マスク（ｐ）が生成される。そして、遅延回路１５で
適当な遅延が付加された正極受信パルス（ａ）は、ＡＮ
Ｄゲート２３を通過する際に第２の正マスク（ｐ）によ
る制御を受け、正極受信パルス（ａ）に存在したアンダ
ーシュートが除去され、正極整形パルス（ｃ）を得るこ
とができる。
ルスの立下がりエッジ（ｉ）から任意の幅を持つ第１の
負マスク（ｋ）を生成し、ＡＮＤゲート２０で正極受信
パルスの立上がりエッジパルス（ｎ）と位相比較を行
い、立上がりエッジパルス（ｎ）がＡＮＤゲート２０を
通過した場合には、アンダーシュートによるパルス
（ｍ）と判定できるので、ＳＲフリップフロップ２２に
より、次の正極受信パルスの立上がりエッジ（ｎ）が検
出されるまでの間、正極受信パルスをマスクする第２の
正マスク（ｐ）が生成される。そして、遅延回路１５で
適当な遅延が付加された正極受信パルス（ａ）は、ＡＮ
Ｄゲート２３を通過する際に第２の正マスク（ｐ）によ
る制御を受け、正極受信パルス（ａ）に存在したアンダ
ーシュートが除去され、正極整形パルス（ｃ）を得るこ
とができる。
【００１５】なお、上述の実施例では、伝送信号にあら
かじめアンダーシュートが付加されている場合について
説明したが、受信回路のトランス等の特性上やむおえず
発生するアンダーシュートの除去に対しても同様に実施
することができる。
かじめアンダーシュートが付加されている場合について
説明したが、受信回路のトランス等の特性上やむおえず
発生するアンダーシュートの除去に対しても同様に実施
することができる。
【００１６】
【発明の効果】以上のように本発明のパルス整形回路
は、簡単な回路構成でレシーバ出力の正極受信パルスお
よび負極受信パルスにアンダーシュートによるパルスが
存在する場合、アンダーシュートによるパルスを除去し
て安定した受信クロックを得ることができる利点があ
る。
は、簡単な回路構成でレシーバ出力の正極受信パルスお
よび負極受信パルスにアンダーシュートによるパルスが
存在する場合、アンダーシュートによるパルスを除去し
て安定した受信クロックを得ることができる利点があ
る。
【図１】本発明の一実施例であるインタフェース受信回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２】本発明のパルス整形回路の一実施例を示すブロ
ック図である。
ック図である。
【図３】本発明の動作を示す動作タイミングチャートで
ある。
ある。
【図４】従来のインタフェース受信回路の構成を示すブ
ロック図である。
ロック図である。
【図５】図４に示す回路の動作を示す動作タイミングチ
ャートである。
ャートである。
１１，１２ 立下がりエッジ検出回路 １３，１４ 立上がりエッジ検出回路 １５，１６ 遅延回路 １７，１８ マスク生成回路 １９，２０，２３，２４ ＡＮＤゲート ２１，２２ ＳＲフリップフロップ ａ 正極受信パルス ｂ 負極受信パルス ｃ 正極整形パルス ｄ 負極整形パルス ｌ 負極アンダーシュート検出パルス ｍ 正極アンダーシュート検出パルス ｐ 第２の正マスク ｑ 第２の負マスク
Claims (1)
- 【特許請求の範囲】 【請求項１】 アンダーシュートを有するバイポーラ受
信信号が入力されるレシーバとユニポーラパルスに変換
された正極受信パルスおよび負極受信パルスから受信ク
ロックを再生するディジタルＰＬＬとの間に設けられ、 正極受信パルスおよび負極受信パルスからパルスの立下
がりエッジを検出する立下がりエッジ検出手段、 正極受信パルスおよび負極受信パルスからパルスの立上
がりエッジを検出する立上がりエッジ検出手段、 正極受信パルスの立下がりエッジから一定の幅を持つ第
１の正マスクを生成する第１の正マスク生成手段、 負極受信パルスの立下がりエッジから一定の幅を持つ第
１の負マスクを生成する第１の負マスク生成手段、 第１の正マスクと負極受信パルスの立上がりエッジパル
スの位相を比較する第１のゲート、 この比較において立上がりエッジパルスが上記第１のゲ
ートを通過した場合には受信信号のＲＺ(Return to Zer
o)の性質からアンダーシュートによるパルスと判定し次
に負極受信パルスの立上がりエッジが検出されるまで第
２の負マスクを生成する第２の負マスク生成手段、 第１の負マスクと正極受信パルスの立上がりエッジパル
スの位相を比較する第２のゲート、 この比較において立上がりエッジパルスが上記第２のゲ
ートを通過した場合には受信信号のＲＺ(Return to Zer
o)の性質からアンダーシュートによるパルスと判定し次
に正極受信パルスの立上がりエッジが検出されるまで第
２の正マスクを生成する第２の正マスク生成手段、 遅延手段により正極受信パルスを遅延させて同期させ、
上記第２の正マスクを用いて該正極受信パルスに存在す
るアンダーシュートによるパルスを除去する手段、 遅延手段により負極受信パルスを遅延させて同期させ、
上記第２の負マスクを用いて該負極受信パルスに存在す
るアンダーシュートによるパルスを除去する手段、 を備えたことを特徴とするパルス整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161410A JPH0514422A (ja) | 1991-07-02 | 1991-07-02 | パルス整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161410A JPH0514422A (ja) | 1991-07-02 | 1991-07-02 | パルス整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514422A true JPH0514422A (ja) | 1993-01-22 |
Family
ID=15734567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161410A Pending JPH0514422A (ja) | 1991-07-02 | 1991-07-02 | パルス整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514422A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009052871A (ja) * | 2007-08-29 | 2009-03-12 | Mitsubishi Electric Corp | 空気調和機、空調システム |
| JP2011135283A (ja) * | 2009-12-24 | 2011-07-07 | Denso Corp | 通信信号処理装置及び通信装置 |
-
1991
- 1991-07-02 JP JP3161410A patent/JPH0514422A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009052871A (ja) * | 2007-08-29 | 2009-03-12 | Mitsubishi Electric Corp | 空気調和機、空調システム |
| JP2011135283A (ja) * | 2009-12-24 | 2011-07-07 | Denso Corp | 通信信号処理装置及び通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0709966B1 (en) | Phase detector with ternary output | |
| US4730347A (en) | Method and apparatus for reducing jitter in a synchronous digital train for the purpose of recovering its bit rate | |
| US6337650B1 (en) | System and method for regenerating clock signal | |
| JPH0514422A (ja) | パルス整形回路 | |
| US4780893A (en) | Bit synchronizer | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| JPH0537511A (ja) | ユニークワード検出回路 | |
| US6066970A (en) | Circuit for producing clock pulses from an inputted base band signal | |
| JP2538604B2 (ja) | タイミング再生回路 | |
| US5311559A (en) | Apparatus for correcting waveform distortion | |
| JP2522398B2 (ja) | 位相制御装置 | |
| KR19980077667A (ko) | 심볼 타이밍 복구장치 | |
| JP2002368728A (ja) | 複数のチャネルを介して並列伝送された受信データを同期させる装置及び方法 | |
| JP3102756B2 (ja) | クロック抽出回路 | |
| JPS6018079A (ja) | サンプリングパルス発生回路 | |
| KR100191307B1 (ko) | 디지털심볼타이밍복구장치 | |
| JPS58209252A (ja) | 符号識別再生回路 | |
| JPH0311140B2 (ja) | ||
| JPH029243A (ja) | タイミング再生回路 | |
| JPS6138663B2 (ja) | ||
| JPH01260943A (ja) | 通信端末装置 | |
| JPS6386921A (ja) | 再生回路 | |
| JPH04267651A (ja) | ３値符号タイミング抽出回路 | |
| JPS5911081A (ja) | サンプリングクロツクパルス再生回路 | |
| JPH0837523A (ja) | 位相検出方法および位相検出回路 |