JPS6367931A - 高速光バス - Google Patents

高速光バス

Info

Publication number
JPS6367931A
JPS6367931A JP61212896A JP21289686A JPS6367931A JP S6367931 A JPS6367931 A JP S6367931A JP 61212896 A JP61212896 A JP 61212896A JP 21289686 A JP21289686 A JP 21289686A JP S6367931 A JPS6367931 A JP S6367931A
Authority
JP
Japan
Prior art keywords
clock
signal
signals
electrical
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61212896A
Other languages
English (en)
Other versions
JPH0744532B2 (ja
Inventor
Isamu Takano
高野 勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61212896A priority Critical patent/JPH0744532B2/ja
Publication of JPS6367931A publication Critical patent/JPS6367931A/ja
Publication of JPH0744532B2 publication Critical patent/JPH0744532B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、高速光バスを用いた電子計算機、電子交換器
等の情報処理システムにおいて大容量の情報を高速に伝
送する光ファイバーを用いた高速光バスに関する。
(従来の技術) 電子計算機等を用いた情報処理の高速化・分散化が進む
につれ、大容量情報を高速かつ高品質で伝送可能な光フ
ァイバを用いた高速光バスの必要性が高まりつつある。
本発明はこの高速光バスに関するものである。
第2図は、8本の光ファイバを用いた一般的な高速光バ
スのブロック構成図の一例である。同図において、30
1は送信部、302(t )〜302(N )はデータ
線、302(N+□、は同期線、303c 1 )〜3
03(Nや、)は電気/光交換部(EO)、304(□
)〜304(N+1)は光ファイバ、305(I)〜3
05(No)は光/電気変換部(OE)、306c 1
)〜30B(N−1)は広帯域アンプ(A)、309(
I)〜309(N)は識別再生回路(DC)、310は
受信部である。
第2図の如く、送信部から送信される同期クロック及び
この同期クロックに同期したN木の並列情報は、各々同
期線302(N )及びデータ線302(s )〜30
2(N+t )を用いて伝送され、N+1個の電気/光
変換部303(1)〜303(N+1 )で電気信号か
ら光信号に変換きれる。この光信号がN+1個の光ファ
イバ304(1)〜304(Nや、)を用いて受信側へ
伝送され、受信側のN+1個の光/電気変換部で305
(1)〜305(N+ t )で電気信号に変換きれ同
期クロック及び受信情報となる。更に前述のN木のデー
タi 302(□)〜302(N)を用いて伝送された
受信情報は、同期線302(N+I)を用いて伝送され
た同期クロックと識別再生回路309(、)〜309(
N−□、を用い −て、波形の識別整形及び再生を行な
い、受信部(310)に情報を伝送している。
(発明が解決しようとする問題点) 第2図において、電気/光交換部303(I>〜303
(N+−)、光/電気変換部(305(1)〜305(
N+1 ) )、広帯域アンプ306(I)〜306c
 N+1 )は、一般にトランジスタ等の電気素子や、
レーザダイオード、発光ダイオード等の発光素子および
アバランシェフォトダイオード等の受光素子から構成さ
れており、これら各素子は個々に特性のばらつきを有し
ている。例えば、電気素子は波形の応答特性のばらつき
、発光素子は発光波長のばらつき、更には各素子の温度
特性のばらつきである。光ファイバ304(+ )〜3
04(N□、においては、ファイバの分散特性等のばら
つきである。
高速に並列データ伝送を行なう場合、特にこれらの素子
特性のばらつきや送信される信号のパターン効果が、送
信情報のデータ間のスキュー(位相歪)や信号間の遅延
ばらつきを増強させる。また、布設されるケーブル間の
距離精度によっても信号間の位相ばらつきは生じてしま
う。
受信部(310)においては、前記同期線302(N−
1)を用いて送信される同期クロックと識別再生回路3
09(1)〜309(N)を用いて送信情報の信号波形
を識別再生を行ないデータ間のスキュー及び信号間の遅
延ばらつきを吸収していた。しかしながら、同期クロッ
ク及び送信情報は、素子特性のばらつきや送信信号のパ
ターン効果等のために波形ジッタを有している。更には
送信情報のスキュー等の吸収に用いる同期クロックと送
信信号の位相関係は、バス布設時に一意に定まる。この
ため、送信信号間及び同期クロック相互の位相関係が最
適な状態にあるとは限定できず、加えて送信信号及び同
期クロックのジッタのために、識別再生回路309(1
)〜309(N)を用いて波形の識別再生する際の符号
誤りの発生率が高くなる。そのため、送信部301−受
信部310間での伝送誤り率が低下する。このような欠
点は、光ファイバを用いた高速光バスのより一層の高速
化を阻む要因となっている。
本発明は上記欠点に鑑みてなされたものであり、本発明
の目的は、送信側から受信側に対して同期クロックを送
信することにより受信信号の識別を誤りなく行なうとと
もに、並列に送信されるデータ間の位相状態が同位相と
なるように送信データの位相を制御する高速光バスを提
供することにある。
(問題点を解決するための手段) 前述の問題点を解決するために本発明が提供する高速光
バスは、N個のデータ信号と1個のクロック信号とでな
るN+1個の情報系列のうちの前記クロック信号が共通
に入力され、前記N個のデータ信号の波形整形をそれぞ
れ行なうN個の波形整形回路と;前記クロック信号と前
記N個の波形整形回路の出力とがそれぞれ入力されるN
+1個の電気/光交換器と;前記N+1個の電気/光交
換器に一端がそれぞれ接続されたN+1本の光ファイバ
と;前記N+1本の光ファイバの出力を直接または光学
レンズを介してそれぞれ入力するN+1個の光/電気変
換器と:前記N+1個の光/電気変換器の出力を増幅す
るN+1個の広帯域増幅器と;前記N+1個の広帯域増
幅器に従属接続され、電気信号の伝播時間を変えるN+
1個の電気信号遅延手段と:前記N+1個の電気信号遅
延手段のうち前記データ信号に対応するN個の電気信号
遅延手段の出力からクロック成分を抽出するN個のタイ
ミング抽出手段と:前記N+1個の電気信号遅延手段の
うち前記クロック信号に対応する1個の電気信号遅延手
段の出力を基準クロック信号とし、該クロック信号とN
個のタイミング抽出手段の出力として得られるクロック
成分との位相比較をそれぞれ行ない、そのクロック信号
に対する各クロック成分の位相差に相当する遅延を指示
する遅延制御信号を各クロック成分に対応する前記電気
信号遅延手段にそれぞれ出力するN個の位相比較器と;
前記クロック信号に対応する1個の電気信号遅延手段の
出力のクロック信号で前記N個の電気信号遅延手段の出
力をそれぞれ識別するN個の識別再生回路とを含むこと
を特徴とする。
(作用) 高速光バスを実現する上で、構成する回路数をできるだ
け少なくすることが望ましく、送信部において同期クロ
ックを用いて送信データの波形整形を行なうとともに、
送信部から受信部へ同期クロックを送信しデータ間のス
キュー及び信号間の遅延ばらつきを吸収することにより
、より少ない回路規模での高速光バスの実現が期待でき
る。また、送信部から伝送されたN個の情報は、光/電
気変換器で電気信号に変換され、増幅された後電気信号
遅延手段を介して2分岐される。2分岐されたデータ信
号のうち一方は、タイミング抽出回路へ入力され、自デ
ータから粗いクロック信号(前述のクロック成分)を抽
出する。このタイミング抽出回路で抽出されたN個の粗
いクロック信号は、各々の位相比較器に入力される。ま
た、データ系列と同様に広帯域増幅器で増幅された同期
クロックは、N個の位相比較器に共通に入力され、N個
の粗いクロック信号との位相比較が各々行なわれる。こ
の位相比較の出力は、広帯域増幅器に従属に設けられて
いるN個の電気信号遅延手段に対して、位相比較結果に
基づき、同期り詰ツクとN個の各々の粗いクロック信号
とが同位相となるべく、遅延量の増減を制御する電気信
号を発生する。これによってN個のタイミング信号、す
なわちN個のデータ信号は送信側から送信されて同期ク
ロックと全て同位相となる。そして、本発明では、この
同期クロックで電気信号遅延手段のデータ出力信号を識
別再生するから、データ間の一8= スキュー及び信号間の遅延ばらつきの吸収が可能となり
、データ間の同期を確実に得ることが可能となる。
(実施例) 以下に、実施例を挙げ、本発明の高速光バスの動作原理
を説明する。第1図は、本発明の一実施例を示す高速光
バスの構成図であり、101は送信部、102(1)〜
102(N+1)はデータ線、103(1)〜103(
N−1)は波形整形回路(REG)、104(1)〜1
04(N−s )は電気/光変換部(EO)、1o5(
1)〜105(s□)は光ファイバ、106(I)〜1
06(He 1 )は光/電気変換部(OE)、107
(1)〜1o7(N+1)ハ広帯域増幅回路(A)、1
08cI)〜108(N+、)は電気信号遅延回路(D
L)、109ct)〜1090+)は識別再生回路(D
EC)、110(I)〜110(N)はタイミング抽出
回路(TIM)(本回路については”PCM通信の基礎
と新技術”、猪瀬博、速報に詳しい記述がある)、11
1(1)〜111(N)は位相比較器(PC)(位相比
較器については“PLL−ICの使い方”、畑雅恭、古
川針弁共著に詳述しである)、113は受信部である。
同図において、送信部101から送信されるN個の並列
情報は、データ線102(1)〜102(N)を用いて
伝送され、N個の波形整形回路103(I)〜103(
N)に入力される。この波形整形回路103(1)〜1
03(N)に入力された並列データ情報は、同じく送信
部からデータ線102(N+1)を介して伝送され、N
個の波形整形回路103cI)〜103(N)に入力さ
れる同期クロックによって識別再生することにより、電
気信号から光信号に変換される直前において、スキュー
補償が行なわれる。波形整形回路103(I)〜103
(N)においてスキュー補償がなされたN個の並列情報
、および送信部からデータ線102(N+1)を介して
伝送された同期クロックは、N+1個の電気/光変換部
104(s )〜104< N+1 )において、電気
信号から光信号へ変換されたのち、N+1本の光ファイ
バ105(s )〜105(N+1 )に送出される。
光ファイバ105c t )〜105(N+s )に送
出された光信号は、N+1個の光/電気変換部106(
s )〜106(N−s >に結合きれる。この場合、
結合効率を高めるためにも、光学レンズを用いて光結合
を行なう事がある。N+1個の光/1E気変換部106
(+ )〜106(N+1 )において、光信号から電
気信号に変換されたN個の並列データ情報および同期ク
ロックは、N+1個の広帯域増幅器107(1)〜1o
7(N+、)によって充分な振幅レベル(例えば1.O
v、、)になるように増幅される。この広帯域増幅器1
o7(I)〜107(N+1)で増幅された信号は、一
定遅延量を持つ電気信号遅延回路108cm)〜108
(1141)へ入力される。この電気信号遅延回路10
8c 1 )〜1o8(N+I)のうち、受信データを
一定量遅延させたN個の電気信号遅延回路108(I)
〜108(N)の出力信号は2分岐され、そのうち−夷
の信号がN個のタイミング抽出回路110(I)〜11
0()l)へ、タイミング抽出情報として入力される。
タイミング抽出回路11o(I)〜110(N)では、
電気信号遅延回路108(s )〜108(11)から
入力された受信情報から粗いクロック成分を抽出し、こ
の信号を自己抽出クロックとして出力する。受信情報か
らクロック成分を抽出する方式を“自己タイミング抽出
方式”と呼び、例えばSAWフィルタ(弾性表面波フィ
ルタ)を用いた方式が知られているが、本発明では受信
情報から粗いクロック成分を抽出するのみで良いから、
SAWフィルタを用いる必要はなく、データの変化点検
出を行ない論理操作でクロック成分を粗抽出する簡単な
回路構成でよい。タイミング抽出回路110(□)〜1
10(N)で抽出された粗い各々の自己抽出クロックは
、位相比較器111(s >〜111(N)へ入力され
る。一方、広帯域増幅器107(N−9で増幅された送
信部からの同期クロックは、N個の位相比較器111(
1)〜111(N)へ基準位相同期クロックとして共通
に入力される。位相比較器111(1)〜111(N)
では、タイミング抽出回路110cI)〜110(N)
から入力される粗い自己抽出クロックと電気信号遅延回
路108(N+1)から入力される同期クロックとの位
相差検出を行ない、電気信号遅延回路108(1)〜1
08(N)に対して遅延量の増減を制御する制御信号を
各々出力する。電気信号遅延回路108(□)〜101
08(では、位相比較器111c 1 )〜111(N
)から入力される制御信号によって遅延量を変化し、電
気信号状態にある受信情報の位相を変える。電気信号遅
延回路108(□)〜10B(N)の総遅延量を必要上
に設定することは、高周波特性を劣化させる原因となり
かねないため、伝送ビットレートとの兼ね合いで決定す
ることが必要である(例えば1タイムスロット分に設計
する)。また、電気信号遅延回路108(I)〜108
(。の初期遅延量としては、遅延量の増減動作に余裕を
持つためにも、総遅延量の172の遅延量になるように
位相比較器111(1)〜111(N)からの制御信号
を設定する必要がある。更に、電気信号遅延回路10B
(w+1)の設定遅延量は、電気信号遅延回路108(
I)〜108(N)の制御動作が飽和しないためにも、
電気信号遅延回路108(、)〜108(N)の遅延量
よりも若干大きな遅延量に設計する必要がある。
電気信号遅延回路の実現方法としては同軸ケーブル、通
常の受動素子等種々考えられるが、本実施例では高性能
、高密度遅延素子をM区間と、高分解能可変機構とを組
み合わせた超高速遅延回路を一例として述べる。その−
例としては、ECLゲートと超高速遅延回路を組み合わ
せたプログラマブル遅延回路(例えば、エルメック社製
:6ビット超高速ディレーラインPDEタイプ)がある
。これ等プログラマブル遅延回路は、nビットのアドレ
スを有しており、このアドレスを外部から電気的に設定
することによって遅延時間を設定することができる。例
えばエルメック社製のPDEタイプは、入力及び出力が
ECLゲートでバッファされている。また内部に論理ゲ
ートを有しているため電源電圧として−5(■)及び−
2(v)を供給して用いる。このような構成の遅延回路
は、高速・高精度に電気信号の遅延時間を制御すること
ができる。
このように、電気信号遅延回路108(1)〜108(
N)によって同位相となった並列の受信データは、電気
素子、発光素子・受光素子の特性のばらつき、光ファイ
バの分散特性等のばらつき、送信信号のパターン効果等
によって生じるデータ間のスキュー及び信号間の遅延ば
らつきが吸収された状態となっている。したがって、識
別回路109.□。
〜109(N)においてこの受信情報を、送信部から送
信された同期クロックを用いて識別再生する事により、
受信部113に対して遅延ばらつき、スキューを取り除
いた並列受信情報間で同期のとれたデータを送ることが
可能となる。
(発明の効果) このように、本発明は同期クロックを送信部から伝送し
、この同期クロックと並列受信情報間との位相をそろえ
るようにしたものであり、伝送誤り特性が従来の構成に
よる高速光バスに比べて著しく改善されていることがわ
かる。したがって、本発明による高速光バスを用いれば
、電子計算機等の情報処理システム、あるいは並列デー
タ伝送システムにおいて、高速に情報を伝送することが
可能となり、種々の応用にその活用が期待されるもので
ある。
【図面の簡単な説明】
第1図は本発明による高速光バス構成図、第2図は従来
の高速光バスの構成を示す図である。 101 、301・・・送信部、113 、310・・
・受信部、102(I)〜102(y+ I ) + 
302(1)〜302(N+1)”’データ線、103
(、、〜103(、)・・・波形整形回路、1o4(I
)〜104(N−1) 、 303(1)〜303(N
+1)・・・電気/光交換部、105(1)〜105(
N+1)、  304(+)〜304(、l++)・・
・光ファイル、106(+)〜106(N++)+ 3
05(t)〜305(N+t)・・’光/電気変換部、
107(+)〜107cu+n 1306(1)〜30
6(N+1)””広帯域増幅回路、10B(1)〜1o
8(N+I)・・・電気信号遅延回路、109(1)〜
109(N) 、 309(+)〜309(N)”’識
別再生回路、110(s )〜110(Nゾ・タイミン
グ抽出回路、111(+ )〜111(N)相位相比較
器。

Claims (1)

    【特許請求の範囲】
  1. N個のデータ信号と1個のクロック信号とでなるN+1
    個の情報系列のうちの前記クロック信号が共通に入力さ
    れ、前記N個のデータ信号の波形整形をそれぞれ行なう
    N個の波形整形回路と;前記クロック信号と前記N個の
    波形整形回路の出力とがそれぞれ入力されるN+1個の
    電気/光交換器と;前記N+1個の電気/光交換器に一
    端がそれぞれ接続されたN+1本の光ファイバと;前記
    N+1本の光ファイバの出力を直接または光学レンズを
    介してそれぞれ入力するN+1個の光/電気変換器と;
    前記N+1個の光/電気変換器の出力を増幅するN+1
    個の広帯域増幅器と;前記N+1個の広帯域増幅器に従
    属接続され、電気信号の伝播時間を変えるN+1個の電
    気信号遅延手段と;前記N+1個の電気信号遅延手段の
    うち前記データ信号に対応するN個の電気信号遅延手段
    の出力からクロック成分を抽出するN個のタイミング抽
    出手段と;前記N+1個の電気信号遅延手段のうち前記
    クロック信号に対応する1個の電気信号遅延手段の出力
    を基準クロック信号とし、該クロック信号とN個のタイ
    ミング抽出手段の出力として得られるクロック成分との
    位相比較をそれぞれ行ない、そのクロック信号に対する
    各クロック成分の位相差に相当する遅延を指示する遅延
    制御信号を各クロック成分に対応する前記電気信号遅延
    手段にそれぞれ出力するN個の位相比較器と;前記クロ
    ック信号に対応する1個の電気信号遅延手段の出力のク
    ロック信号で前記N個の電気信号遅延手段の出力をそれ
    ぞれ識別するN個の識別再生回路とを含むことを特徴と
    する高速光バス。
JP61212896A 1986-09-10 1986-09-10 高速光バス Expired - Lifetime JPH0744532B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61212896A JPH0744532B2 (ja) 1986-09-10 1986-09-10 高速光バス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61212896A JPH0744532B2 (ja) 1986-09-10 1986-09-10 高速光バス

Publications (2)

Publication Number Publication Date
JPS6367931A true JPS6367931A (ja) 1988-03-26
JPH0744532B2 JPH0744532B2 (ja) 1995-05-15

Family

ID=16630062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61212896A Expired - Lifetime JPH0744532B2 (ja) 1986-09-10 1986-09-10 高速光バス

Country Status (1)

Country Link
JP (1) JPH0744532B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228838A (ja) * 1989-03-02 1990-09-11 Oki Electric Ind Co Ltd インターフェース回路
JPH03149931A (ja) * 1989-11-06 1991-06-26 Nec Corp 並列信号間位相同期回路
JP2008278518A (ja) * 2008-06-06 2008-11-13 Elpida Memory Inc 半導体装置およびデータ伝送システム
JP2010258671A (ja) * 2009-04-23 2010-11-11 Thine Electronics Inc 送信装置、受信装置、送受信システムおよび画像表示システム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4838004A (ja) * 1971-09-08 1973-06-05
JPS5040204A (ja) * 1973-08-15 1975-04-12
JPS61123125A (ja) * 1984-11-20 1986-06-11 Fujitsu Ltd 半導体装置の製造方法
JPS61152876A (ja) * 1984-12-25 1986-07-11 Toppan Printing Co Ltd 微細孔を有する合成皮革の製造方法
JPS639246A (ja) * 1986-06-30 1988-01-14 Nec Corp 高速光バス
JPH0511692A (ja) * 1991-07-03 1993-01-22 Alpine Electron Inc 地図検索方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4838004A (ja) * 1971-09-08 1973-06-05
JPS5040204A (ja) * 1973-08-15 1975-04-12
JPS61123125A (ja) * 1984-11-20 1986-06-11 Fujitsu Ltd 半導体装置の製造方法
JPS61152876A (ja) * 1984-12-25 1986-07-11 Toppan Printing Co Ltd 微細孔を有する合成皮革の製造方法
JPS639246A (ja) * 1986-06-30 1988-01-14 Nec Corp 高速光バス
JPH0511692A (ja) * 1991-07-03 1993-01-22 Alpine Electron Inc 地図検索方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228838A (ja) * 1989-03-02 1990-09-11 Oki Electric Ind Co Ltd インターフェース回路
JPH03149931A (ja) * 1989-11-06 1991-06-26 Nec Corp 並列信号間位相同期回路
JP2008278518A (ja) * 2008-06-06 2008-11-13 Elpida Memory Inc 半導体装置およびデータ伝送システム
JP2010258671A (ja) * 2009-04-23 2010-11-11 Thine Electronics Inc 送信装置、受信装置、送受信システムおよび画像表示システム
US9019259B2 (en) 2009-04-23 2015-04-28 Thine Electronics, Inc. Transmission apparatus, reception apparatus, transmission-reception system, and image display system

Also Published As

Publication number Publication date
JPH0744532B2 (ja) 1995-05-15

Similar Documents

Publication Publication Date Title
CA2764598C (en) Optical interconnection arrangement for high speed, high density communication systems
US7139481B2 (en) Optical multiplexing interconnect module
US8111738B2 (en) Method and transceiver system having a transmit clock signal phase that is phase-locked with a receive clock signal phase
US6208621B1 (en) Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency
JPH02201567A (ja) 別々にクロック動作されるデータ転送用のモノリシックスキユ減少計画
JPS6367931A (ja) 高速光バス
JPS62278836A (ja) 高速光バス
US7386080B2 (en) High-speed data sampler for optical interconnect
JP3409739B2 (ja) 自動スキュー調整装置
JPH0744531B2 (ja) 高速光バス
JPH07110005B2 (ja) Sawフイルタの位相トリミングを用いたクロツク信号回復とデ−タ再タイミングの装置および方法
JPH0511692B2 (ja)
JP3943941B2 (ja) データリンク装置
US6784569B1 (en) Data bus for a plurality of nodes
JPH01238341A (ja) 高速光バス
JPH0659041B2 (ja) 高速光バス
JPH0659040B2 (ja) 高速光バス
JP2000201105A (ja) 並列光送信器及び並列光受信器
JPH01238342A (ja) 高速光バス
US6931210B2 (en) Bit-rate-independent optical receiver
JP2590808B2 (ja) 光バス
JPH04354219A (ja) データ伝送方式
US6718418B1 (en) Data bus for a plurality of nodes supplying optical signals
US6882181B1 (en) Data bus for a plurality of nodes
JPS62237832A (ja) 高速光バス