JPH0744532B2 - 高速光バス - Google Patents
高速光バスInfo
- Publication number
- JPH0744532B2 JPH0744532B2 JP61212896A JP21289686A JPH0744532B2 JP H0744532 B2 JPH0744532 B2 JP H0744532B2 JP 61212896 A JP61212896 A JP 61212896A JP 21289686 A JP21289686 A JP 21289686A JP H0744532 B2 JPH0744532 B2 JP H0744532B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- signal
- clock
- electric
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、高速光バスを用いた電子計算機、電子交換器
等の情報処理システムにおいて大容量の情報を高速に伝
送する光ファイバーを用いた高速光バスに関する。
等の情報処理システムにおいて大容量の情報を高速に伝
送する光ファイバーを用いた高速光バスに関する。
（従来の技術） 電子計算機等を用いた情報処理の高速化・分散化が進む
につれ、大容量情報を高速かつ高品質で伝送可能な光フ
ァイバを用いた高速光バスの必要性が高まりつつある。
本発明はこの高速光バスに関するものである。
につれ、大容量情報を高速かつ高品質で伝送可能な光フ
ァイバを用いた高速光バスの必要性が高まりつつある。
本発明はこの高速光バスに関するものである。
第２図は、Ｎ本の光ファイバを用いた一般的な高速光バ
スのブロック構成図の一例である。同図において、301
は送信部、302(1)〜302(N)はデータ線、302(N+1)は同期
線、303(1)〜303(N+1)は電気／光交換部（EO）、304(1)
〜304(N+1)は光ファイバ、305(1)〜305(N+1)は光／電気
変換部（OE）、306(1)〜306(N+1)は広帯域アンプ
（Ａ）、309(1)〜309(N)は識別再生回路（DC）、310は
受信部である。
スのブロック構成図の一例である。同図において、301
は送信部、302(1)〜302(N)はデータ線、302(N+1)は同期
線、303(1)〜303(N+1)は電気／光交換部（EO）、304(1)
〜304(N+1)は光ファイバ、305(1)〜305(N+1)は光／電気
変換部（OE）、306(1)〜306(N+1)は広帯域アンプ
（Ａ）、309(1)〜309(N)は識別再生回路（DC）、310は
受信部である。
第２図の如く、送信部から送信される同期クロック及び
この同期クロックに同期したＮ本の並列情報は、各々同
期線302(N)及びデータ線302(1)〜302(N+1)を用いて伝送
され、Ｎ＋１個の電気／光変換部303(1)〜303(N+1)で電
気信号から光信号に変換される。この光信号がＮ＋１個
の光ファイバ304(1)〜304(N+1)を用いて受信側へ伝送さ
れ、受信側のＮ＋１個の光／電気変換部で305(1)〜305
(N+1)で電気信号に変換され同期クロック及び受信情報
となる。更に前述のＮ本のデータ線302(1)〜302(N)を用
いて伝送された受信情報は、同期線302(N+1)を用いて伝
送された同期クロックと識別再生回路309(1)〜309(N+1)
を用いて、波形の識別整形及び再生を行ない、受信部
（310）に情報を伝送している。
この同期クロックに同期したＮ本の並列情報は、各々同
期線302(N)及びデータ線302(1)〜302(N+1)を用いて伝送
され、Ｎ＋１個の電気／光変換部303(1)〜303(N+1)で電
気信号から光信号に変換される。この光信号がＮ＋１個
の光ファイバ304(1)〜304(N+1)を用いて受信側へ伝送さ
れ、受信側のＮ＋１個の光／電気変換部で305(1)〜305
(N+1)で電気信号に変換され同期クロック及び受信情報
となる。更に前述のＮ本のデータ線302(1)〜302(N)を用
いて伝送された受信情報は、同期線302(N+1)を用いて伝
送された同期クロックと識別再生回路309(1)〜309(N+1)
を用いて、波形の識別整形及び再生を行ない、受信部
（310）に情報を伝送している。
（発明が解決しようとする問題点） 第２図において、電気／光変換部303(1)〜303(N+1)、光
／電気変換部（305(1)〜305(N+1)）、広帯域アンプ306
(1)〜306(N+1)は、一般にトランジスタ等の電気素子
や、レーザダイオード、発光ダイオード等の発光素子お
よびアバランシェフォトダイオード等の受光素子から構
成されており、これら各素子は個々に特性のばらつきを
有している。例えば、電気素子は波形の応答特性のばら
つき、発光素子は発光波長のばらつき、更には各素子の
温度特性のばらつきである。光ファイバ304(1)〜304
(N+1)においては、ファイバの分散特性等のばらつきで
ある。
／電気変換部（305(1)〜305(N+1)）、広帯域アンプ306
(1)〜306(N+1)は、一般にトランジスタ等の電気素子
や、レーザダイオード、発光ダイオード等の発光素子お
よびアバランシェフォトダイオード等の受光素子から構
成されており、これら各素子は個々に特性のばらつきを
有している。例えば、電気素子は波形の応答特性のばら
つき、発光素子は発光波長のばらつき、更には各素子の
温度特性のばらつきである。光ファイバ304(1)〜304
(N+1)においては、ファイバの分散特性等のばらつきで
ある。
高速に並列データ伝送を行なう場合、特にこれらの素子
特性のばらつきや送信される信号のパターン効果が、送
信情報のデータ間のスキュー（位相歪）や信号間の遅延
ばらつきを増強させる。また、布設されるケーブル間の
距離精度によっても信号間の位相ばらつきは生じてしま
う。受信部（310）においては、前記同期線302(N+1)を
用いて送信される同期クロックと識別再生回路309(1)〜
309(N)を用いて送信情報の信号波形を識別再生を行ない
データ間のスキュー及び信号間の遅延ばらつきを吸収し
ていた。しかしながら、同期クロック及び送信情報は、
素子特性のばらつきや送信信号のパターン効果等のため
に波形ジッタを有している。更には送信情報のスキュー
等の吸収に用いる同期クロックと送信信号の位相関係
は、バス布設時に一意に定まる。このため、送信信号間
及び同期クロック相互の位相関係が最適な状態にあると
は限定できず、加えて送信信号及び同期クロックのジッ
タのために、識別再生回路309(1)〜309(N)を用いて波形
の識別再生する際の符号誤りの発生率が高くなる。その
ため、送信部301−受信部310間での伝送誤り率が低下す
る。このような欠点は、光ファイバを用いた高速光バス
のより一層の高速化を阻む要因となっている。
特性のばらつきや送信される信号のパターン効果が、送
信情報のデータ間のスキュー（位相歪）や信号間の遅延
ばらつきを増強させる。また、布設されるケーブル間の
距離精度によっても信号間の位相ばらつきは生じてしま
う。受信部（310）においては、前記同期線302(N+1)を
用いて送信される同期クロックと識別再生回路309(1)〜
309(N)を用いて送信情報の信号波形を識別再生を行ない
データ間のスキュー及び信号間の遅延ばらつきを吸収し
ていた。しかしながら、同期クロック及び送信情報は、
素子特性のばらつきや送信信号のパターン効果等のため
に波形ジッタを有している。更には送信情報のスキュー
等の吸収に用いる同期クロックと送信信号の位相関係
は、バス布設時に一意に定まる。このため、送信信号間
及び同期クロック相互の位相関係が最適な状態にあると
は限定できず、加えて送信信号及び同期クロックのジッ
タのために、識別再生回路309(1)〜309(N)を用いて波形
の識別再生する際の符号誤りの発生率が高くなる。その
ため、送信部301−受信部310間での伝送誤り率が低下す
る。このような欠点は、光ファイバを用いた高速光バス
のより一層の高速化を阻む要因となっている。
本発明は上記欠点に鑑みてなされたものであり、本発明
の目的は、送信側から受信側に対して同期クロックを送
信することにより受信信号の識別を誤りなく行なうとと
もに、並列に送信されるデータ間の位相状態が同位相と
なるように送信データの位相を制御する高速光バスを提
供することにある。
の目的は、送信側から受信側に対して同期クロックを送
信することにより受信信号の識別を誤りなく行なうとと
もに、並列に送信されるデータ間の位相状態が同位相と
なるように送信データの位相を制御する高速光バスを提
供することにある。
（問題点を解決するための手段） 前述の問題点を解決するために本発明が提供する高速光
バスは、Ｎ個のデータ信号と１個のクロック信号とでな
るＮ＋１個の情報系列のうちの前記クロック信号が共通
に入力され，前記Ｎ個のデータ信号の波形整形をそれぞ
れ行なうＮ個の波形整形回路と；前記クロック信号と前
記Ｎ個の波形整形回路の出力とがそれぞれ入力されるＮ
＋１個の電気／光交換器と；前記Ｎ＋１個の電気／光交
換器に一端がそれぞれ接続されたＮ＋１本の光ファイバ
と；前記Ｎ＋１本の光ファイバの出力を直接または光学
レンズを介してそれぞれ入力するＮ＋１個の光／電気変
換器と；前記Ｎ＋１個の光／電気変換器の出力を増幅す
るＮ＋１個の広帯域増幅器と；前記Ｎ＋１個の広帯域増
幅器に従属接続され，電気信号の伝播時間を変えるＮ＋
１個の電気信号遅延手段と；前記Ｎ＋１個の電気信号遅
延手段のうち前記データ信号に対応するＮ個の電気信号
遅延手段の出力からクロック成分を抽出するＮ個のタイ
ミング抽出手段と；前記Ｎ＋１個の電気信号遅延手段の
うち前記クロック信号に対応する１個の電気信号遅延手
段の出力を基準クロック信号とし，該クロック信号とＮ
個のタイミング抽出手段の出力として得られるクロック
成分との位相比較をそれぞれ行ない，そのクロック信号
に対する各クロック成分の位相差に相当する遅延を指示
する遅延制御信号を各クロック成分に対応する前記電気
信号遅延手段にそれぞれ出力するＮ個の位相比較器と；
前記クロック信号に対応する１個の電気信号遅延手段の
出力のクロック信号で前記Ｎ個の電気信号遅延手段の出
力をそれぞれ識別するＮ個の識別再生回路とを含むこと
を特徴とする。
バスは、Ｎ個のデータ信号と１個のクロック信号とでな
るＮ＋１個の情報系列のうちの前記クロック信号が共通
に入力され，前記Ｎ個のデータ信号の波形整形をそれぞ
れ行なうＮ個の波形整形回路と；前記クロック信号と前
記Ｎ個の波形整形回路の出力とがそれぞれ入力されるＮ
＋１個の電気／光交換器と；前記Ｎ＋１個の電気／光交
換器に一端がそれぞれ接続されたＮ＋１本の光ファイバ
と；前記Ｎ＋１本の光ファイバの出力を直接または光学
レンズを介してそれぞれ入力するＮ＋１個の光／電気変
換器と；前記Ｎ＋１個の光／電気変換器の出力を増幅す
るＮ＋１個の広帯域増幅器と；前記Ｎ＋１個の広帯域増
幅器に従属接続され，電気信号の伝播時間を変えるＮ＋
１個の電気信号遅延手段と；前記Ｎ＋１個の電気信号遅
延手段のうち前記データ信号に対応するＮ個の電気信号
遅延手段の出力からクロック成分を抽出するＮ個のタイ
ミング抽出手段と；前記Ｎ＋１個の電気信号遅延手段の
うち前記クロック信号に対応する１個の電気信号遅延手
段の出力を基準クロック信号とし，該クロック信号とＮ
個のタイミング抽出手段の出力として得られるクロック
成分との位相比較をそれぞれ行ない，そのクロック信号
に対する各クロック成分の位相差に相当する遅延を指示
する遅延制御信号を各クロック成分に対応する前記電気
信号遅延手段にそれぞれ出力するＮ個の位相比較器と；
前記クロック信号に対応する１個の電気信号遅延手段の
出力のクロック信号で前記Ｎ個の電気信号遅延手段の出
力をそれぞれ識別するＮ個の識別再生回路とを含むこと
を特徴とする。
（作用） 高速光バスを実現する上で、構成する回路数をできるだ
け少なくすることが望ましく、送信部において同期クロ
ックを用いて送信データの波形整形を行なうとともに、
送信部から受信部へ同期クロックを送信しデータ間のス
キュー及び信号間の遅延ばらつきを吸収することによ
り、より少ない回路規模での高速光バスの実現が期待で
きる。また、送信部から伝送されたＮ個の情報は、光／
電気変換器で電気信号に変換され、増幅された後電気信
号遅延手段を介して２分岐される。２分岐されたデータ
信号のうち一方は、タイミング抽出回路へ入力され、自
データから粗いクロック信号（前述のクロック成分）を
抽出する。このタイミング抽出回路で抽出されたＮ個の
粗いクロック信号は、各々の位相比較器に入力される。
また、データ系列と同様に広帯域増幅器で増幅された同
期クロックは、Ｎ個の位相比較器に共通に入力され、Ｎ
個の粗いクロック信号との位相比較が各々行なわれる。
この位相比較の出力は、広帯域増幅器に従属に設けられ
ているＮ個の電気信号遅延手段に対して、位相比較結果
に基づき、同期クロックとＮ個の各々の粗いクロック信
号とが同位相となるべく、遅延量の増減を制御する電気
信号を発生する。これによってＮ個のタイミング信号、
すなわちＮ個のデータ信号は送信側から送信されて同期
クロックと全て同位相となる。そして、本発明では、こ
の同期クロックで電気信号遅延手段のデータ出力信号を
識別再生するから、データ間のスキュー及び信号間の遅
延ばらつきの吸収が可能となり、データ間の同期を確実
に得ることが可能となる。
け少なくすることが望ましく、送信部において同期クロ
ックを用いて送信データの波形整形を行なうとともに、
送信部から受信部へ同期クロックを送信しデータ間のス
キュー及び信号間の遅延ばらつきを吸収することによ
り、より少ない回路規模での高速光バスの実現が期待で
きる。また、送信部から伝送されたＮ個の情報は、光／
電気変換器で電気信号に変換され、増幅された後電気信
号遅延手段を介して２分岐される。２分岐されたデータ
信号のうち一方は、タイミング抽出回路へ入力され、自
データから粗いクロック信号（前述のクロック成分）を
抽出する。このタイミング抽出回路で抽出されたＮ個の
粗いクロック信号は、各々の位相比較器に入力される。
また、データ系列と同様に広帯域増幅器で増幅された同
期クロックは、Ｎ個の位相比較器に共通に入力され、Ｎ
個の粗いクロック信号との位相比較が各々行なわれる。
この位相比較の出力は、広帯域増幅器に従属に設けられ
ているＮ個の電気信号遅延手段に対して、位相比較結果
に基づき、同期クロックとＮ個の各々の粗いクロック信
号とが同位相となるべく、遅延量の増減を制御する電気
信号を発生する。これによってＮ個のタイミング信号、
すなわちＮ個のデータ信号は送信側から送信されて同期
クロックと全て同位相となる。そして、本発明では、こ
の同期クロックで電気信号遅延手段のデータ出力信号を
識別再生するから、データ間のスキュー及び信号間の遅
延ばらつきの吸収が可能となり、データ間の同期を確実
に得ることが可能となる。
（実施例） 以下に、実施例を挙げ、本発明の高速光バスの動作原理
を説明する。第１図は、本発明の一実施例を示す高速光
バスの構成図であり、101は送信部、102(1)〜102(N+1)
はデータ線、103(1)〜103(N+1)は波形整形回路（RE
G）、104(1)〜104(N+1)は電気／光変換部（EO）、105
(1)〜105(N+1)は光ファイバ、106(1)〜106(N+1)は光／
電気変換部（OE）、107(1)〜107(N+1)は広帯域増幅回路
（Ａ）、108(1)〜108(N+1)は電気信号遅延回路（DL）、
109(1)〜109(N)は識別再生回路（DEC）、110(1)〜110
(N)はタイミング抽出回路（TIM）（本回路については
“PCM通信の基礎と新技術”、猪瀬博、産報に詳しい記
述がある）、111(1)〜111(N)は位相比較器（PC）（位相
比較器については“PLL−ICの使い方”、畑雅恭、古川
計介共著に詳述してある）、113は受信部である。同図
において、送信部101から送信されるＮ個の並列情報
は、データ線102(1)〜102(N)を用いて伝送され、Ｎ個の
波形整形回路103(1)〜103(N)に入力される。この波形整
形回路103(1)〜103(N)に入力された並列データ情報は、
同じく送信部からデータ線102(N+1)を介して伝送され、
Ｎ個の波形整形回路103(1)〜103(N)に入力される同期ク
ロックによっテ識別再生することにより、電気信号から
光信号に変換される直前において、スキュー補償が行な
われる。波形整形回路103(1)〜103(N)においてスキュー
補償がなされたＮ個の並列情報、および送信部からデー
タ線102(N+1)を介して伝送された同期クロックは、Ｎ＋
１個の電気／光変換部104(1)〜104(N+1)において、電気
信号から光信号へ変換されたのち、Ｎ＋１本の光ファイ
バ105(1)〜105(N+1)に送出される。光ファイバ105(1)〜
105(N+1)に送出された光信号は、Ｎ＋１個の光／電気変
換部106(1)〜106(N+1)に結合される。この場合、結合効
率を高めるためにも、光学レンズを用いて光結合を行な
う事がある。Ｎ＋１個の光／電気変換部106(1)〜106
(N+1)において、光信号から電気信号に変換されたＮ個
の並列データ情報および同期クロックは、Ｎ＋１個の広
帯域増幅器107(1)〜107(N+1)によって充分な振幅レベル
（例えば1.0Vp-p）になるように増幅される。この広帯
域増幅器107(1)〜107(N+1)で増幅された信号は、一定遅
延量を持つ電気信号遅延回路108(1)〜108(N+1)へ入力さ
れる。この電気信号遅延回路108(1)〜108(N+1)のうち、
受信データを一定量遅延させたＮ個の電気信号遅延回路
108(1)〜108(N)の出力信号は２分岐され、そのうち一方
の信号がＮ個のタイミング抽出回路110(1)〜110(N)へ、
タイミング抽出情報として入力される。タイミング抽出
回路110(1)〜110(N)では、電気信号遅延回路108(1)〜10
8(N)から入力された受信情報から粗いクロック成分を抽
出し、この信号を自己抽出クロックとして出力する。受
信情報からクロック成分を抽出する方式を“自己タイミ
ング抽出方式”と呼び、例えばSAWフィルタ（弾性表面
波フィルタ）を用いた方式が知られているが、本発明で
は受信情報から粗いクロック成分を抽出するのみで良い
から、SAWフィルタを用いる必要はなく、データの変化
点検を行ない論理操作でクロック成分を粗抽出する簡単
な回路構成でよい。タイミング抽出回路110(1)〜110(N)
で抽出された粗い各々の自己抽出クロックは、位相比較
器111(1)〜111(N)へ入力される。一方、広帯域増幅器10
7(N+1)で増幅された送信部からの同期クロックは、Ｎ個
の位相比較器111(1)〜111(N)へ基準位相同期クロックと
して共通に入力される。位相比較器111(1)〜111(N)で
は、タイミング抽出回路110(1)〜110(N)から入力される
粗い自己抽出クロックと電気信号遅延回路108(N+1)から
入力される同期クロックとの位相差検出を行ない、電気
信号遅延回路108(1)〜108(N)に対して遅延量の増減を制
御する制御信号を各々出力する。電気信号遅延回路108
(1)〜108(N)では、位相比較器111(1)〜111(N)から入力
される制御信号によって遅延量を変化し、電気信号状態
にある受信情報の位相を変える。電気信号遅延回路108
(1)〜108(N)の総遅延量を必要上に設定することは、高
周波特性を劣化させる原因となりかねないため、伝送ビ
ットレートとの兼ね合いで決定することが必要である
（例えば１タイムスロット分に設計する）。また、電気
信号遅延回路108(1)〜108(N)の初期遅延量としては、遅
延量の増減動作に余裕を持つためにも、総遅延量の1/2
の遅延量になるように位相比較器111(1)〜111(N)からの
制御信号を設定する必要がある。更に、電気信号遅延回
路108(N+1)の設定遅延量は、電気信号遅延回路108(1)〜
108(N)の制御動作が飽和しないためにも、電気信号遅延
回路108(1)〜108(N)の遅延量よりも若干大きな遅延量に
設計する必要がある。
を説明する。第１図は、本発明の一実施例を示す高速光
バスの構成図であり、101は送信部、102(1)〜102(N+1)
はデータ線、103(1)〜103(N+1)は波形整形回路（RE
G）、104(1)〜104(N+1)は電気／光変換部（EO）、105
(1)〜105(N+1)は光ファイバ、106(1)〜106(N+1)は光／
電気変換部（OE）、107(1)〜107(N+1)は広帯域増幅回路
（Ａ）、108(1)〜108(N+1)は電気信号遅延回路（DL）、
109(1)〜109(N)は識別再生回路（DEC）、110(1)〜110
(N)はタイミング抽出回路（TIM）（本回路については
“PCM通信の基礎と新技術”、猪瀬博、産報に詳しい記
述がある）、111(1)〜111(N)は位相比較器（PC）（位相
比較器については“PLL−ICの使い方”、畑雅恭、古川
計介共著に詳述してある）、113は受信部である。同図
において、送信部101から送信されるＮ個の並列情報
は、データ線102(1)〜102(N)を用いて伝送され、Ｎ個の
波形整形回路103(1)〜103(N)に入力される。この波形整
形回路103(1)〜103(N)に入力された並列データ情報は、
同じく送信部からデータ線102(N+1)を介して伝送され、
Ｎ個の波形整形回路103(1)〜103(N)に入力される同期ク
ロックによっテ識別再生することにより、電気信号から
光信号に変換される直前において、スキュー補償が行な
われる。波形整形回路103(1)〜103(N)においてスキュー
補償がなされたＮ個の並列情報、および送信部からデー
タ線102(N+1)を介して伝送された同期クロックは、Ｎ＋
１個の電気／光変換部104(1)〜104(N+1)において、電気
信号から光信号へ変換されたのち、Ｎ＋１本の光ファイ
バ105(1)〜105(N+1)に送出される。光ファイバ105(1)〜
105(N+1)に送出された光信号は、Ｎ＋１個の光／電気変
換部106(1)〜106(N+1)に結合される。この場合、結合効
率を高めるためにも、光学レンズを用いて光結合を行な
う事がある。Ｎ＋１個の光／電気変換部106(1)〜106
(N+1)において、光信号から電気信号に変換されたＮ個
の並列データ情報および同期クロックは、Ｎ＋１個の広
帯域増幅器107(1)〜107(N+1)によって充分な振幅レベル
（例えば1.0Vp-p）になるように増幅される。この広帯
域増幅器107(1)〜107(N+1)で増幅された信号は、一定遅
延量を持つ電気信号遅延回路108(1)〜108(N+1)へ入力さ
れる。この電気信号遅延回路108(1)〜108(N+1)のうち、
受信データを一定量遅延させたＮ個の電気信号遅延回路
108(1)〜108(N)の出力信号は２分岐され、そのうち一方
の信号がＮ個のタイミング抽出回路110(1)〜110(N)へ、
タイミング抽出情報として入力される。タイミング抽出
回路110(1)〜110(N)では、電気信号遅延回路108(1)〜10
8(N)から入力された受信情報から粗いクロック成分を抽
出し、この信号を自己抽出クロックとして出力する。受
信情報からクロック成分を抽出する方式を“自己タイミ
ング抽出方式”と呼び、例えばSAWフィルタ（弾性表面
波フィルタ）を用いた方式が知られているが、本発明で
は受信情報から粗いクロック成分を抽出するのみで良い
から、SAWフィルタを用いる必要はなく、データの変化
点検を行ない論理操作でクロック成分を粗抽出する簡単
な回路構成でよい。タイミング抽出回路110(1)〜110(N)
で抽出された粗い各々の自己抽出クロックは、位相比較
器111(1)〜111(N)へ入力される。一方、広帯域増幅器10
7(N+1)で増幅された送信部からの同期クロックは、Ｎ個
の位相比較器111(1)〜111(N)へ基準位相同期クロックと
して共通に入力される。位相比較器111(1)〜111(N)で
は、タイミング抽出回路110(1)〜110(N)から入力される
粗い自己抽出クロックと電気信号遅延回路108(N+1)から
入力される同期クロックとの位相差検出を行ない、電気
信号遅延回路108(1)〜108(N)に対して遅延量の増減を制
御する制御信号を各々出力する。電気信号遅延回路108
(1)〜108(N)では、位相比較器111(1)〜111(N)から入力
される制御信号によって遅延量を変化し、電気信号状態
にある受信情報の位相を変える。電気信号遅延回路108
(1)〜108(N)の総遅延量を必要上に設定することは、高
周波特性を劣化させる原因となりかねないため、伝送ビ
ットレートとの兼ね合いで決定することが必要である
（例えば１タイムスロット分に設計する）。また、電気
信号遅延回路108(1)〜108(N)の初期遅延量としては、遅
延量の増減動作に余裕を持つためにも、総遅延量の1/2
の遅延量になるように位相比較器111(1)〜111(N)からの
制御信号を設定する必要がある。更に、電気信号遅延回
路108(N+1)の設定遅延量は、電気信号遅延回路108(1)〜
108(N)の制御動作が飽和しないためにも、電気信号遅延
回路108(1)〜108(N)の遅延量よりも若干大きな遅延量に
設計する必要がある。
電気信号遅延回路の実現方法としては同軸ケーブル、通
常の受動素子等種々考えられるが、本実施例では高性
能、高密度遅延素子をＭ区間と、高分解能可変機構とを
組み合わせた超高速遅延回路を一例として述べる。その
一例としては、ECLゲートと超高速遅延回路を組み合わ
せたプログラマブル遅延回路（例えば、エルメック社
製:6ビット超高速ディレーラインPDEタイプ）がある。
これ等プログラマブル遅延回路は、ｎビットのアドレス
を有しており、このアドレスを外部から電気的に設定す
ることによって遅延時間を設定することができる。例え
ばエルメック社製のPDEタイプは、入力及び出力がECLゲ
ートでバッファされている。また内部に論理ゲートを有
しているため電源電圧として−５（Ｖ）及び−２（Ｖ）
を供給して用いる。このような構成の遅延回路は、高速
・高精度に電気信号の遅延時間を制御することができ
る。
常の受動素子等種々考えられるが、本実施例では高性
能、高密度遅延素子をＭ区間と、高分解能可変機構とを
組み合わせた超高速遅延回路を一例として述べる。その
一例としては、ECLゲートと超高速遅延回路を組み合わ
せたプログラマブル遅延回路（例えば、エルメック社
製:6ビット超高速ディレーラインPDEタイプ）がある。
これ等プログラマブル遅延回路は、ｎビットのアドレス
を有しており、このアドレスを外部から電気的に設定す
ることによって遅延時間を設定することができる。例え
ばエルメック社製のPDEタイプは、入力及び出力がECLゲ
ートでバッファされている。また内部に論理ゲートを有
しているため電源電圧として−５（Ｖ）及び−２（Ｖ）
を供給して用いる。このような構成の遅延回路は、高速
・高精度に電気信号の遅延時間を制御することができ
る。
このように、電気信号遅延回路108(1)〜108(N)によって
同位相となった並列の受信データは、電気素子、発光素
子・受光素子の特性のばらつき、光ファイバの分散特性
等のばらつき、送信信号のパターン効果等によって生じ
るデータ間のスキュー及び信号間の遅延ばらつきが吸収
された状態となっている。したがって、識別回路109(1)
〜109(N)においてこの受信情報を、送信部から送信され
た同期クロックを用いて識別再生する事により、受信部
113に対して遅延ばらつき、スキューを取り除いた並列
受信情報間で同期のとれたデータを送ることが可能とな
る。
同位相となった並列の受信データは、電気素子、発光素
子・受光素子の特性のばらつき、光ファイバの分散特性
等のばらつき、送信信号のパターン効果等によって生じ
るデータ間のスキュー及び信号間の遅延ばらつきが吸収
された状態となっている。したがって、識別回路109(1)
〜109(N)においてこの受信情報を、送信部から送信され
た同期クロックを用いて識別再生する事により、受信部
113に対して遅延ばらつき、スキューを取り除いた並列
受信情報間で同期のとれたデータを送ることが可能とな
る。
（発明の効果） このように、本発明は同期クロックを送信部から伝送
し、この同期クロックと並列受信情報間との位相をそろ
えるようにしたものであり、伝送誤り特性が従来の構成
による高速光バスに比べて著しく改善されていることが
わかる。したがって、本発明による高速光バスを用いれ
ば、電子計算機等の情報処理システム、あるいは並列デ
ータ伝送システムにおいて、高速に情報を伝送すること
が可能となり、種々の応用にその活用が期待されるもの
である。
し、この同期クロックと並列受信情報間との位相をそろ
えるようにしたものであり、伝送誤り特性が従来の構成
による高速光バスに比べて著しく改善されていることが
わかる。したがって、本発明による高速光バスを用いれ
ば、電子計算機等の情報処理システム、あるいは並列デ
ータ伝送システムにおいて、高速に情報を伝送すること
が可能となり、種々の応用にその活用が期待されるもの
である。
第１図は本発明による高速光バス構成図、第２図は従来
の高速光バスの構成を示す図である。 101,301……送信部、113,310……受信部、102(1)〜102
(N+1),302(1)〜302(N+1)……データ線、103(1)〜103(N)
……波形整形回路、104(1)〜104(N+1),303(1)〜303
(N+1)……電気／光交換部、105(1)〜105(N+1),304(1)〜
304(N+1)……光ファイバ、106(1)〜106(N+1),305(1)〜3
05(N+1)……光／電気変換部、107(1)〜107(N+1),306(1)
〜306(N+1)……広帯域増幅回路、108(1)〜108(N+1)……
電気信号遅延回路、109(1)〜109(N),309(1)〜309(N)…
…識別再生回路、110(1)〜110(N)……タイミング抽出回
路、111(1)〜111(N)……位相比較器。
の高速光バスの構成を示す図である。 101,301……送信部、113,310……受信部、102(1)〜102
(N+1),302(1)〜302(N+1)……データ線、103(1)〜103(N)
……波形整形回路、104(1)〜104(N+1),303(1)〜303
(N+1)……電気／光交換部、105(1)〜105(N+1),304(1)〜
304(N+1)……光ファイバ、106(1)〜106(N+1),305(1)〜3
05(N+1)……光／電気変換部、107(1)〜107(N+1),306(1)
〜306(N+1)……広帯域増幅回路、108(1)〜108(N+1)……
電気信号遅延回路、109(1)〜109(N),309(1)〜309(N)…
…識別再生回路、110(1)〜110(N)……タイミング抽出回
路、111(1)〜111(N)……位相比較器。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 25/40 Ｃ 9199−5Ｋ
Claims (1)
- 【請求項１】Ｎ個のデータ信号と１個のクロック信号と
でなるＮ＋１個の情報系列のうちの前記クロック信号が
共通に入力され，前記Ｎ個のデータ信号の波形整形をそ
れぞれ行なうＮ個の波形整形回路と；前記クロック信号
と前記Ｎ個の波形整形回路の出力とがそれぞれ入力され
るＮ＋１個の電気／光交換器と；前記Ｎ＋１個の電気／
光交換器に一端がそれぞれ接続されたＮ＋１本の光ファ
イバと；前記Ｎ＋１本の光ファイバの出力を直接または
光学レンズを介してそれぞれ入力するＮ＋１個の光／電
気変換器と；前記Ｎ＋１個の光／電気変換器の出力を増
幅するＮ＋１個の広帯域増幅器と；前記Ｎ＋１個の広帯
域増幅器に従属接続され，電気信号の伝播時間を変える
Ｎ＋１個の電気信号遅延手段と；前記Ｎ＋１個の電気信
号遅延手段のうち前記データ信号に対応するＮ個の電気
信号遅延手段の出力からクロック成分を抽出するＮ個の
タイミング抽出手段と；前記Ｎ＋１個の電気信号遅延手
段のうち前記クロック信号に対応する１個の電気信号遅
延手段の出力を基準クロック信号とし，該クロック信号
とＮ個のタイミング抽出手段の出力として得られるクロ
ック成分との位相比較をそれぞれ行ない，そのクロック
信号に対する各クロック成分の位相差に相当する遅延を
指示する遅延制御信号を各クロック成分に対応する前記
電気信号遅延手段にそれぞれ出力するＮ個の位相比較器
と；前記クロック信号に対応する１個の電気信号遅延手
段の出力のクロック信号で前記Ｎ個の電気信号遅延手段
の出力をそれぞれ識別するＮ個の識別再生回路とを含む
ことを特徴とする高速光バス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212896A JPH0744532B2 (ja) | 1986-09-10 | 1986-09-10 | 高速光バス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212896A JPH0744532B2 (ja) | 1986-09-10 | 1986-09-10 | 高速光バス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6367931A JPS6367931A (ja) | 1988-03-26 |
| JPH0744532B2 true JPH0744532B2 (ja) | 1995-05-15 |
Family
ID=16630062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61212896A Expired - Lifetime JPH0744532B2 (ja) | 1986-09-10 | 1986-09-10 | 高速光バス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744532B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228838A (ja) * | 1989-03-02 | 1990-09-11 | Oki Electric Ind Co Ltd | インターフェース回路 |
| JPH03149931A (ja) * | 1989-11-06 | 1991-06-26 | Nec Corp | 並列信号間位相同期回路 |
| JP2008278518A (ja) * | 2008-06-06 | 2008-11-13 | Elpida Memory Inc | 半導体装置およびデータ伝送システム |
| JP5670622B2 (ja) | 2009-04-23 | 2015-02-18 | ザインエレクトロニクス株式会社 | 送信装置、受信装置、送受信システムおよび画像表示システム |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2144780A1 (de) * | 1971-09-08 | 1973-03-15 | Licentia Gmbh | Nachrichtenuebertragungssystem mit einem kabel mit parallelgefuehrten glasfaserlichtleitungen |
| JPS5551372B2 (ja) * | 1973-08-15 | 1980-12-24 | ||
| JPS61123125A (ja) * | 1984-11-20 | 1986-06-11 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61152876A (ja) * | 1984-12-25 | 1986-07-11 | Toppan Printing Co Ltd | 微細孔を有する合成皮革の製造方法 |
| JPH0744531B2 (ja) * | 1986-06-30 | 1995-05-15 | 日本電気株式会社 | 高速光バス |
| JPH0511692A (ja) * | 1991-07-03 | 1993-01-22 | Alpine Electron Inc | 地図検索方法 |
-
1986
- 1986-09-10 JP JP61212896A patent/JPH0744532B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6367931A (ja) | 1988-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107264A (en) | Digital frequency multiplication and data serialization circuits | |
| JPS59112747A (ja) | ２進デ−タ受信機 | |
| CA2012256A1 (en) | High speed asynchronous data interface | |
| CN104639410A (zh) | 一种现场总线光纤通信接口的设计方法 | |
| JPH0744530B2 (ja) | 高速光バス | |
| JPH0744532B2 (ja) | 高速光バス | |
| US7864909B2 (en) | Signal delay structure in high speed bit stream demultiplexer | |
| US20080069267A1 (en) | System and method for transmit timing precompensation for a serial transmission communication channel | |
| CN112017702B (zh) | 内存接口电路、phy芯片及处理器 | |
| US7386080B2 (en) | High-speed data sampler for optical interconnect | |
| US4015252A (en) | High speed serial data synchronization scheme | |
| JPH0744531B2 (ja) | 高速光バス | |
| JP3943941B2 (ja) | データリンク装置 | |
| JPH07110005B2 (ja) | Ｓａｗフイルタの位相トリミングを用いたクロツク信号回復とデ−タ再タイミングの装置および方法 | |
| JPH0511692B2 (ja) | ||
| JPH0659041B2 (ja) | 高速光バス | |
| JPH0659040B2 (ja) | 高速光バス | |
| US4317235A (en) | System for transmitting optical binary data signals through an optical fiber with pilot pulses inserted between two wide spaced successions of data signals | |
| JP2590808B2 (ja) | 光バス | |
| JPH01238341A (ja) | 高速光バス | |
| JP2000201105A (ja) | 並列光送信器及び並列光受信器 | |
| JPH01238342A (ja) | 高速光バス | |
| JP2002064478A (ja) | 並列光伝送方法、並列光伝送装置における送信機および受信機 | |
| US20020163984A1 (en) | Clock and data recovery unit based on class B amplifier | |
| US6718418B1 (en) | Data bus for a plurality of nodes supplying optical signals |