KR20110034662A - 상호 접속 기판, 스큐 측정 방법 및 시험 장치 - Google Patents

상호 접속 기판, 스큐 측정 방법 및 시험 장치 Download PDF

Info

Publication number
KR20110034662A
KR20110034662A KR1020117002957A KR20117002957A KR20110034662A KR 20110034662 A KR20110034662 A KR 20110034662A KR 1020117002957 A KR1020117002957 A KR 1020117002957A KR 20117002957 A KR20117002957 A KR 20117002957A KR 20110034662 A KR20110034662 A KR 20110034662A
Authority
KR
South Korea
Prior art keywords
signal
output
skew
test
output pin
Prior art date
Application number
KR1020117002957A
Other languages
English (en)
Other versions
KR101178069B1 (ko
Inventor
시게키 타키자와
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110034662A publication Critical patent/KR20110034662A/ko
Application granted granted Critical
Publication of KR101178069B1 publication Critical patent/KR101178069B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

제1 신호 및 제2 신호를 포함한 시험 신호를 피시험 디바이스에게 주어 피시험 디바이스를 시험하는 시험 장치에서의 출력 핀의 사이의 스큐 측정에 이용되는 배선 기판에 있어서, 제1 신호를 출력해야 할 제1 출력 핀에 결합되는 제1 단자와, 제2 신호를 출력해야 할 제2 출력 핀에 결합되는 제2 단자와, 제1 단자 및 제2 단자의 쌍방으로 접속되는 결속 노드와, 입력되는 신호의 천이 타이밍을 계측하는 타이밍 계측 회로에 접속되는 출력 노드와, 제1 단자 및 결속 노드의 사이를 접속하는 제1 배선과, 제2 단자 및 결속 노드의 사이를 접속하는 제2 배선과, 결속 노드 및 출력 노드의 사이를 접속하는 제3 배선을 구비하고, 제1 배선 및 제2 배선이 동일한 길이로 형성된다.

Description

상호 접속 기판, 스큐 측정 방법 및 시험 장치{INTERCONNECT CIRCUIT BOARD, SKEW MEASURING METHOD AND TESTING DEVICE}
본 발명은, 배선 기판, 스큐 측정 방법 및 시험 장치에 관한 것이다. 본 출원은, 아래의 미국 출원에 관련하여, 아래의 미국 출원으로부터의 우선권을 주장하는 출원이다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고, 본 출원의 일부로 한다.
출원 번호 12/199,811 출원일 2008년 8월 28일
반도체 디바이스, 전자 디바이스 등의 피시험 디바이스를 시험하는 시험 장치는, 시험 신호를 피시험 디바이스에 공급하고, 피시험 디바이스의 출력 신호와 미리 정해진 기대값 신호를 비교하는 것으로, 피시험 디바이스의 시험을 실시한다. 시험 장치는, 시험 신호의 위상, 주파수 등을 조정한 후, 시험 신호를 피시험 디바이스에 공급하고 있다.
예를 들면, 특허 문헌 1에는, 차동 드라이버를 통해서, 피시험 디바이스의 차동 단자에 차동 신호를 공급하는 것으로, 차동 신호를 출력하는 피시험 디바이스를 시험하는 시험 장치가 기재되어 있다(특허 문헌 1 참조). 특허 문헌 1의 시험 장치는, 피시험 디바이스의 차동 단자에서 차동 신호가 바르게 크로스하도록, 차동 신호의 스큐를 조정하고 있다.
일본특허공개 2005-293808
근래, 반도체 디바이스의 고속화에 수반하여, 시험 장치에서의 출력 핀간의 스큐를 높은 정밀도로 교정하는 것이 요구되고 있다. 또한, 해당 스큐의 교정을, 자렴하게 단시간에 실행하는 것이 바람직하다.
여기에서, 본 발명의 일 측면에서는, 상기의 과제를 해결할 수 있는 배선 기판, 스큐 측정 방법 및 시험 장치를 제공하는 것을 목적으로 한다. 이 목적은, 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
즉, 본 발명의 제1 형태에 의하면, 제1 신호 및 제2 신호를 포함하는 시험 신호를 피시험 디바이스에게 주어 피시험 디바이스를 시험하는 시험 장치에서의 출력 핀의 사이의 스큐 측정에 이용되는 배선 기판에 있어서, 제1 신호를 출력해야 할 제1 출력 핀에 결합되는 제1 단자와, 제2 신호를 출력해야 할 제2 출력 핀에 결합되는 제2 단자와, 제1 단자 및 제2 단자의 쌍방으로 접속되는 결속 노드와, 입력되는 신호의 천이 타이밍을 계측하는 타이밍 계측 회로에 접속되는 출력 노드와, 제1 단자 및 결속 노드의 사이를 접속하는 제1 배선과, 제2 단자 및 결속 노드의 사이를 접속하는 제2 배선과, 결속 노드 및 출력 노드의 사이를 접속하는 제3 배선을 포함하고, 제1 배선 및 제2 배선이 동일한 길이로 형성된 배선 기판이 제공된다. 상기 배선 기판은, 제1 배선 및 제2 배선이 동일하고 최단인 길이로 형성되어도 된다.
상기 배선 기판에서, 상기 시험 장치는, 타이밍 계측 회로와 타이밍 계측 회로에 접속되는 입력 단자를 포함하고, 상기 배선 기판의 출력 노드는, 상기 시험 장치의 입력 단자에 결합되는 제3 단자이어도 된다. 상기 배선 기판은, 타이밍 계측 회로를 더 포함하고, 출력 노드는, 타이밍 계측 회로의 입력 노드이어도 된다. 또한, 상기 배선 기판에서, 상기 시험 장치의 제1 출력 핀이 출력하는 제1 신호는 시험 신호의 정상 신호이고, 상기 시험 장치의 제2 출력 핀이 출력하는 제2 신호는 시험 신호의 역상 신호이어도 된다.
본 발명의 제2 형태에 의하면, 제1 신호 및 제2 신호를 포함하는 시험 신호를 피시험 디바이스에게 주어 피시험 디바이스를 시험하는 시험 장치에서의 출력 핀의 사이의 스큐를 계측하는 스큐 측정 방법에 있어서, 상기 배선 기판을 준비하는 단계와, 제1 신호를 출력하는 시험 장치의 제1 출력 핀을, 배선 기판의 제1 단자에 결합하고, 제2 신호를 출력하는 시험 장치의 제2 출력 핀을, 배선 기판의 제2 단자에 결합하는 단계와, 출력 노드의 전압을 참조 전압과의 비교에서 계측함으로써, 제1 출력 핀과 제2 출력 핀의 사이의 스큐를 계측하는 단계를 포함하는 스큐 측정 방법이 제공된다.
상기 스큐 측정 방법에서, 스큐를 계측하는 단계는, 제2 출력 핀을 하이 레벨 또는 로우 레벨로 유지한 상태로, 제1 출력 핀으로부터 제1 신호를 출력하고, 출력 노드의 전압이, 제2 출력 핀의 레벨과 제1 신호의 천이 상태의 관계에 기초하여 결정되는 제1 참조 전압에 일치하는 제1 타이밍을 계측하는 단계와, 제1 출력 핀을 하이 레벨 또는 로우 레벨로 유지한 상태로, 제2 출력 핀으로부터 제2 신호를 출력하고, 출력 노드의 전압이, 제1 출력 핀의 레벨과 제2 신호의 천이 상태의 관계에 기초하여 결정되는 제2 참조 전압에 일치하는 제2 타이밍을 계측하는 단계와, 제1 타이밍과 제2 타이밍의 차로부터 상기 스큐를 계측하는 단계를 포함하여도 된다.
상기 스큐 측정 방법에서, 제1 출력 핀은 시험 신호의 정상 신호를 출력하고, 제2 출력 핀은 시험 신호의 역상 신호를 출력하며, 스큐를 계측하는 단계는, 출력 노드에 발생하는 스파이크 전압의 값에 의해 스큐를 계측하여도 된다. 상기 스큐 측정 방법에서, 제1 신호 및 제2 신호는, 각각, 동일한 시험 신호의 정상 신호 및 역상 신호이고, 스큐를 계측하는 단계는, 동일한 시험 신호를 출력하는 단계와, 출력 노드에 발생하는 스파이크 전압의 값에 의해 스큐를 계측하는 단계를 포함하여도 된다.
본 발명의 제3 형태에 의하면, 제1 신호 및 제2 신호를 포함하는 시험 신호를 피시험 디바이스에게 주어 상기 피시험 디바이스를 시험하는 시험 장치에 있어서, 제1 신호를 출력하는 제1 출력 핀과, 제2 신호를 출력하는 제2 출력 핀과, 입력되는 신호의 타이밍을 계측하는 타이밍 계측 회로와, 상기의 배선 기판을 포함하는 시험 장치가 제공된다.
또한 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 일 실시 형태에 관한 배선 기판(104)을 구비한 시험 장치(100)의 구성예를 개략적으로 도시한다.
도 2는 시험 장치(100)에서의 출력 핀의 사이의 스큐를 계측하는 스큐 측정 방법의 일례를 개략적으로 도시한다.
도 3은 도 2에 관련해 설명한, 시험 장치(100)에서의 스큐를 계측하는 방법의 일례를 개략적으로 도시한다.
도 4는 도 3에 관련해 설명한, 제1 타이밍의 계측 과정의 일례를 개략적으로 도시한다.
도 5는 도 3에 관련해 설명한, 제2 타이밍의 계측 과정의 일례를 개략적으로 도시한다.
도 6은 시험 장치(100)의 스큐를 계측하는 다른 예를 개략적으로 도시한다.
도 7은 도 6에 관련해 설명한, 제3 단자(118)에 발생하는 스파이크 전압의 일례를 개략적으로 도시한다.
도 8은 다른 실시 형태에 관한 배선 기판(804)을 구비한 시험 장치(800)의 구성예를 개략적으로 도시한다.
이하, 발명의 실시의 형태를 통해서 본 발명의 일 측면을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것이 아니고, 또한 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 일 실시 형태에 관한 배선 기판(104)을 구비한 시험 장치(100)의 구성예를 개략적으로 도시한다. 시험 장치(100)는, 장치 본체(102)와, 배선 기판(104)을 구비한다. 장치 본체(102)는, 피시험 디바이스에 시험 신호를 주어 피시험 디바이스를 시험한다. 배선 기판(104)은, 시험 장치(100)에서의 출력 핀의 사이의 스큐 측정 또는 스큐 조정에 이용된다.
시험 장치(100)는, 장치 본체(102)와 피시험 디바이스를 결합하여, 피시험 디바이스를 시험한다. 또한, 시험 장치(100)는, 장치 본체(102)와 배선 기판(104)을 결합하여, 출력 핀의 사이의 스큐를 조정한다. 또한, 도 1은, 장치 본체(102)와 배선 기판(104)이 결합된 상태를 나타내므로, 피시험 디바이스는, 표시하지 않는다.
장치 본체(102)는, 기준 클록 발생부(130)와 시험 실행부(132)를 가진다. 시험 실행부(132)는, 타이밍 발생부(134)와, 패턴 발생부(136)와, 파형 정형부(138)와, 스큐 조정부(140)와, 차동 드라이버(150)와, 제1 출력 핀(172)과, 제2 출력 핀(174)을 포함한다. 스큐 조정부(140)는, 가변 지연 회로(142)와 가변 지연 회로(144)를 가진다. 차동 드라이버(150)는, 출력 저항(152)과 출력 저항(154)을 가진다. 또한, 시험 실행부(132)는, 컴퍼레이터(162)와, 패턴 비교부(164)와, 종단 저항(166)과, 입력 단자(176)을 포함한다.
제1 출력 핀(172) 및 제2 출력 핀(174)은, 출력 핀의 일례이어도 된다. 컴퍼레이터(162)는, 입력되는 신호의 천이 타이밍을 계측하는 타이밍 계측 회로의 일례이어도 된다. 또한, 장치 본체(102)는, 복수의 시험 실행부(132)를 가져도 된다. 이에 의해, 피시험 디바이스가 복수의 피시험 블록을 가지는 경우이어도, 시험 장치(100)는, 복수의 피시험 블록을 동시에 시험할 수 있다.
배선 기판(104)은, 제1 출력 핀(172)에 결합되는 제1 단자(112)와, 제2 출력 핀(174)에 결합되는 제2 단자(114)와, 결속 노드(116)와, 입력 단자(176)에 결합되는 제3 단자(118)를 가진다. 제3 단자(118)는, 출력 노드의 일례이어도 된다. 배선 기판(104)은, 제1 단자(112) 및 결속 노드(116)의 사이를 접속하는 제1 배선(122)과, 제2 단자(114) 및 결속 노드(116)의 사이를 접속하는 제2 배선(124)과, 결속 노드(116)와 제3 단자(118)의 사이를 접속하는 제3 배선(126)을 가진다.
이하, 시험 장치(100)에 의한 피시험 디바이스의 시험 동작에 대하여 설명한 후, 시험 장치(100)의 출력 핀의 사이의 스큐 측정 및 스큐 조정에 대해 검토한다. 그 후, 배선 기판(104)을 이용한 스큐 측정 방법 및 스큐 조정 방법에 대해 설명한다.
우선, 시험 장치(100)에 의한 피시험 디바이스의 시험 동작에 대해서 설명한다. 이하, 시험 장치(100)가, 차동 신호를 출력하는 피시험 디바이스를 시험하는 경우를 예로서 설명한다. 즉, 본 실시 형태에서, 시험 장치(100)의 제1 출력 핀(172)이 출력하는 시험 신호는 정상(正相) 신호이어도 되고, 시험 장치(100)의 제2 출력 핀(174)이 출력하는 시험 신호는 역상(逆相) 신호이어도 된다. 정상 신호는 제1 신호의 일례이어도 된다. 역상 신호는 제2 신호의 일례이어도 된다.
기준 클록 발생부(130)는, 시험 장치(100)의 기준 클록을 생성한다. 기준 클록 발생부(130)는, 기준 클록을, 타이밍 발생부(134) 및 패턴 발생부(136)에 공급한다.
타이밍 발생부(134)는, 타이밍 신호를 생성하여, 파형 정형부(138)에 공급한다. 타이밍 신호는, 피시험 디바이스에 공급하는 시험 신호를 전압 신호로서 생성하는 타이밍을 규정한다.
패턴 발생부(136)는, 패턴 신호를 생성하여, 파형 정형부(138)에 공급한다. 패턴 신호는, 시험 신호의 시험 패턴을 규정한다. 패턴 신호는, 디지털 패턴의 신호이어도 된다. 또한, 패턴 발생부(136)는, 시험 신호에 대응하는 기대값 신호를 생성하여, 패턴 비교부(164)에 공급한다.
파형 정형부(138)는, 패턴 발생부(136)로부터 공급된 패턴 신호와 타이밍 발생부로부터 공급된 타이밍 신호를, 피시험 디바이스의 시험에 적절한 파형으로 정형한다. 파형 정형부(138)는, 정형한 파형을, 스큐 조정부(140) 및 차동 드라이버(150)을 통해서, 피시험 디바이스에 공급한다. 또한, 파형 정형부(138)는, 스트로브 신호를 생성하여, 컴퍼레이터(162)에 공급한다. 스트로브 신호는, 입력 단자(176)로부터 입력된 신호의 타이밍 위상의 판정에 이용된다.
스큐 조정부(140)는, 파형 정형부(138)로부터 공급된 시험 신호의 정상 신호 성분과 역상 신호 성분의 스큐를 조정한다. 가변 지연 회로(142)는, 정상 신호 성분의 위상을 조정한다. 가변 지연 회로(144)는, 역상 신호 성분의 위상을 조정한다. 스큐 조정부(140)는, 스큐가 조정된 정상 신호 성분 및 역상 신호 성분을, 차동 드라이버(150)에 공급한다.
차동 드라이버(150)는, 스큐 조정부(140)로부터 공급된 시험 신호의 정상 신호 성분을, 출력 저항(152)를 통해서, 시험 신호를 출력하는 제1 출력 핀(172)에 공급한다. 또한, 차동 드라이버(150)는, 스큐 조정부(140)로부터 공급된 시험 신호의 역상 신호 성분을, 출력 저항(154)을 통해서, 시험 신호를 출력하는 제2 출력 핀(174)에 공급한다. 출력 저항(152)과 출력 저항(154)의 저항률은, 동일하여도 된다.
컴퍼레이터(162)의 일방의 입력단은, 입력 단자(176)에 접속되고 있어, 입력 단자(176)를 통해서, 피시험 디바이스의 출력 신호가 입력된다. 컴퍼레이터(162)의 일방의 입력단과 입력 단자(176)의 사이의 배선에는, 종단 저항(166)을 통해서, 종단 전압원이 결합되어도 된다. 종단 전압원은, 전압(VTT)을 인가한다. 컴퍼레이터(162)의 타방의 입력단에는, 참조 전압원이 결합되어도 된다. 참조 전압원은, 전압(VREF)을 인가한다. 종단 저항(166)은, 출력 저항(152) 및 출력 저항(154)과 동일한 저항률을 가져도 된다. 또한, 도 1에서, 종단 전압원 및 참조 전압원에 대해서는, 도시를 생략한다.
컴퍼레이터(162)는, 입력 단자(176)로부터 공급된 출력 신호의 전압과 VREF를 비교하여, 비교 결과를 패턴 비교부(164)에 공급한다. 예를 들면, 출력 신호의 전압이 VREF 보다 낮은 경우에는, 컴퍼레이터(162)는, 비교 결과로서 L 논리를 출력한다. 한편, 출력 신호의 전압이 VREF 보다 높은 경우에는, 컴퍼레이터(162)는, 비교 결과로서 H 논리를 출력한다.
컴퍼레이터(162)는, 입력되는 신호의 천이 타이밍을 계측한다. 컴퍼레이터(162)는, 파형 정형부(138)로부터 공급되는 스트로브 신호에 기초하여, 피시험 디바이스의 출력 신호의 천이 타이밍을 계측하여도 된다.
패턴 비교부(164)는, 패턴 발생부(136)로부터 공급된 기대값 신호와 컴퍼레이터(162)로부터 공급된 비교 결과를 비교하여, 피시험 디바이스의 양부를 판정한다. 도 1에는 도시되지 않지만, 패턴 비교부(164)는, 시험 결과를, 예를 들면, 장치 본체(102)에 공급하여도 된다.
다음으로, 시험 장치(100)의 출력 핀간의 스큐 조정에 대해 검토한다. 시험 장치(100)의 출력 핀간의 스큐를 조정하는 방법으로서, 예를 들면, 로봇 암에 연결된 광대역 프로브를 구비한 프로빙 로봇을 이용하여, 관측하고자 하는 출력 핀에 직접 컨택트하여, 출력 신호를 관측하는 것을 고려한다. 또한, 프로빙 로봇은, 도 1에는 기재하지 않는다.
프로빙 로봇을 이용한 출력 핀간의 스큐의 교정은, 예를 들면, 이하의 순서에 의해 실행할 수 있다. 이하, 장치 본체(102)가, 복수의 시험 실행부(132)를 가지고, 시험 실행부(132)가, 정상 신호와 역상 신호를 포함하는 차동 신호를 출력하는 경우를 예로 하여, 차동 신호의 스큐를 교정하는 순서를 설명한다.
우선, 광대역 프로브를, 교정하고자 하는 한 쌍의 출력 핀의 일방의 출력 핀에 컨택트시킨다. 예를 들면, 제1 출력 핀(172)에 컨택트시켜, 정상 신호를 측정한다. 예를 들면, 정상 신호가, L 논리로부터 H 논리로 천이하는 경우에는, 정상 신호가 상승하는 타이밍을, 높은 정밀도의 타이밍 측정기로 측정한다. 예를 들면, 진폭이 50%가 되는 타이밍 포인트를 높은 정밀도의 타이밍 측정기로 측정한다.
다음으로, 광대역 프로브를 이동시켜, 교정하고자 하는 한 쌍의 출력 핀의 타방의 출력 핀에 컨택트시킨다. 예를 들면, 제2 출력 핀(174)에 컨택트시켜, 역상 신호를 측정한다. 정상 신호의 경우와 마찬가지로, 역상 신호가 하강하는 타이밍을 높은 정밀도의 타이밍 측정기로 측정한다. 차동 스큐는, 제1 출력 핀(172)를 측정하여 얻은 타이밍 포인트와, 제2 출력 핀(174)을 측정하여 얻은 타이밍 포인트의 차분으로서 구해진다. 시험 장치(100)는, 차동 스큐가 소정의 범위에 들어가도록, 스큐 조정부(140)의 설정을 조정한다. 이에 의해, 한 쌍의 출력 핀간에서의 차동 스큐의 교정이 종료된다.
한 쌍의 출력 핀간에서의 차동 스큐의 교정이 종료되면, 광대역 프로브를 이동시켜, 다른 한 쌍의 출력 핀간에서의 차동 스큐를 교정한다. 마찬가지로 하여, 한 쌍의 출력 핀간의 스큐의 교정을 반복하는 것으로, 시험 장치(100)의 교정을 실행할 수 있다.
이상과 같이, 프로빙 로봇을 이용하는 것으로, 출력 핀간의 스큐를 교정할 수 있다. 그러나, 1 핀씩 교정하므로, 측정 시간이 길다. 또한, 프로빙 로봇의 설치 및 조작에도 시간이 걸려, 운용성이 부족하다. 시험 장치(100)가 차동 신호를 출력하는 경우, 제1 출력 핀(172) 및 제2 출력 핀(174)의 주파수 응답 특성이 다르므로, 교정을 실시한 주파수와는 다른 주파수의 차동 신호를 출력하면, 차동 스큐가 악화된다. 여기에서, 측정 시간이 더욱 짧고, 운용성이 풍부한 스큐 조정 방법 및 스큐 조정 장치를 이용하여, 주파수를 변경할 때마다, 차동 스큐의 교정을 실시하는 것이 바람직하다.
시험 장치(100)는, 배선 기판(104)을 구비한 것으로, 단시간에 실시할 수 있어 운용성이 풍부한 스큐 측정 방법 및 스큐 조정 방법을 제공할 수 있다. 배선 기판(104)은, 스큐 조정 장치의 일례이어도 된다. 배선 기판(104)의 제1 단자(112) 및 제2 단자(114)에 입력된 신호는, 결속 노드(116)에서 단락되어 제3 단자(118)로부터 출력된다.
배선 기판(104)은, 예를 들면, 장치 본체(102)의 제1 출력 핀(172), 제2 출력 핀(174) 및 입력 단자(176)의 배치에 맞추어, 프린트 배선 기판, Si 기판 등의 기판에, 제1 단자(112) 등의 단자, 및 제1 배선(122) 등의 배선을 형성하여도 된다.
배선 기판(104)은, 제1 배선(122) 및 제2 배선(124)이 동일한 길이로 형성된다. 이에 의해, 스큐 측정의 정밀도를 향상할 수 있다. 제3 배선(126)은, 파형의 열화를 억제할 수 있도록, 매우 짧게 형성되는 것이 바람직하다. 제1 배선(122) 및 제2 배선(124)의 길이는, 예를 들면, 1 mm 이상 2 mm 이하이어도 되고, 제3 배선(126)의 길이는, 예를 들면, 2 mm 이상 3 mm 이하이어도 된다. 이에 의해, 광대역으로 주파수 특성이 양호하게 매칭한다.
또한, 본 실시 형태에서, 제1 단자(112), 제2 단자(114) 및 결속 노드(116)는 이등변 삼각형 혹은 정삼각형을 형성하도록 배치되지만, 제1 단자(112), 제2 단자(114) 및 결속 노드(116)의 배치는, 이것으로 한정되지 않는다. 배선 기판(104)은, 제1 배선(122) 및 제2 배선(124)이 동일한 한편, 최단의 길이로 형성되어도 된다. 예를 들면, 결속 노드(116)는, 제1 단자(112)와 제2 단자(114)의 중점에 형성되어도 된다.
여기서, 본 명세서에서 「제1 배선(122) 및 제2 배선(124)이 동일한 길이」란, 제1 배선(122) 및 제2 배선(124)이 완전히 같은 길이인 경우로 한정되지 않는다. 제1 배선(122) 및 제2 배선(124)이 실질적으로 동일한 길이인 경우도 포함한다. 「제1 배선(122) 및 제2 배선(124)이 실질적으로 동일한 길이이다」란, 제1 배선(122)의 길이와 제2 배선(124)의 길이가 다른 경우이어도, 제1 배선(122)에서의 배선 지연 시간과 제2 배선(124)에서의 배선 지연 시간의 차가, 스큐의 허용 오차보다 작은 경우를 의미한다.
스큐의 허용 오차는, 피시험 디바이스의 동작 주파수와 피시험 디바이스의 시험에 요구되는 스큐의 정밀도를 고려해 결정할 수 있다. 예를 들면, 피시험 디바이스의 동작 주파수가 6.5 GHz이며, 스큐의 정밀도로서 -4 ps ~ +4 ps의 정밀도가 요구되는 경우에는, 제1 배선(122)의 길이와 제2 배선(124)의 길이의 차가 0.1 mm 이내이면, 제1 배선(122) 및 제2 배선(124)는, 실질적으로 동일한 길이에 형성되고 있다고 말할 수 있다.
이상의 구성을 채용하는 것으로, 시험 장치(100)는, 장치 본체(102)와 배선 기판(104)을 결합하여, 출력 핀간의 스큐를 측정할 수 있다. 예를 들면, 시험 장치(100)는, 제1 출력 핀(172) 및 제2 출력 핀(174)으로부터 출력되는 차동 신호의 차동 스큐를 측정할 수 있다. 시험 장치(100)는, 측정한 차동 스큐의 값에 기초하여, 스큐 조정부(140)의 설정을 조정할 수 있다.
이에 의해, 시험 장치(100)에 구비된 컴퍼레이터(162)를 이용하여, 출력 핀간의 스큐를 높은 정밀도로 교정할 수 있다. 또한, 배선 기판(104)은, 프로빙 로봇과 비교하여, 매우 염가로 제조할 수 있다. 또한, 시험 장치(100)가, 스큐를 조정해야 할 한 쌍의 출력 핀을 복수로 가지는 경우이어도, 모든 쌍에 대해서, 동시에 스큐를 측정할 수 있으므로, 단시간에 스큐를 교정할 수 있다.
예를 들면, 시험 장치(100)는, 모든 시험 실행부(132)가 제1 출력 핀(172), 제2 출력 핀(174), 입력 단자(176) 및 컴퍼레이터(162)를 가지므로, 모든 시험 실행부의 스큐를 동시에 교정할 수 있다. 단시간에 간편하게 스큐를 교정할 수 있으므로, 시험 신호의 주파수를 변경할 때마다, 스큐의 교정을 실시하는 것이 용이하게 된다.
또한, 본 실시 형태에서, 배선 기판(104)을 이용해 스큐 조정 장치를 설명했지만, 스큐 조정 장치의 형상은, 기판 형상으로 한정되지 않는다. 스큐 조정 장치의 형상은, 특별히 한정되는 것은 아니지만, 피시험 디바이스와 같은 형상인 것이 바람직하다.
본 실시 형태에 있어서, 정상 신호를 출력하는 제1 출력 핀(172)과 역상 신호를 출력하는 제2 출력 핀(174)의 사이로, 차동 스큐를 측정하는 경우에 대해 설명했지만, 배선 기판(104)의 용도는, 이것으로 한정되지 않는다. 단자 및 배선의 배치를, 측정 대상에 따라 설계하는 것으로, 배선 기판(104)은, 시험 장치(100)에서의 임의의 출력 핀간에서의 스큐의 측정에 이용할 수 있다.
본 실시 형태에 있어서, 배선 기판(104)은, 타이밍 계측 회로를 가지지 않고, 시험 장치(100)는, 장치 본체(102)의 컴퍼레이터(162)를 이용해 출력 핀간의 스큐를 측정하는 경우에 대해 설명했지만, 시험 장치(100)의 구성은, 이것으로 한정되지 않는다. 예를 들면, 배선 기판(104)은, 타이밍 계측 회로를 가지고, 시험 장치(100)는, 해당 타이밍 계측 회로를 이용하여, 출력 핀간의 스큐를 측정하여도 된다. 이에 의해, 장치 본체(102)에 컴퍼레이터(162)가 실장되어 있지 않은 경우, 또는, 장치 본체(102)의 컴퍼레이터(162)의 정밀도가 낮은 경우이어도, 출력 핀간의 스큐를 양호한 정밀도로 측정할 수 있다.
도 2는, 시험 장치(100)에서의 출력 핀의 사이의 스큐를 계측하는 스큐 측정 방법의 일례를 개략적으로 도시한다. 도 2에 도시된 바와 같이, 우선, S202에서, 배선 기판(104)을 준비한다. 즉, 제1 단자(112)와, 제2 단자(114)와, 제1 단자(112) 및 결속 노드(116)의 사이를 접속하는 제1 배선(122)과, 제2 단자(114) 및 결속 노드(116)의 사이를 접속하고, 제1 배선(122)에 동일한 길이의 제2 배선(124)과, 결속 노드(116)와 출력 노드의 사이를 접속하는 제3 배선(126)을 가지는 배선 기판(104)을 준비한다.
다음으로, S204에서, 시험 장치(100)와 배선 기판(104)을 결합한다. 즉, 시험 장치(100)의 제1 출력 핀(172)을, 배선 기판(104)의 제1 단자(112)에 결합하고, 시험 장치(100)의 제2 출력 핀(174)을, 배선 기판(104)의 제2 단자(114)에 결합한다. 또한, 시험 장치(100)의 입력 단자(176)를, 배선 기판(104)의 제3 단자(118)에 결합한다.
다음으로, S206에서, 제1 출력 핀(172)과 제2 출력 핀(174)의 사이의 스큐를 계측한다. 제3 단자(118)의 전압을 참조 전압(VREF)과의 비교에서 계측하는 것으로, 상기 스큐를 계측할 수 있다. 시험 장치(100)는, 계측된 스큐의 값에 기초하여, 스큐의 값이 소정의 범위에 들어가도록, 스큐 조정부(140)의 설정을 조정하여도 된다.
도 3은, 도 2의 S206에 관련해 설명한, 시험 장치(100)의 스큐를 계측하는 방법의 일례를 개략적으로 도시한다. 도 3에 도시된 바와 같이, S206에서의 스큐를 계측하는 단계는, 우선, S302에서, 제1 출력 핀으로부터 시험 신호를 출력하여 얻은 신호의 천이 타이밍을 나타내는 제1 타이밍을 계측한다. 제1 타이밍은, 예를 들면, 이하의 순서로 계측할 수 있다.
즉, 제2 출력 핀(174)을 하이 레벨 또는 로우 레벨로 유지한 상태로, 제1 출력 핀(172)으로부터 시험 신호를 출력한다. 배선 기판(104)의 제3 단자(118)의 전압이, 입력 단자(176)를 통해서, 컴퍼레이터(162)의 일방의 입력단에 입력된다.
컴퍼레이터(162)의 타방의 입력단에는, 제2 출력 핀(174)의 레벨과 시험 신호의 천이 상태의 관계에 기초하여 결정되는 제1 참조 전압이 입력된다. 파형 정형부(138)로부터 공급된 스트로브 신호를 이용하여, 제3 단자(118)의 전압이, 제1 참조 전압에 일치하는 타이밍을, 제1 타이밍으로서 계측한다.
다음으로, S304에서, 제2 출력 핀으로부터 시험 신호를 출력하여 얻은 신호의 천이 타이밍을 나타내는 제2 타이밍을 계측한다. 제2 타이밍은, 예를 들면, 이하의 순서로 계측할 수 있다.
즉, 제1 출력 핀(172)을 하이 레벨 또는 로우 레벨로 유지한 상태로, 제2 출력 핀(174)으로부터 시험 신호를 출력한다. 배선 기판(104)의 제3 단자(118)의 전압이, 입력 단자(176)를 통해서, 컴퍼레이터(162)의 일방의 입력단에 입력된다.
컴퍼레이터(162)의 일방의 입력단에는, 제1 출력 핀(172)의 레벨과 시험 신호의 천이 상태의 관계에 기초하여 결정되는 제2 참조 전압이 입력된다. 파형 정형부(138)로부터 공급된 스트로브 신호를 이용하여, 제3 단자(118)의 전압이, 제2 참조 전압에 일치하는 타이밍을, 제2 타이밍으로서 계측한다.
다음으로, S306에서, 제1 출력 핀(172)과 제2 출력 핀(174)의 사이의 스큐를 측정한다. 상기 스큐는, 제1 타이밍과 제2 타이밍의 차로부터 구할 수 있다.
도 4는, 도 3에 관련해 설명한, 제1 타이밍의 계측 과정의 일례를 개략적으로 도시한다. 도 4는, 제1 출력 핀(172)의 출력(42), 제2 출력 핀(174)의 출력(44) 및 컴퍼레이터(162)에 입력되는 제3 단자(118)의 전압(46)을 실선으로 도시한다.
또한, 도 4에서, 출력(42) 및 출력(44)의 전압은, 제1 출력 핀(172) 및 제2 출력 핀(174)에 배선 기판(104)을 결합하지 않는 상태에서의 전압, 즉, 개방단에서의 전압으로서 표현되고 있다. 또한, 도 4에서, 출력 저항(152), 출력 저항(154) 및 종단 저항(166)의 저항률은 동일하고, 전압 VTT로서 Vlow가 인가된다.
도 4에 도시된 바와 같이, 제1 출력 핀(172)은, 로우 레벨(Vlow)로부터 하이 레벨(Vhigh)로 천이하는 시험 신호를 출력한다. 그 사이, 제2 출력 핀(174)의 출력(44)은, 로우 레벨(Vlow)로 유지된다. 이 때, 컴퍼레이터(162)의 일방의 입력단에는, 전압(46)이 입력된다. 전압(46)의 값은, Vlow로부터 Vhigh'로 천이한다. 컴퍼레이터(162)의 타방의 입력단에는, 제1 참조 전압(VREF1)이 입력된다. 제1 타이밍(Tposi')은, 전압(46)이, 제1 참조 전압(VREF1)에 일치하는 타이밍으로서 계측된다.
제1 참조 전압(VREF1)의 값은, 예를 들면, 입력 진폭의 50%의 값이 설정된다. 이 때, 제1 참조 전압(VREF1)의 값은 수학식 1에서 나타내진다. 예를 들면, Vhigh가 1[V]이며, Vlow가 0[V]인 경우, Vhigh'는, 분압되어 1/3[V]가 되고, VREF1는, 1/6[V]가 된다.
[수학식 1]
VREF1 = (Vhigh' - Vlow)/2
도 5는, 도 3에 관련해 설명한, 제2 타이밍의 계측 과정의 일례를 개략적으로 도시한다. 도 5는, 제1 출력 핀(172)의 출력(42), 제2 출력 핀(174)의 출력(44) 및 컴퍼레이터(162)에 입력되는 제3 단자(118)의 전압(46)을 실선으로 도시한다.
또한, 도 5에서, 출력(42) 및 출력(44)의 전압은, 제1 출력 핀(172) 및 제2 출력 핀(174)에 배선 기판(104)을 결합하지 않는 상태에서의 전압, 즉, 개방단에서의 전압으로서 표현되고 있다. 또한, 도 5에서, 출력 저항(152), 출력 저항(154) 및 종단 저항(166)의 저항률은 동일하고, 전압 VTT로서 Vlow가 인가된다.
도 5에 도시된 바와 같이, 제2 출력 핀(174)은, 하이 레벨(Vhigh)로부터 로우 레벨(Vlow)로 천이하는 시험 신호를 출력한다. 그 사이, 제1 출력 핀(172)의 출력(42)은, 로우 레벨(Vlow)로 유지된다. 이 때, 컴퍼레이터(162)의 일방의 입력단에는, 전압(46)이 입력된다. 전압(46)의 값은, Vhigh'로부터 Vlow로 천이한다. 컴퍼레이터(162)의 타방의 입력단에는, 제2 참조 전압(VREF2)이 입력된다. 제2 타이밍(Tnega')는, 전압(46)이, 제2 참조 전압(VREF2)에 일치하는 타이밍으로서 계측된다. 제2 참조 전압(VREF2)의 값은, 예를 들면, 입력 진폭의 50%의 값이 설정된다.
시험 장치(100)는, 제1 타이밍(Tposi')과 제2 타이밍(Tnega')의 차가 소정의 범위에 들어가도록, 스큐 조정부(140)의 설정을 조정하여도 된다. 시험 장치(100)는, 제1 타이밍(Tposi')과 제2 타이밍(Tnega')이 동일해지도록, 스큐 조정부(140)의 설정을 조정하여도 된다.
도 6은, 시험 장치(100)의 스큐를 계측하는 다른 예를 개략적으로 도시한다. 도 7은, 도 6에 관련해 설명한, 제3 단자(118)에 발생하는 스파이크 전압의 일례를 개략적으로 도시한다. 도 6 및 도 7을 이용하여, 제1 출력 핀(172)은 시험 신호의 정상 신호(62)를 출력하고, 제2 출력 핀(174)은 시험 신호의 역상 신호(64)를 출력하는 경우에, 제3 단자(118)에 발생하는 스파이크 전압(76)의 값에 의해 스큐를 계측하는 방법 및 스큐를 교정하는 방법을 설명한다.
도 6에 도시된 바와 같이, 정상 신호(62)는, 시간 t1로부터 시간 t4에서, 로우 레벨(Vlow)로부터 하이 레벨(Vhigh)로 천이한다. 한편, 역상 신호(64)는, 스큐를 가지고, 시간 t2로부터 시간 t5에서, 하이 레벨(Vhigh)로부터 로우 레벨(Vlow)로 천이한다.
정상 신호(62) 및 역상 신호(64)의 천이 타이밍은, 예를 들면, 입력 진폭의 50%의 값을 이용하여 계측할 수 있다. 도 6에서, 정상 신호(62)의 천이 타이밍은, t2가 되고, 역상 신호(64)의 천이 타이밍은, t4가 된다. 스큐는, t4와 t2의 차로서 구해진다. 또한, 도 6에서, 점선(68)은, 스큐가 없는 경우의 역상 신호를 나타낸다. 또한, 시간 t3은, 정상 신호(62)와 역상 신호(64)가 교차하는 시간을 나타낸다.
도 7에 도시된 바와 같이, 배선 기판(104)에 대해서, 제1 출력 핀(172)으로부터 정상 신호(62)가 출력되고, 제2 출력 핀(174)으로부터 역상 신호(64)가 출력되었을 경우, 배선 기판(104)의 제3 단자(118)에는, 스파이크 전압(76)이 나타난다. 스파이크 전압(76)의 값은, 시간 t1까지는, 입력 진폭의 50%의 값을 나타낸다. 시간 t1을 지나면 서서히 증가하고, 시간 t2로부터 시간 t4의 사이는 실질적으로 일정한 값(VSPIKE)을 나타낸다. 그 후, 시간 t4를 지나면 서서히 감소하고, 시간 t5가 되면 입력 진폭의 50%의 값으로 돌아온다. 스파이크 전압(76)이 실질적으로 일정한 값(VSPIKE)을 나타내고 있는 시간을 계측하는 것으로, 스큐를 계측할 수 있다.
시험 장치(100)는, 스파이크 전압(76)이 일정값 이하가 되도록, 스큐 조정부(140)의 설정을 조정하여도 된다. 시험 장치(100)는, 스파이크 전압이 발생하는 시간이 일정값 이하가 되도록, 스큐 조정부(140)의 설정을 조정하여도 된다.
도 8은, 다른 실시 형태에 관한 배선 기판(804)을 구비한 시험 장치(800)의 구성예를 개략적으로 도시한다. 시험 장치(800)는, 장치 본체(802)와 배선 기판(804)을 구비하고, 시험 장치(100)와 실질적으로 같은 구성을 가진다. 장치 본체(802)는, 장치 본체(102)와 실질적으로 같은 구성을 가진다. 배선 기판(804)은, 배선 기판(104)과 실질적으로 같은 구성을 가진다. 여기에서, 시험 장치(800), 장치 본체(802) 및 배선 기판(804)에 대해서는, 시험 장치(100), 장치 본체(102) 및 배선 기판(104)과의 상이점을 중심으로 설명하고, 그 외에 대해서는, 설명을 생략하는 경우가 있다.
장치 본체(802)는, 기준 클록 발생부(130)와, 시험 실행부(832)를 가진다. 시험 실행부(832)는, 타이밍 발생부(134)와, 패턴 발생부(136)와, 파형 정형부(138)와, 스큐 조정부(140)와, 차동 드라이버(150)와, 제1 출력 핀(172)과, 제2 출력 핀(174)을 포함한다. 스큐 조정부(140)는, 가변 지연 회로(142)와, 가변 지연 회로(144)를 가진다. 차동 드라이버(150)는, 출력 저항(152)과, 출력 저항(154)을 가진다. 도 8에서는, 작도를 생략하고 있지만, 장치 본체(802)는, 복수의 시험 실행부(832)를 가진다.
배선 기판(804)은, 복수의 시험 실행부(832)의 각각에 대해, 제1 단자(112)와, 제2 단자(114)와, 결속 노드(116)와, 제1 배선(122)과, 제2 배선(124)을 가진다. 배선 기판(804)은, 멀티플렉서(810)와 광대역 컴퍼레이터 회로(820)를 가지는 점에서, 배선 기판(104)과 상이하다. 광대역 컴퍼레이터 회로(820)는, 타이밍 계측 회로의 일례이어도 된다.
멀티플렉서(810)는, 출력 단자(812)와 복수의 입력 단자(818)를 포함한다. 멀티플렉서(810)의 입력 단자(818)는, 출력 노드의 일례이어도 된다. 입력 단자(818)의 각각에는, 복수의 시험 실행부(832)의 각각에 대응하는 결속 노드(116)가 접속된다. 멀티플렉서(810)는, 복수의 입력 단자(818)에 입력되는 신호 중에서 출력하는 신호를 선택하고, 선택한 1개의 신호를 광대역 컴퍼레이터 회로(820)에 공급한다.
배선 기판(804)은, 제3 배선(126)이, 결속 노드(116)와 멀티플렉서(810)의 입력 단자(818)의 사이를 접속하는 점에서, 배선 기판(104)과 상이하다. 또한, 도 8에서는, 복수의 시험 실행부(832)와, 복수의 결속 노드(116)의 접속 관계에 대해서는, 작도를 생략한다.
광대역 컴퍼레이터 회로(820)는, 시험 장치(100)의 컴퍼레이터(162)에 대응한다. 광대역 컴퍼레이터 회로(820)는, 멀티플렉서(810)로부터 공급된 신호의 천이 타이밍을 계측한다. 또한, 본 실시 형태에서, 배선 기판(804)은, 출력 노드로서 제3 단자(118) 대신에 멀티플렉서(810)의 입력 단자(818)를 이용하는 경우에 대해 설명했지만, 이것으로 한정되지 않는다. 예를 들면, 출력 노드는, 광대역 컴퍼레이터 회로(820)의 입력 노드(828)이어도 된다.
이상의 구성을 채용하는 것으로, 시험 장치(800)는, 장치 본체(802)에 컴퍼레이터가 실장되어 있지 않은 경우이어도, 출력 핀간의 스큐를 계측할 수 있다. 또한, 시험 장치(800)는, 장치 본체(802)에 실장된 컴퍼레이터의 정밀도가 낮은 경우이어도, 배선 기판(804)에 해당 컴퍼레이터보다 정밀도가 높은 광대역 컴퍼레이터 회로(820)를 실장하는 것으로, 출력 핀간의 스큐를 양호한 정밀도로 측정할 수 있다.
또한, 본 실시 형태에서는, 제1 신호 및 제2 신호가, 동일한 파형 정형부에 의해 생성되는 경우에 대해 설명했다. 특히, 제1 신호 및 제2 신호가, 각각, 동일한 시험 신호의 정상 신호 및 역상 신호인 경우에 대해 설명했다. 그러나, 제1 신호 및 제2 신호는 이것으로 한정되지 않는다. 예를 들면, 제1 신호와 제2 신호가 다른 파형 정형부에 의해 생성되어도 된다. 또한, 제2 신호는, 제1 신호가 하이 레벨 또는 로우 레벨로부터 로우 레벨 또는 하이 레벨로 천이하는 동안에, 제2 신호가 로우 레벨 또는 하이 레벨로부터 하이 레벨 또는 로우 레벨로의 천이를 개시하여도 된다.
이상, 본 발명의 일 측면을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더할 수 있다. 그 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
청구의 범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음으로,」 등을 이용하여 설명했다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
상기 설명으로부터 분명한 바와 같이, 본 발명의 일 실시 형태에 의하면, 시험 장치에서의 출력 핀간의 스큐를 간편하게 측정할 수 있는 배선 기판, 스큐 측정 방법 및 시험 장치를 실현할 수 있다.

Claims (10)

  1. 제1 신호 및 제2 신호를 포함하는 시험 신호를 피시험 디바이스에게 주어 상기 피시험 디바이스를 시험하는 시험 장치에서의 출력 핀의 사이의 스큐 측정에 이용되는 배선 기판에 있어서,
    상기 제1 신호를 출력해야 할 제1 출력 핀에 결합되는 제1 단자;
    상기 제2 신호를 출력해야 할 제2 출력 핀에 결합되는 제2 단자;
    상기 제1 단자 및 상기 제2 단자의 쌍방으로 접속되는 결속 노드;
    입력되는 신호의 천이 타이밍을 계측하는 타이밍 계측 회로에 접속되는 출력 노드;
    상기 제1 단자 및 상기 결속 노드의 사이를 접속하는 제1 배선;
    상기 제2 단자 및 상기 결속 노드의 사이를 접속하는 제2 배선; 및
    상기 결속 노드 및 상기 출력 노드의 사이를 접속하는 제3 배선
    을 포함하고,
    상기 제1 배선 및 상기 제2 배선이 동일한 길이로 형성된,
    배선 기판.
  2. 제1항에 있어서,
    상기 제1 배선 및 상기 제2 배선이 동일하고 최단인 길이로 형성된,
    배선 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 시험 장치는, 상기 타이밍 계측 회로와 상기 타이밍 계측 회로에 접속되는 입력 단자를 포함하고,
    상기 출력 노드는, 상기 입력 단자에 결합되는 제3 단자인,
    배선 기판.
  4. 제1항 또는 제2항에 있어서,
    상기 타이밍 계측 회로를 더 포함하고,
    상기 출력 노드는, 상기 타이밍 계측 회로의 입력 노드인,
    배선 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 출력 핀이 출력하는 상기 제1 신호는 상기 시험 신호의 정상 신호이고, 상기 제2 출력 핀이 출력하는 상기 제2 신호는 상기 시험 신호의 역상 신호인,
    배선 기판.
  6. 제1 신호 및 제2 신호를 포함하는 시험 신호를 피시험 디바이스에게 주어 상기 피시험 디바이스를 시험하는 시험 장치에서의 출력 핀의 사이의 스큐를 계측하는 스큐 측정 방법에 있어서,
    제1항 내지 제5항 중 어느 한 항에 기재된 배선 기판을 준비하는 단계;
    상기 제1 신호를 출력하는 상기 시험 장치의 상기 제1 출력 핀을, 상기 배선 기판의 상기 제1 단자에 결합하고, 상기 제2 신호를 출력하는 상기 시험 장치의 상기 제2 출력 핀을, 상기 배선 기판의 상기 제2 단자에 결합하는 단계; 및
    상기 출력 노드의 전압을 참조 전압과의 비교에서 계측함으로써, 상기 제1 출력 핀과 상기 제2 출력 핀의 사이의 스큐를 계측하는 단계
    를 포함하는,
    스큐 측정 방법.
  7. 제6항에 있어서,
    상기 스큐를 계측하는 단계는,
    상기 제2 출력 핀을 하이 레벨 또는 로우 레벨로 유지한 상태로, 상기 제1 출력 핀으로부터 상기 제1 신호를 출력하고, 상기 출력 노드의 전압이, 상기 제2 출력 핀의 레벨과 상기 제1 신호의 천이 상태의 관계에 기초하여 결정되는 제1 참조 전압에 일치하는 제1 타이밍을 계측하는 단계;
    상기 제1 출력 핀을 하이 레벨 또는 로우 레벨로 유지한 상태로, 상기 제2 출력 핀으로부터 상기 제2 신호를 출력하고, 상기 출력 노드의 전압이, 상기 제1 출력 핀의 레벨과 상기 제2 신호의 천이 상태의 관계에 기초하여 결정되는 제2 참조 전압에 일치하는 제2 타이밍을 계측하는 단계; 및
    상기 제1 타이밍과 상기 제2 타이밍의 차로부터 상기 스큐를 계측하는 단계
    를 포함하는,
    스큐 측정 방법.
  8. 제6항에 있어서,
    상기 제1 출력 핀은 상기 시험 신호의 정상 신호를 출력하고, 상기 제2 출력 핀은 상기 시험 신호의 역상 신호를 출력하며,
    상기 스큐를 계측하는 단계는, 상기 출력 노드에 발생하는 스파이크 전압의 값에 의해 상기 스큐를 계측하는,
    스큐 측정 방법.
  9. 제6항에 있어서,
    상기 제1 신호 및 상기 제2 신호는, 각각, 동일한 시험 신호의 정상 신호 및 역상 신호이고,
    상기 스큐를 계측하는 단계는,
    상기 동일한 시험 신호를 출력하는 단계; 및
    상기 출력 노드에 발생하는 스파이크 전압의 값에 의해 상기 스큐를 계측하는 단계
    를 포함하는,
    스큐 측정 방법.
  10. 제1 신호 및 제2 신호를 포함하는 시험 신호를 피시험 디바이스에게 주어 상기 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 제1 신호를 출력하는 제1 출력 핀;
    상기 제2 신호를 출력하는 제2 출력 핀;
    입력되는 신호의 타이밍을 계측하는 타이밍 계측 회로; 및
    제1항 내지 제5항 중 어느 항에 기재된 배선 기판
    을 포함하는,
    시험 장치.
KR1020117002957A 2008-08-28 2009-08-27 상호 접속 기판, 스큐 측정 방법 및 시험 장치 KR101178069B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/199,811 2008-08-28
US12/199,811 US7768255B2 (en) 2008-08-28 2008-08-28 Interconnection substrate, skew measurement method, and test apparatus
PCT/JP2009/004177 WO2010023924A1 (ja) 2008-08-28 2009-08-27 相互接続基板、スキュー測定方法および試験装置

Publications (2)

Publication Number Publication Date
KR20110034662A true KR20110034662A (ko) 2011-04-05
KR101178069B1 KR101178069B1 (ko) 2012-08-30

Family

ID=41721107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117002957A KR101178069B1 (ko) 2008-08-28 2009-08-27 상호 접속 기판, 스큐 측정 방법 및 시험 장치

Country Status (5)

Country Link
US (1) US7768255B2 (ko)
JP (1) JP5475666B2 (ko)
KR (1) KR101178069B1 (ko)
CN (1) CN102132166B (ko)
WO (1) WO2010023924A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5429727B2 (ja) * 2007-08-24 2014-02-26 ワイアイケー株式会社 半導体試験装置
WO2010093808A1 (en) 2009-02-11 2010-08-19 Reaction Biology Corp. Selective kinase inhibitors
US20110013691A1 (en) * 2009-07-17 2011-01-20 Tektronix, Inc. Method and apparatus to generate differential skew effect on transition minimized differential signaling signals
WO2017091681A1 (en) 2015-11-24 2017-06-01 Aclaris Therapeutics, Inc. Selective kinase inhibitors
KR102415198B1 (ko) 2017-11-20 2022-07-04 에스케이하이닉스 주식회사 스큐 보상 회로 및 이를 포함하는 반도체 장치
TWI647546B (zh) * 2018-06-29 2019-01-11 志聖工業股份有限公司 防板偏檢知設計
US11428732B2 (en) * 2019-08-28 2022-08-30 Keysight Technologies, Inc. Self-calibrating deskew fixture

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656178A (en) * 1983-09-01 1987-04-07 Junusov Sabir J Pharmaceutical composition possessing antiarrhythmic effect
US4724378A (en) * 1986-07-22 1988-02-09 Tektronix, Inc. Calibrated automatic test system
JPH0862291A (ja) 1994-08-24 1996-03-08 Mitsubishi Denki Semiconductor Software Kk 半導体試験装置のスキュー校正装置
JP3401713B2 (ja) 1994-09-13 2003-04-28 富士通株式会社 集積回路試験装置
JP4138163B2 (ja) * 1999-07-07 2008-08-20 株式会社ルネサステクノロジ Ｌｓｉ試験装置およびそのタイミングキャリブレーション方法
US6448799B1 (en) * 1999-09-30 2002-09-10 Hitachi Electronics Engineering Co., Ltd. Timing adjustment method and apparatus for semiconductor IC tester
JP3562581B2 (ja) * 2000-12-20 2004-09-08 日本電気株式会社 スキュー調整回路及び半導体集積回路
JP4846134B2 (ja) 2001-07-31 2011-12-28 株式会社アドバンテスト 試験装置、及びキャリブレーション方法
JP4451189B2 (ja) 2004-04-05 2010-04-14 株式会社アドバンテスト 試験装置、位相調整方法、及びメモリコントローラ
JP4254613B2 (ja) 2004-05-18 2009-04-15 横河電機株式会社 半導体試験装置
US7595629B2 (en) * 2004-07-09 2009-09-29 Formfactor, Inc. Method and apparatus for calibrating and/or deskewing communications channels
DE102004036145A1 (de) * 2004-07-26 2006-03-23 Infineon Technologies Ag Halbleiterschaltungseinrichtung und System zum Testen einer Halbleitervorrichtung
DE112007001595T5 (de) * 2006-06-30 2009-07-30 Teradyne, Inc., North Reading Kalibrierungsvorrichtung

Also Published As

Publication number Publication date
CN102132166A (zh) 2011-07-20
WO2010023924A1 (ja) 2010-03-04
KR101178069B1 (ko) 2012-08-30
JPWO2010023924A1 (ja) 2012-01-26
JP5475666B2 (ja) 2014-04-16
US20100052723A1 (en) 2010-03-04
US7768255B2 (en) 2010-08-03
CN102132166B (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
KR101178069B1 (ko) 상호 접속 기판, 스큐 측정 방법 및 시험 장치
JP5279724B2 (ja) 試験装置およびキャリブレーション方法
US7107817B2 (en) Method for calibrating semiconductor test instruments
KR101138296B1 (ko) 시험 장치, 드라이버 컴퍼레이터 칩, 응답 측정 장치, 교정 방법 및 교정 장치
US6784684B2 (en) Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals
KR101250498B1 (ko) 출력 장치 및 시험 장치
KR100868995B1 (ko) 시험 장치, 조정 장치, 조정 방법, 및 조정 프로그램을기록한 기록 매체
JPWO2005026759A1 (ja) キャリブレーション用比較回路
CN110716120B (zh) 芯片自动测试设备的通道延时偏差的校准方法
WO2009087874A1 (ja) 試験装置、プローブカード、および試験方法
US6510392B2 (en) In-situ test for embedded passives
JPH0495784A (ja) Ｉｃ試験装置のタイミング校正方法
US20030016041A1 (en) Method and apparatus for testing semiconductor integrated circuit, and semiconductor integrated circuit manufactured thereby
JP4714067B2 (ja) キャリブレーション回路、キャリブレーション方法、及び試験装置
WO2010007770A1 (ja) 試験装置
JPH05157812A (ja) Ｉｃテスタ
JP2010025916A (ja) 半導体試験装置および半導体試験装置の校正方法
JP2004157130A (ja) 半導体試験装置のキャリブレーション方法
KR20020045507A (ko) 집적회로 테스터 조정방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170725

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 8