JP4714067B2 - キャリブレーション回路、キャリブレーション方法、及び試験装置 - Google Patents
キャリブレーション回路、キャリブレーション方法、及び試験装置 Download PDFInfo
- Publication number
- JP4714067B2 JP4714067B2 JP2006111311A JP2006111311A JP4714067B2 JP 4714067 B2 JP4714067 B2 JP 4714067B2 JP 2006111311 A JP2006111311 A JP 2006111311A JP 2006111311 A JP2006111311 A JP 2006111311A JP 4714067 B2 JP4714067 B2 JP 4714067B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- terminal
- level
- measuring device
- skew
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
キャリブレーション回路は、与えられる信号のレベルを測定するレベル測定器と、第2のスイッチの第2の端子と、レベル測定器とを接続する測定経路とを更に備えてよい。
キャリブレーション回路は、第1から第4のスイッチに対して、それぞれ対応する機器を第1の端子に接続させた状態で、第1の波形発生器及び第2の波形発生器に所定の信号を出力させ、第1の波形測定器及び第2の波形測定器が、それぞれ対応する波形発生器から所定の信号を受け取るタイミングを検出し、当該タイミング及び測定器スキュー算出部が算出したスキューに基づいて、第1の波形発生器と第2の波形発生器との間のスキューを算出する発生器スキュー算出部を更に備えてよい。
を更に備えてよい。
レベル測定誤差算出部は更に、第1から第4のスイッチに対して、それぞれ対応する機器を第2の端子に接続させた状態で、第1の波形発生器に所定の信号を出力させ、第1の波形測定器及び第2の波形測定器における測定結果の差分に基づいて、第1の波形測定器の測定誤差を算出してよい。
発生器スキュー算出部及び出力レベル算出部は、第1から第4のスイッチが、それぞれ対応する機器を第1の端子に接続した場合に、第1の波形発生器及び第2の波形発生器の間のスキューと、第1の波形測定器及び第2の波形測定器が出力する信号のレベル誤差とを並行して検出してよい。
11 第1の波形発生器
12 第2の波形発生器
21 第1の波形測定器
22 第2の波形測定器
30 キャリブレーション回路
41 第1のスイッチ
42 第2のスイッチ
43 第3のスイッチ
44 第4のスイッチ
51 第1の接続経路
52 第2の接続経路
53 分配経路
54 レベル測定器
55 測定経路
61 第1の抵抗
62 第2の抵抗
63 第3の抵抗
71 スイッチ制御部
81 測定器スキュー算出部
82 発生器スキュー算出部
83 基準レベル測定部
84 レベル測定誤差算出部
85 出力レベル算出部
100 試験装置
411 第1の端子
421 第1の端子
431 第1の端子
441 第1の端子
412 第2の端子
422 第2の端子
432 第2の端子
442 第2の端子
Claims (12)
- 第1及び第2の波形発生器と、前記第1及び第2の波形発生器に対応して設けられた第1及び第2の波形測定器とを備える装置をキャリブレーションするキャリブレーション回路であって、
前記第1及び第2の波形発生器、並びに前記第1及び第2の波形測定器に対応して設けられ、前記第1及び第2の波形発生器の出力端、並びに前記第1及び第2の波形測定器の入力端のそれぞれを、第1の端子又は第2の端子のいずれに接続するかを切り替える第1から第4のスイッチと、
前記第1のスイッチの前記第2の端子を、前記第3のスイッチ及び前記第4のスイッチの双方の前記第2の端子に接続する分配経路と、
前記第1のスイッチの前記第1の端子と、前記第3のスイッチの前記第1の端子とを接続する第1の接続経路と、
前記第2のスイッチの前記第1の端子と、前記第4のスイッチの第1の端子とを接続する第2の接続経路と、
与えられる信号のレベルを測定するレベル測定器と、
前記第2のスイッチの前記第2の端子と、前記レベル測定器とを接続する測定経路と、
前記第1から第4のスイッチに対して、それぞれ対応する機器を前記第2の端子に接続させた状態で、前記第1の波形発生器に所定の信号を出力させ、前記第1の波形測定器及び前記第2の波形測定器が前記所定の信号を受け取るそれぞれのタイミングに基づいて、前記第1の波形測定器と前記第2の波形測定器との間のスキューを算出する測定器スキュー算出部と
前記第1から第4のスイッチに対して、それぞれ対応する機器を前記第2の端子に接続させた状態で、前記第2の波形発生器に所定の信号を出力させ、前記レベル測定器に前記所定の信号のレベルを測定させる基準レベル測定部とを備え、
前記測定器スキュー算出部及び前記基準レベル測定部は、前記第1から第4のスイッチが、それぞれ対応する機器を前記第2の端子に接続した場合に、前記第1の波形測定器と前記第2の波形測定器との間のスキューと、前記レベル測定器における前記所定の信号のレベルの測定結果とを並行して検出するキャリブレーション回路。 - 前記分配経路、前記第1の接続経路、及び前記第2の接続経路における伝搬遅延時間は略等しい
請求項1に記載のキャリブレーション回路。 - 前記分配経路は、
前記第1のスイッチの前記第2の端子に接続される第1の抵抗と、
前記第1の抵抗と、前記第3のスイッチの前記第2の端子との間に接続され、前記第1の抵抗と略同一の抵抗値を有する第2の抵抗と、
前記第1の抵抗と、前記第4のスイッチの前記第2の端子との間に接続され、前記第1の抵抗と略同一の抵抗値を有する第3の抵抗と
を有する請求項1または2に記載のキャリブレーション回路。 - 前記第1から第4のスイッチに対して、それぞれ対応する機器を前記第1の端子に接続させた状態で、前記第1の波形発生器及び前記第2の波形発生器に所定の信号を出力させ、前記第1の波形測定器及び前記第2の波形測定器が、それぞれ対応する波形発生器から前記所定の信号を受け取るタイミングを検出し、当該タイミング及び前記測定器スキュー算出部が算出したスキューに基づいて、前記第1の波形発生器と前記第2の波形発生器との間のスキューを算出する発生器スキュー算出部を更に備える
請求項1から3のいずれか1項に記載のキャリブレーション回路。 - 前記第1から第4のスイッチに対して、それぞれ対応する機器を前記第1の端子に接続させた状態で、前記第2の波形発生器に所定の信号を出力させ、前記第2の波形測定器が測定する前記所定の信号のレベルと、前記基準レベル測定部が測定した前記所定の信号のレベルとに基づいて、前記第2の波形測定器の測定誤差を算出するレベル測定誤差算出部を更に備える請求項4に記載のキャリブレーション回路。
- 前記レベル測定誤差算出部は更に、前記第1から第4のスイッチに対して、それぞれ対応する機器を前記第2の端子に接続させた状態で、前記第1の波形発生器に所定の信号を出力させ、前記第1の波形測定器及び前記第2の波形測定器における測定結果の差分に基づいて、前記第1の波形測定器の測定誤差を算出する
請求項5に記載のキャリブレーション回路。 - 前記第1から第4のスイッチに対して、それぞれ対応する機器を前記第1の端子に接続させた状態で、前記第1の波形発生器及び前記第2の波形発生器に略同一のレベル設定の信号を出力させ、前記第1の波形測定器及び前記第2の波形測定器におけるレベル測定結果の差分を検出し、当該レベル測定結果の差分、前記第1の波形発生器の測定誤差、及び前記第2の波形発生器の測定誤差に基づいて、前記第1の波形測定器及び前記第2の波形測定器が出力する信号のレベル誤差を算出する出力レベル算出部を更に備える
請求項4から6のいずれか1項に記載のキャリブレーション回路。 - 前記第1から第4のスイッチに対して、それぞれ対応する機器を前記第2の端子及び前記第1の端子に交互に接続させるスイッチ制御部を更に備える
請求項1から7のいずれか1項に記載のキャリブレーション回路。 - 前記発生器スキュー算出部及び前記レベル測定誤差算出部は、前記第1から第4のスイッチが、それぞれ対応する機器を前記第1の端子に接続した場合に、前記第1の波形発生器と前記第2の波形発生器との間のスキューと、前記第2の波形測定器の測定誤差とを並行して検出する
請求項5、6に記載のキャリブレーション回路。 - 前記発生器スキュー算出部及び前記出力レベル算出部は、前記第1から第4のスイッチが、それぞれ対応する機器を前記第1の端子に接続した場合に、前記第1の波形発生器及び前記第2の波形発生器の間のスキューと、前記第1の波形測定器及び前記第2の波形測定器が出力する信号のレベル誤差とを並行して検出する
請求項7に記載のキャリブレーション回路。 - 第1及び第2の波形発生器と、前記第1の波形発生器に対応する第1の波形測定器と、前記第2の波形発生器に対応する第2の波形測定器とを備える装置を、請求項1に記載のキャリブレーション回路を用いてキャリブレーションするキャリブレーション方法であって、
前記第1から第4のスイッチに対して、それぞれ対応する機器を前記第2の端子に接続させる第1のスイッチ制御段階と、
前記第1の波形発生器に所定の信号を出力させ、前記第1の波形測定器及び前記第2の波形測定器が前記所定の信号を受け取るそれぞれのタイミングを検出する測定タイミング検出段階と、
前記測定タイミング検出段階において検出した前記タイミングに基づいて、前記第1の波形測定器と前記第2の波形測定器との間のスキューを算出する測定器スキュー算出段階と、
前記測定器スキュー算出段階と並行して、前記第2の波形発生器に所定の信号を出力させ、前記レベル測定器に前記所定の信号のレベルを測定させる基準レベル測定段階と、
前記第1から第4のスイッチに対して、それぞれ対応する機器を前記第1の端子に接続させる第2のスイッチ制御段階と、
前記第1の波形発生器及び前記第2の波形発生器に所定の信号を出力させ、前記第1の波形測定器及び前記第2の波形測定器が、それぞれ対応する波形発生器から前記所定の信号を受け取るタイミングを検出する出力タイミング検出段階と、
前記出力タイミング検出段階において検出したタイミング及び前記測定器スキュー算出段階において算出したスキューに基づいて、前記第1の波形発生器と前記第2の波形発生器との間のスキューを算出する発生器スキュー算出段階と
を備えるキャリブレーション方法。 - 被試験デバイスを試験する試験装置であって、
前記被試験デバイスに対して並列に供給する第1及び第2の試験信号を生成する第1及び第2の波形発生器と、
前記被試験デバイスが並列に出力する第1及び第2の出力信号を測定する第1及び第2の波形測定器と、
前記第1及び第2の波形発生器、並びに前記第1及び第2の波形測定器をキャリブレーションするキャリブレーション回路と
を備え、
前記キャリブレーション回路は、
前記第1及び第2の波形発生器、並びに前記第1及び第2の波形測定器に対応して設けられ、前記第1及び第2の波形発生器の出力端、並びに前記第1及び第2の波形測定器の入力端のそれぞれを、第1の端子又は第2の端子のいずれに接続するかを切り替える第1から第4のスイッチと、
前記第1のスイッチの前記第2の端子を、前記第3のスイッチ及び前記第4のスイッチの双方の前記第2の端子に接続する分配経路と、
前記第1のスイッチの前記第1の端子と、前記第3のスイッチの前記第1の端子とを接続する第1の接続経路と、
前記第2のスイッチの前記第1の端子と、前記第4のスイッチの第1の端子とを接続する第2の接続経路と、
与えられる信号のレベルを測定するレベル測定器と、
前記第2のスイッチの前記第2の端子と、前記レベル測定器とを接続する測定経路と、
前記第1から第4のスイッチに対して、それぞれ対応する機器を前記第2の端子に接続させた状態で、前記第1の波形発生器に所定の信号を出力させ、前記第1の波形測定器及び前記第2の波形測定器が前記所定の信号を受け取るそれぞれのタイミングに基づいて、前記第1の波形測定器と前記第2の波形測定器との間のスキューを算出する測定器スキュー算出部と
前記第1から第4のスイッチに対して、それぞれ対応する機器を前記第2の端子に接続させた状態で、前記第2の波形発生器に所定の信号を出力させ、前記レベル測定器に前記所定の信号のレベルを測定させる基準レベル測定部とを備え、
前記測定器スキュー算出部及び前記基準レベル測定部は、前記第1から第4のスイッチが、それぞれ対応する機器を前記第2の端子に接続した場合に、前記第1の波形測定器と前記第2の波形測定器との間のスキューと、前記レベル測定器における前記所定の信号のレベルの測定結果とを並行して検出する試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111311A JP4714067B2 (ja) | 2006-04-13 | 2006-04-13 | キャリブレーション回路、キャリブレーション方法、及び試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111311A JP4714067B2 (ja) | 2006-04-13 | 2006-04-13 | キャリブレーション回路、キャリブレーション方法、及び試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007285779A JP2007285779A (ja) | 2007-11-01 |
JP4714067B2 true JP4714067B2 (ja) | 2011-06-29 |
Family
ID=38757702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006111311A Expired - Fee Related JP4714067B2 (ja) | 2006-04-13 | 2006-04-13 | キャリブレーション回路、キャリブレーション方法、及び試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4714067B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113126014B (zh) * | 2021-04-14 | 2024-04-02 | 中国工程物理研究院计量测试中心 | 一种实现数字示波器阵列并行的校准系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000341123A (ja) * | 1999-03-24 | 2000-12-08 | Advantest Corp | A/d変換装置およびキャリブレーション装置 |
JP2001021620A (ja) * | 1999-07-07 | 2001-01-26 | Mitsubishi Electric Corp | Lsi試験装置およびそのタイミングキャリブレーション方法 |
JP2001141777A (ja) * | 1999-11-16 | 2001-05-25 | Sharp Corp | 集積回路の試験装置 |
WO2002101404A1 (fr) * | 2001-06-07 | 2002-12-19 | Advantest Corporation | Procede pour echantillonner un instrument de test pour semi-conducteurs |
JP2003057314A (ja) * | 2001-06-06 | 2003-02-26 | Agilent Technol Inc | 遷移タイムスタンプを利用したディジタル・デバイスの試験装置および方法 |
JP2003133954A (ja) * | 2001-10-26 | 2003-05-09 | Agilent Technologies Japan Ltd | インターリーブa/d変換器の校正方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04196908A (ja) * | 1990-11-28 | 1992-07-16 | Mitsubishi Electric Corp | 増幅器の歪補償回路 |
-
2006
- 2006-04-13 JP JP2006111311A patent/JP4714067B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000341123A (ja) * | 1999-03-24 | 2000-12-08 | Advantest Corp | A/d変換装置およびキャリブレーション装置 |
JP2001021620A (ja) * | 1999-07-07 | 2001-01-26 | Mitsubishi Electric Corp | Lsi試験装置およびそのタイミングキャリブレーション方法 |
JP2001141777A (ja) * | 1999-11-16 | 2001-05-25 | Sharp Corp | 集積回路の試験装置 |
JP2003057314A (ja) * | 2001-06-06 | 2003-02-26 | Agilent Technol Inc | 遷移タイムスタンプを利用したディジタル・デバイスの試験装置および方法 |
WO2002101404A1 (fr) * | 2001-06-07 | 2002-12-19 | Advantest Corporation | Procede pour echantillonner un instrument de test pour semi-conducteurs |
JP2003133954A (ja) * | 2001-10-26 | 2003-05-09 | Agilent Technologies Japan Ltd | インターリーブa/d変換器の校正方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007285779A (ja) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5279724B2 (ja) | 試験装置およびキャリブレーション方法 | |
JP5161878B2 (ja) | 雑音測定装置及び試験装置 | |
JP2006300688A (ja) | 校正方法および校正装置 | |
KR100868995B1 (ko) | 시험 장치, 조정 장치, 조정 방법, 및 조정 프로그램을기록한 기록 매체 | |
KR20110095121A (ko) | 출력 장치 및 시험 장치 | |
JP4948421B2 (ja) | 試験装置、調整装置、調整方法、および、調整プログラム | |
JP2010139442A (ja) | 試験装置および診断方法 | |
KR101178069B1 (ko) | 상호 접속 기판, 스큐 측정 방법 및 시험 장치 | |
KR20110099276A (ko) | 출력 장치 및 시험 장치 | |
JP4714067B2 (ja) | キャリブレーション回路、キャリブレーション方法、及び試験装置 | |
CN105137196A (zh) | 一种简易的sas、sata信号走线阻抗测试方法 | |
KR100724089B1 (ko) | 반도체 시험 장치의 캘리브레이션 방법 및 반도체 시험장치 | |
JP5066184B2 (ja) | 試験装置および伝送装置 | |
JP2009103469A (ja) | 試験装置、スキュー測定装置、デバイスおよびボード | |
JP2007212279A (ja) | タイミング校正方法およびその装置 | |
JP2009156580A (ja) | 入力容量測定回路 | |
JP2007292471A (ja) | 半導体試験装置 | |
JP5024146B2 (ja) | タイミング校正機能を具備した半導体試験装置 | |
JP2007040849A (ja) | 測定装置、及び試験装置 | |
JP4924231B2 (ja) | 半導体試験装置 | |
KR20100103456A (ko) | 시험 장치 및 측정 장치 | |
JP2010054314A (ja) | 半導体試験装置 | |
JP2011095079A (ja) | 半導体試験装置 | |
JP2007309705A (ja) | 信号発生装置および試験装置 | |
JP2012167989A (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110325 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |