JP5279724B2 - 試験装置およびキャリブレーション方法 - Google Patents
試験装置およびキャリブレーション方法 Download PDFInfo
- Publication number
- JP5279724B2 JP5279724B2 JP2009544686A JP2009544686A JP5279724B2 JP 5279724 B2 JP5279724 B2 JP 5279724B2 JP 2009544686 A JP2009544686 A JP 2009544686A JP 2009544686 A JP2009544686 A JP 2009544686A JP 5279724 B2 JP5279724 B2 JP 5279724B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- test
- device under
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
出願番号 11/951,335 出願日 2007年12月6日
T/(Vh−Vl)=308/(1000−0)=0.308ps
となり、信号のデューティーを精度よく測定することができる。
Claims (10)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスに試験信号を供給する信号生成部と、
前記試験信号に応じて前記被試験デバイスが出力する応答信号に基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記信号生成部は、
前記被試験デバイスの対応するピンに試験信号を供給するドライバ部と、
前記ドライバ部が前記被試験デバイスに前記試験信号を供給する前に、前記ドライバ部に予め定められたパターンの調整用信号を出力させるパターン発生部と、
前記ドライバ部が出力する前記調整用信号の直流レベルを検出するレベル測定部と、
前記レベル測定部が検出した前記直流レベルに応じて、前記ドライバ部が出力する信号のデューティー比を予め調整する出力側調整部と、
前記レベル測定部を、前記ドライバ部および前記被試験デバイスの間の伝送路に接続するか否かを切り替える切替部と
を有し、
前記レベル測定部は、前記被試験デバイスに所定の電流の前記試験信号を供給したときに、前記被試験デバイスに印加される電圧レベルを測定可能に設けられ、
前記切替部は、前記ドライバ部におけるデューティー比を調整する場合に、ローパスフィルタを用いて、前記伝送路を伝送する信号を前記レベル測定部に測定させ、前記被試験デバイスに印加される電圧レベルを測定する場合に、前記ローパスフィルタを用いずに、前記伝送路を伝送する信号を前記レベル測定部に測定させる試験装置。 - 前記信号生成部を複数備える
請求項1に記載の試験装置。 - 前記ドライバ部は、入力される差動の信号をシングルエンドの信号に変換して出力し、
前記出力側調整部は、前記ドライバ部に入力される反転側信号および非反転側信号に与えられるべきバイアスレベルの少なくとも一方を、前記レベル測定部が検出した前記直流レベルに応じて調整することにより、前記ドライバ部が出力すべき前記試験信号のデューティー比を調整する
請求項1または2に記載の試験装置。 - それぞれの前記パターン発生部は、対応する前記ドライバ部に略同時に前記調整用信号を出力させ、
それぞれの前記レベル測定部は、対応する前記ドライバ部が出力する前記調整用信号の前記直流レベルを略同時に検出する
請求項2に記載の試験装置。 - 前記出力側調整部は、前記被試験デバイスに供給すべき前記試験信号の周波数を変更する場合に、前記ドライバ部が出力する信号のデューティー比を、当該周波数に応じて予め調整する
請求項1から4のいずれか一項に記載の試験装置。 - 前記出力側調整部は、前記ドライバ部の温度に更に応じて、前記ドライバ部が出力する信号のデューティー比を調整する
請求項1から5のいずれか一項に記載の試験装置。 - 前記パターン発生部は、H論理に固定されたH固定調整用信号、L論理に固定されたL固定調整用信号、および、H論理およびL論理が交互に繰り返される基準調整用信号を前記ドライバ部に順次出力させ、
前記出力側調整部は、前記基準調整用信号に対して前記レベル測定部が検出する前記直流レベルが、前記H固定調整用信号および前記L固定調整用信号に対して前記レベル測定部が検出した前記直流レベルの略中間のレベルとなるように、前記ドライバ部における前記デューティー比を調整する
請求項1から6のいずれか一項に記載の試験装置。 - 前記パターン発生部は、前記被試験デバイスに供給すべき前記試験信号の周波数より低い周波数の低周波調整用信号、および、前記被試験デバイスに供給すべき前記試験信号の周波数と略同一の周波数の基準調整用信号を前記ドライバ部に順次出力させ、
前記出力側調整部は、前記基準調整用信号に対して前記レベル測定部が検出する前記直流レベルが、前記低周波調整用信号に対して前記レベル測定部が検出した前記直流レベルと略同一のレベルとなるように、前記ドライバ部における前記デューティー比を調整する
請求項1から7のいずれか一項に記載の試験装置。 - 前記試験装置は、前記被試験デバイスが出力する前記応答信号に応じた波形を出力するレベル比較部を更に備え、
前記信号生成部は、前記レベル比較部に、前記出力側調整部により予めデューティー比が調整された調整用信号を入力し、前記調整用信号に応じた波形を出力させ、
前記試験装置は、前記調整用信号に応じて前記レベル比較部が出力する波形のデューティー比が、前記信号生成部が出力する前記調整用信号のデューティー比と略同一となるように前記レベル比較部を調整する測定側調整部を更に備える
請求項1から8のいずれか一項に記載の試験装置。 - それぞれ被試験デバイスの対応するピンに試験信号を供給する複数のドライバ部と、前記試験信号に応じて前記被試験デバイスが出力する信号に基づいて、前記被試験デバイスの良否を判定する判定部と、前記ドライバ部が出力する信号の直流レベルを検出するレベル測定部とを備える試験装置における前記試験信号のデューティー比を調整するキャリブレーション方法であって、
前記ドライバ部が前記被試験デバイスに前記試験信号を供給する前に、対応する前記ドライバ部に予め定められたパターンの調整用信号を出力させ、
前記ドライバ部が前記調整用信号を出力したときに、前記レベル測定部が検出した前記直流レベルに応じて、前記ドライバ部が出力する信号のデューティー比を予め調整し、
前記被試験デバイスに所定の電流の前記試験信号を供給したときに、前記被試験デバイスに印加される電圧レベルを、前記レベル測定部により測定し、
前記ドライバ部におけるデューティー比を調整する場合に、ローパスフィルタを用いて、伝送路を伝送する信号を前記レベル測定部に測定させ、前記被試験デバイスに印加される電圧レベルを測定する場合に、前記ローパスフィルタを用いずに、前記伝送路を伝送する信号を前記レベル測定部に測定させるキャリブレーション方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/951,335 US7802160B2 (en) | 2007-12-06 | 2007-12-06 | Test apparatus and calibration method |
US11/951,335 | 2007-12-06 | ||
PCT/JP2008/071928 WO2009072509A1 (ja) | 2007-12-06 | 2008-12-03 | 試験装置およびキャリブレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009072509A1 JPWO2009072509A1 (ja) | 2011-04-21 |
JP5279724B2 true JP5279724B2 (ja) | 2013-09-04 |
Family
ID=40717688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009544686A Expired - Fee Related JP5279724B2 (ja) | 2007-12-06 | 2008-12-03 | 試験装置およびキャリブレーション方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7802160B2 (ja) |
JP (1) | JP5279724B2 (ja) |
KR (1) | KR20100081352A (ja) |
CN (1) | CN101889212A (ja) |
TW (1) | TW200931030A (ja) |
WO (1) | WO2009072509A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8793091B2 (en) * | 2008-04-10 | 2014-07-29 | Nvidia Corporation | System and method for integrated circuit calibration |
JP5595296B2 (ja) * | 2011-01-25 | 2014-09-24 | 株式会社アドバンテスト | 信号発生装置および試験装置 |
CN103592613B (zh) * | 2013-11-22 | 2016-09-28 | 上海华岭集成电路技术股份有限公司 | 测试校正仪、测试系统及测试方法 |
KR102037231B1 (ko) * | 2013-12-23 | 2019-10-29 | 한국전자통신연구원 | 복수의 샘플들을 테스트하는 테스트 장치 및 그것의 동작 방법 |
CN105572564A (zh) * | 2015-12-17 | 2016-05-11 | 中广核核电运营有限公司 | 核电站核级逆变器卡件集成测试系统及方法 |
CN105510858A (zh) * | 2015-12-17 | 2016-04-20 | 中广核核电运营有限公司 | 一种逆变器静态旁路开关电压监测卡工作性能测试系统及方法 |
CN105629188A (zh) * | 2015-12-22 | 2016-06-01 | 中广核核电运营有限公司 | 核电站逆变电压监测卡一体化测试系统及测试方法 |
CN105572514A (zh) * | 2016-02-03 | 2016-05-11 | 中广核核电运营有限公司 | 不间断电源静态旁路开关接口板板件独立测试系统及方法 |
CN105572513A (zh) * | 2016-02-03 | 2016-05-11 | 中广核核电运营有限公司 | 一种逆变器触发卡测试系统及方法 |
CN105629040A (zh) * | 2016-02-03 | 2016-06-01 | 中广核核电运营有限公司 | 不间断电源的整流监测控制板的报警定值监测系统、方法 |
CN105572515A (zh) * | 2016-02-03 | 2016-05-11 | 中广核核电运营有限公司 | 核电站逆变器相位比较卡工作性能测试系统及测试方法 |
CN105759138A (zh) * | 2016-02-03 | 2016-07-13 | 中广核核电运营有限公司 | 核电站用磁饱和逆变器静态开关卡拷机测试系统及方法 |
JP6688665B2 (ja) * | 2016-04-11 | 2020-04-28 | 横河電機株式会社 | 機器保全装置、機器保全方法、機器保全プログラム及び記録媒体 |
WO2018162049A1 (en) * | 2017-03-07 | 2018-09-13 | Advantest Corporation | Test apparatus for performing a test on a device under test and data set filter for filtering a data set to obtain a best setting of a device under test |
WO2018162050A1 (en) * | 2017-03-07 | 2018-09-13 | Advantest Corporation | Tester and method for testing a device under test using relevance scores |
CN107422212B (zh) * | 2017-08-23 | 2023-08-08 | 国网电力科学研究院武汉南瑞有限责任公司 | 一种电子式直流互感器暂态特性试验装置及控制方法 |
CN109709474B (zh) * | 2019-02-28 | 2021-06-04 | 西安太乙电子有限公司 | 一种射频混合信号集成电路测试系统与测试方法 |
CN110261806B (zh) * | 2019-06-14 | 2021-08-31 | 杭州优迈科技有限公司 | 驱动器、变频器以及驱动器的校准方法、控制方法 |
CN117111576A (zh) * | 2023-08-16 | 2023-11-24 | 深圳市新力川电气有限公司 | 驱动器测试设备及使用其进行的驱动器测试方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0578037U (ja) * | 1992-03-26 | 1993-10-22 | 日本電気ホームエレクトロニクス株式会社 | 波形整形装置 |
US5315164A (en) * | 1993-05-26 | 1994-05-24 | Nec America, Inc. | Adaptive clock duty cycle controller |
JP2000009804A (ja) * | 1998-06-23 | 2000-01-14 | Advantest Corp | 半導体デバイス試験装置および信号出力装置 |
JP2002156422A (ja) * | 2000-11-17 | 2002-05-31 | Advantest Corp | 半導体試験装置 |
JP2007174669A (ja) * | 2005-12-21 | 2007-07-05 | Internatl Business Mach Corp <Ibm> | 差動クロック信号のデューティサイクル歪みを補正する回路および方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4646299A (en) * | 1983-08-01 | 1987-02-24 | Fairchild Semiconductor Corporation | Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits |
JP2505139B2 (ja) | 1991-09-19 | 1996-06-05 | 村田機械株式会社 | 自動ワインダの解舒補助装置 |
US6025708A (en) * | 1997-11-26 | 2000-02-15 | Hewlett Packard Company | System for verifying signal voltage level accuracy on a digital testing device |
JP2972712B2 (ja) * | 1998-04-17 | 1999-11-08 | 山形日本電気株式会社 | アシンメトリ測定装置および測定方法 |
US6202186B1 (en) * | 1999-01-29 | 2001-03-13 | Credence Systems Corporation | Integrated circuit tester having pattern generator controlled data bus |
US20030110427A1 (en) * | 2000-04-12 | 2003-06-12 | Advantest Corporation | Semiconductor test system storing pin calibration data in non-volatile memory |
US7085982B2 (en) * | 2002-01-18 | 2006-08-01 | Hitachi, Ltd. | Pulse generation circuit and semiconductor tester that uses the pulse generation circuit |
US7508228B2 (en) * | 2004-12-21 | 2009-03-24 | Teradyne, Inc. | Method and system for monitoring test signals for semiconductor devices |
JP4428246B2 (ja) * | 2005-02-03 | 2010-03-10 | エルピーダメモリ株式会社 | デューティ検出回路及びデューティ検出方法 |
US20060273811A1 (en) * | 2005-05-19 | 2006-12-07 | Geoffrey Haigh | Using an active load as a high current output stage of a precision pin measurement unit in automatic test equipment systems |
-
2007
- 2007-12-06 US US11/951,335 patent/US7802160B2/en not_active Expired - Fee Related
-
2008
- 2008-12-03 JP JP2009544686A patent/JP5279724B2/ja not_active Expired - Fee Related
- 2008-12-03 WO PCT/JP2008/071928 patent/WO2009072509A1/ja active Application Filing
- 2008-12-03 CN CN2008801194929A patent/CN101889212A/zh active Pending
- 2008-12-03 KR KR1020107011189A patent/KR20100081352A/ko not_active Application Discontinuation
- 2008-12-04 TW TW097147158A patent/TW200931030A/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0578037U (ja) * | 1992-03-26 | 1993-10-22 | 日本電気ホームエレクトロニクス株式会社 | 波形整形装置 |
US5315164A (en) * | 1993-05-26 | 1994-05-24 | Nec America, Inc. | Adaptive clock duty cycle controller |
JP2000009804A (ja) * | 1998-06-23 | 2000-01-14 | Advantest Corp | 半導体デバイス試験装置および信号出力装置 |
JP2002156422A (ja) * | 2000-11-17 | 2002-05-31 | Advantest Corp | 半導体試験装置 |
JP2007174669A (ja) * | 2005-12-21 | 2007-07-05 | Internatl Business Mach Corp <Ibm> | 差動クロック信号のデューティサイクル歪みを補正する回路および方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200931030A (en) | 2009-07-16 |
JPWO2009072509A1 (ja) | 2011-04-21 |
CN101889212A (zh) | 2010-11-17 |
US7802160B2 (en) | 2010-09-21 |
KR20100081352A (ko) | 2010-07-14 |
TWI379086B (ja) | 2012-12-11 |
WO2009072509A1 (ja) | 2009-06-11 |
US20090150733A1 (en) | 2009-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5279724B2 (ja) | 試験装置およびキャリブレーション方法 | |
US8239147B2 (en) | Test apparatus and manufacturing method | |
JP4451189B2 (ja) | 試験装置、位相調整方法、及びメモリコントローラ | |
WO2001013136A1 (fr) | Procede de correcteur de synchronisation pour testeur de circuit integre et testeur de circuit integre a fonctions correctrices utilisant ledit procede | |
KR101250498B1 (ko) | 출력 장치 및 시험 장치 | |
US7768255B2 (en) | Interconnection substrate, skew measurement method, and test apparatus | |
WO2008050607A1 (fr) | Testeur, puce de comparateur de pilote, dispositif de mesure de réponse, procédé d'étalonnage et dispositif d'étalonnage | |
JP2003098222A (ja) | 検査用基板、検査装置及び半導体装置の検査方法 | |
JP4948421B2 (ja) | 試験装置、調整装置、調整方法、および、調整プログラム | |
JP2010038581A (ja) | 半導体試験装置 | |
WO2009087874A1 (ja) | 試験装置、プローブカード、および試験方法 | |
JP5066184B2 (ja) | 試験装置および伝送装置 | |
US9645195B2 (en) | System for testing integrated circuit | |
JP2009156580A (ja) | 入力容量測定回路 | |
JP4320733B2 (ja) | 半導体試験装置 | |
JP2009049681A (ja) | スキュー調整回路 | |
KR101218910B1 (ko) | 전원 회로 및 시험 장치 | |
JP4714067B2 (ja) | キャリブレーション回路、キャリブレーション方法、及び試験装置 | |
JP2002257901A (ja) | スキュータイミング調整装置および方法 | |
JPH06249921A (ja) | ミックスドシグナルicテスタ | |
JPH10232268A (ja) | 半導体試験装置用比較電圧源 | |
JP2004144490A (ja) | Icテスタ | |
JP2008045879A (ja) | コンパレータのスキュー測定方法 | |
JP2009171337A (ja) | 位相調整回路および試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130521 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |