KR20100081352A

KR20100081352A - 시험 장치 및 캘리브레이션 방법

Info

Publication number: KR20100081352A
Application number: KR1020107011189A
Authority: KR
Inventors: 시게키 타키자와
Original assignee: 가부시키가이샤 어드밴티스트
Priority date: 2007-12-06
Filing date: 2008-12-03
Publication date: 2010-07-14
Also published as: CN101889212A; WO2009072509A1; JPWO2009072509A1; JP5279724B2; TW200931030A; TWI379086B; US7802160B2; US20090150733A1

Abstract

피시험 디바이스를 시험하는 시험 장치에 있어서, 복수의 신호 생성부 및 피시험 디바이스의 양부를 판정하는 판정부를 포함하고, 각각의 신호 생성부는, 피시험 디바이스의 대응하는 핀에 시험 신호를 공급하는 드라이버부와, 시험 신호에 따라 피시험 디바이스가 출력하는 신호에 기초하여, 드라이버부가 출력하는 신호의 직류 전압을 검출하는 전압 측정부와, 전압 측정부가 검출한 직류 전압에 따라, 드라이버부가 출력하는 신호의 듀티비를 조정하는 출력측 조정부를 포함하고, 각각의 레벨 측정부는, 피시험 디바이스에 소정의 전류를 공급했을 때에, 피시험 디바이스에 인가되는 전압 레벨을 측정 가능하게 설치된다.

Description

시험 장치 및 캘리브레이션 방법{TESTING APPARATUS, AND CALIBRATION METHOD}

본 발명은, 시험 장치 및 시험 장치의 캘리브레이션 방법에 관한 것이다. 본 출원은, 아래의 미국 출원에 관련하여, 아래의 미국 출원으로부터의 우선권을 주장하는 출원이다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고, 본 출원의 일부로 한다.

출원 번호 11/951,335 출원일 2007년 12월 6일

근래, 반도체 회로 등의 고속화가 현저하다. 이에 수반해, 반도체 회로 등을 시험하는 시험 장치에서도 고속화가 요구되고 있어, 수 GHz의 시험 신호를 생성하는 시험 장치가 제품화되고 있다. 이러한 시험 장치에서는, 시험 신호가 고주파수이므로, 시험 신호의 듀티비를 높은 정밀도에 조정할 필요가 있다. 시험 신호의 듀티비를 조정하려면, 우선 시험 신호의 듀티비를 측정하는 것을 고려한다.

예를 들면, 시험 장치의 출력 핀에 프로브를 접촉시켜, 시험 신호의 각 엣지 타이밍을 측정함으로써, 시험 신호의 듀티비를 측정할 수 있다. 시험 장치에 복수의 출력 핀이 설치되어 있는 경우, 해당 프로브를 각 출력 핀에 순차적으로 접촉시키는 것으로, 각 출력 핀으로부터의 시험 신호의 듀티비를 측정할 수 있다. 또한, 관련하는 선행기술 문헌으로서 이하의 특허 문헌이 있다.

일본특허공개 평11-306688호 공보

그러나, 수 GHz의 시험 신호의 듀티비를 측정하는 경우, 수 ps정도의 오차 범위로 엣지 타이밍을 측정하지 않으면 안 되어, 매우 높은 정밀도의 타이밍 측정기를 이용하지 않으면 안 된다. 또한, 신호 열화가 적은 프로브를 이용하지 않으면 안 된다. 이 때문에, 시험 비용이 상승해 버린다.

또한, 반도체 회로 등의 핀 수에 따라, 시험 장치에는 다수의 출력 핀이 설치된다. 이 때문에, 프로브를 각 핀에 순차적으로 접촉시켜 시험 신호의 듀티비를 측정하면, 시험 시간이 증대해 버린다.

여기에서 본 발명의 하나의 측면에서는, 상기의 과제를 해결할 수 있는 시험 장치 및 캘리브레이션 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.

본 발명의 제1 태양에 있어서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스의 대응하는 핀에 시험 신호를 공급하는 드라이버부와, 시험 신호에 따라 피시험 디바이스가 출력하는 응답 신호에 기초하여, 피시험 디바이스의 양부를 판정하는 판정부와, 드라이버부가 출력하는 신호의 직류 레벨을 검출하는 레벨 측정부와, 레벨 측정부가 검출한 직류 레벨에 따라, 드라이버부가 출력하는 신호의 듀티비를 조정하는 출력측 조정부를 포함하는 시험 장치를 제공한다.

제2 태양에 있어서는, 각각 피시험 디바이스의 대응하는 핀에 시험 신호를 공급하는 복수의 드라이버부와, 시험 신호에 따라 피시험 디바이스가 출력하는 신호에 기초하여, 피시험 디바이스의 양부를 판정하는 판정부를 포함하는 시험 장치에서의 시험 신호의 듀티비를 조정하는 캘리브레이션 방법에 있어서, 드라이버부가 출력하는 신호의 직류 레벨을 검출하고, 검출한 직류 레벨에 따라, 드라이버부가 출력하는 신호의 듀티비를 조정하는 캘리브레이션 방법을 제공한다.

덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.

도 1은 실시 형태에 관한 시험 장치(100)의 구성을, 피시험 디바이스(200)와 함께 도시하는 도면이다.
도 2는 시험 장치(100)의 동작례를 설명하는 플로우 차트를 도시한다.
도 3은 도 2의 S106에 관련하여 설명한, 목표값을 미리 취득하는 방법례를 설명하는 도면이다.
도 4는 목표값을 미리 취득하는 방법의 다른 예를 설명하는 도면이다.
도 5는 전압 측정부(20)의 구성례를 나타내는 도면이다.
도 6은 드라이버부(18)에 입력되는 차동의 시험 신호의 일례를 나타내는 도면이다.
도 7은 출력측 조정부(24)에 의해 바이어스 전압이 조정된 시험 신호의 일례를 나타내는 도면이다.
도 8은 스위칭부(22)의 다른 구성례를 나타내는 도면이다.
도 9는 시험 장치(100)의 다른 구성례를 나타내는 도면이다.

이하, 발명의 실시 형태를 통해서 본 발명의 일 측면을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것이 아니고, 또한 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적이라고는 할 수 없다.

도 1은, 실시 형태에 관한 시험 장치(100)의 구성을, 피시험 디바이스(200)와 함께 도시하는 도면이다. 시험 장치(100)는, 반도체 회로 등의 피시험 디바이스(200)를 시험하는 장치이며, 복수의 신호 생성부(10), 복수의 신호 측정부(40) 및 복수의 판정부(50)를 구비한다.

시험 장치(100)는, 각각의 신호 생성부(10)가 출력하는 신호의 직류 전압을 측정하는 것으로, 해당 신호의 듀티비를 양호한 정밀도로 검출한다. 여기에서, 직류 전압이란 직류 레벨의 일례이다. 그리고, 해당 듀티비가 소정의 값으로 되도록, 신호 생성부(10)를 조정한다. 이러한 구성에 의해, 각 신호 생성부(10)가 출력하는 신호의 듀티비를 양호한 정밀도로 조정할 수 있다.

우선, 시험 장치(100)의 개요를 설명한다. 각각의 신호 생성부(10)는, 피시험 디바이스(200)의 어느 하나의 입력 핀에 접속된다. 각각의 신호 생성부(10)는, 시험 신호를 생성하고, 대응하는 입력 핀을 통해서 피시험 디바이스에 공급한다. 시험 신호는, 예를 들면, 피시험 디바이스(200)의 디지털 회로에 입력될 디지털 신호, 피시험 디바이스(200)의 아날로그 회로에 입력될 아날로그 신호, 피시험 디바이스(200)의 제어 회로에 입력될 제어 신호, 피시험 디바이스(200)의 클록 단자에 입력될 클록 신호 또는 피시험 디바이스(200)를 구동하는 전원 전력으로서 공급되는 신호 등이어도 된다. 신호 생성부(10)의 구성 및 동작은 후술한다.

피시험 디바이스(200)는, 주어지는 시험 신호에 따라 동작하여, 응답 신호를 출력한다. 응답 신호는, 디지털 신호이어도 되고, 아날로그 신호이어도 된다

각각의 신호 측정부(40)는, 피시험 디바이스(200)의 어느 하나의 출력 핀에 접속된다. 각각의 신호 측정부(40)는, 대응하는 출력 핀으로부터 출력되는 응답 신호를 측정한다. 예를 들면, 신호 측정부(40)는, 응답 신호의 논리 패턴을 측정하여도 되고, 응답 신호의 아날로그 파형을 측정하여도 된다. 또한, 신호 측정부(40)는, 응답 신호의 엣지 타이밍 등의 타이밍 정보를 측정하여도 된다.

복수의 판정부(50)는, 복수의 신호 측정부(40)와 일대일로 대응하여 설치된다. 각각의 판정부(50)는, 대응하는 신호 측정부(40)에서의 측정 결과에 기초하여, 피시험 디바이스(200)의 양부를 판정한다. 예를 들면, 판정부(50)는, 신호 측정부(40)에서 측정된 응답 신호의 논리 패턴이, 소정의 기대값 패턴과 일치하는지 여부에 의해, 피시험 디바이스(200)의 양부를 판정하여도 된다. 또한, 이상에서는 하나의 피시험 디바이스(200)를 시험하는 예를 설명했지만, 시험 장치(100)는, 복수의 피시험 디바이스(200)를 동시에 시험하여도 된다.

다음으로, 신호 생성부(10)가 출력하는 신호의 듀티비를 조정하는 방법을 설명한다. 각각의 신호 생성부(10)는, 패턴 발생부(12), 타이밍 발생부(14), 파형 성형부(16), 드라이버부(18), 전송로(19), 전압 측정부(20), 스위칭부(22) 및 출력측 조정부(24)를 가진다. 여기에서, 전압 측정부(20)는, 레벨 측정부의 일례이다.

패턴 발생부(12)는, 신호 생성부(10)가 출력하는 신호가 가져야 하는 논리 패턴을 생성한다. 예를 들면, 패턴 발생부(12)는, 사용자 등에 의해 주어지는 시험 프로그램에 따라 동작하는 것으로, 소정의 논리 패턴을 생성하여도 된다.

타이밍 발생부(14)는, 신호 생성부(10)가 출력하는 신호의 타이밍 정보를 생성한다. 예를 들면, 타이밍 발생부(14)는, 신호 생성부(10)가 출력하는 신호의 주기 또는 비트율을 규정하는 클록을 생성하여도 된다.

파형 성형부(16)는, 패턴 발생부(12)가 생성한 논리 패턴과, 타이밍 발생부(14)가 생성한 타이밍 정보에 기초하여, 시험 신호의 파형을 성형한다. 예를 들면, 파형 성형부(16)는, 타이밍 발생부(14)가 생성한 클록과 실질적으로 동일한 비트율을 가지고 있는 한편, 패턴 발생부(12)가 생성한 논리 패턴을 가지는 시험 신호를 생성하여도 된다.

드라이버부(18)는, 파형 성형부(16)가 생성한 시험 신호를, 피시험 디바이스(200)의 대응하는 입력 핀에 공급한다. 또한, 드라이버부(18)는, 피시험 디바이스(200)가 소비하는 전류를 공급하여도 된다. 또한, 드라이버부(18)는, 파형 성형부(16)로부터 차동의 시험 신호를 수취하여, 싱글 엔드의 신호로 변환하여 피시험 디바이스(200)에 공급하여도 된다.

전송로(19)는, 드라이버부(18)의 출력 단자와, 피시험 디바이스(200)의 입력단자의 사이에 설치되어, 드라이버부(18)가 출력하는 시험 신호를, 피시험 디바이스(200)에 전송한다. 스위칭부(22)는, 전송로(19)와 전압 측정부(20)의 사이에 설치되어 전압 측정부(20)를 전송로(19)에 접속하는지 여부를 스위칭한다.

전압 측정부(20)는, 드라이버부(18)가 출력하는 신호의 직류 전압을 검출한다. 신호의 직류 전압은, 신호의 듀티비에 따라 정해진다. 예를 들면, 듀티비가 50%인 클록 신호의 직류 전압은, H 논리의 신호 전압과 L 논리의 신호 전압의 중간 전압으로 된다. 이 때문에, 전압 측정부(20)에 의해 드라이버부(18)가 출력하는 신호의 직류 전압을 검출하는 것으로, 해당 신호의 듀티비를 검출할 수 있다.

출력측 조정부(24)는, 전압 측정부(20)가 검출한 직류 전압에 따라, 드라이버부(18)가 출력하는 신호의 듀티비를 조정한다. 예를 들면, 출력측 조정부(24)는, 전압 측정부(20)가 검출한 직류 전압과 미리 정해진 목표값의 차분을 감소시키도록, 드라이버부(18)가 출력하는 신호의 듀티비를 조정하여도 된다.

출력측 조정부(24)는, 드라이버부(18)를 조정하는 것으로 해당 듀티비를 조정하여도 되고, 또한 드라이버부(18)에 입력되는 신호를 조정하는 것으로 해당 듀티비를 조정하여도 된다. 일반적으로, 패턴 발생부(12) 및 타이밍 발생부(14)가, 듀티비가 50%로 되는 설정으로 시험 신호를 생성하여도, 회로 중의 오차 및 잡음 등의 영향으로, 생성된 시험 신호의 듀티비가 50%로 되지 않는 경우가 있다. 출력측 조정부(24)는, 관계되는 듀티비의 오차를 조정하여도 된다.

또한, 각각의 전압 측정부(20)는, 전류 인가 전압 측정을 실시할 때 이용되는 회로와 공통의 회로이어도 된다. 즉, 전압 측정부(20)는, 피시험 디바이스(200)에 소정의 전류를 공급했을 때에, 피시험 디바이스(200)에 인가되는 전압 레벨을 측정 가능하게 설치되어도 된다. 전류 인가 전압 측정을 실시하는 경우, 판정부(50)는, 전압 측정부(20)가 측정한 전압 레벨에 기초하여, 피시험 디바이스(200)의 양부를 판정하여도 된다.

이와 같이, 각각의 신호 생성부(10)에 전압 측정부(20) 및 출력측 조정부(24)를 설치하는 것으로, 각각의 신호 생성부(10)가 출력하는 신호의 듀티비를 동시에 측정하여 조정할 수 있다. 즉, 각각의 신호 생성부(10)에 측정 프로브 등을 순차적으로 접촉시키지 않아도, 각각의 신호 생성부(10)가 생성하는 신호의 듀티비를 측정할 수 있다.

이 경우, 각각의 패턴 발생부(12) 및 타이밍 발생부(14)는, 대응하는 드라이버부(18)에 실질적으로 동시에 조정용 신호를 출력시킨다. 또한, 각각의 전압 측정부(20)는, 대응하는 드라이버부(18)가 출력하는 조정용 신호의 직류 전압을 실질적으로 동시에 검출한다.

또한, 전압 측정부(20)에서, 신호의 직류 전압을 검출하는 것으로, 신호의 듀티비를 측정하고 있으므로, 간이한 구성으로 해당 듀티비를 양호한 정밀도로 측정할 수 있다. 예를 들면, H 논리의 전압 레벨 Vh가 1 V, L 논리의 전압 레벨 Vl이 0 V, 주기 T가 308 ps(3.25 GHz)인 신호를 측정하는 경우에 있어서, 전압 측정부(20)의 전압 측정 분해능이 1 mV로 한다. 이 때의 듀티 측정의 시간 분해능은,

T/(Vh-Vl)=308/(1000-0)=0.308 ps

가 되어, 신호의 듀티를 양호한 정밀도로 측정할 수 있다.

또한, 상기 수학식으로부터 명백한 바와 같이, 신호의 직류 전압을 검출하여 듀티를 측정하는 경우, 신호의 주기 T가 작아질수록, 듀티 측정의 시간 분해능이 세밀하게 되어, 듀티를 양호한 정밀도로 측정할 수 있다. 즉, 본 예의 시험 장치(100)는, 고주파의 신호만큼, 듀티를 양호한 정밀도로 측정할 수 있다.

또한 상술한 바와 같이, 전압 측정부(20)는, 전류 인가 전압 측정을 실시하는 회로와 공통화할 수 있다. 이 때문에 시험 장치(100)의 회로 구성을 증대시키지 않고, 듀티비의 조정을 용이하게 실시할 수 있다.

또한, 출력측 조정부(24)는, 피시험 디바이스(200)의 시험을 실시하기 전에, 미리 듀티비를 조정한다. 또한, 피시험 디바이스(200)에 공급하는 시험 신호가, 예를 들면, 클록 신호와 같이 반복의 패턴을 가지는 경우에는, 출력측 조정부(24)는, 피시험 디바이스(200)의 시험 중에 듀티비를 조정하여도 된다. 또한, 전압 측정부(20)는, 신호의 직류 전압을 검출할 수 있으면 되기 때문에, 스위칭부(22)는, 광대역의 신호를 통과할 수 없어도 된다.

덧붙여 도 1에서는, 전압 측정부(20)가 출력측 조정부(24)를, 직접적으로 제어하고 있는 구성을 나타내고 있지만, 전압 측정부(20)는, 제어계 및 컴퓨터 등을 통해서 출력측 조정부(24)를 제어하여도 된다. 이 경우, 해당 컴퓨터는, 피시험 디바이스(200)의 시험을 실시하기 전에, 전압 측정부(20)가 측정한 조정용 신호의 직류 전압의 값을, 제어계를 통해서 수취한다.

그리고, 해당 컴퓨터는, 수취한 직류 전압의 값으로부터, 출력측 조정부(24)에게 주어야 하는 보정 데이터를 생성하고, 제어계를 통해서 출력측 조정부(24)로 설정한다. 출력측 조정부(24)는, 드라이버부(18)가 출력하는 신호의 듀티비를, 수취한 보정 데이터에 기초하여 조정한다.

또한, 제어계 및 컴퓨터 등은, 피시험 디바이스(200)의 시험을 실시하기 전에, 드라이버부(18)가 출력하는 신호의 듀티비를 미리 조정하여도 된다. 이하에서는, 상술한 제어계 및 컴퓨터 등을 생략한 구성을 이용하여, 시험 장치(100)의 기능을 설명한다. 또한, 피시험 디바이스(200)의 시험을 실시하기 전에, 드라이버부(18)에서의 듀티비를 미리 캘리브레이션하는 경우에 대해 설명한다.

도 2는, 시험 장치(100)의 동작례를 설명하는 플로우 차트를 나타낸다. 본 예의 시험 장치(100)는, 피시험 디바이스(200)의 시험을 실시하기 전에, 드라이버부(18)가 출력하는 신호의 듀티비를 미리 조정한다.

우선, 드라이버부(18)가 피시험 디바이스(200)에 시험 신호를 공급하기 전에, 각각의 신호 생성부(10)에서, 패턴 발생부(12), 타이밍 발생부(14) 및 파형 성형부(16)는, 드라이버부(18)에 미리 정해진 패턴의 조정용 신호를 출력시킨다(S102). 해당 조정용 신호는, 예를 들면, 피시험 디바이스(200)의 시험 시에 생성되어야 하는 시험 신호와 실질적으로 동일한 주기를 가지는 클록 신호이어도 된다.

다음으로, 전압 측정부(20)는, 드라이버부(18)가 출력하는 조정용 신호의 직류 전압을 검출한다(S104). 그리고, 출력측 조정부(24)는, 드라이버부(18)가 조정용 신호를 출력했을 때에 전압 측정부(20)가 검출한 직류 전압이, 목표값과 일치하는지 여부를 판정한다(S106). 여기에서, 목표값이란, 설정할 듀티비에 따라, 사용자 등에 의해 미리 설정되는 값이어도 되고, 시험 장치(100)가 미리 측정한 값이어도 된다.

S106에서 직류 전압이 목표값과 일치하지 않는 경우, 출력측 조정부(24)는, 드라이버부(18)가 출력하는 조정용 신호의 듀티비를 조정하고(S108), S104로부터의 처리를 반복한다. 또한, S106에서 직류 전압이 목표값과 일치했을 경우, 시험 장치(100)는, 듀티비의 조정을 종료하고, 피시험 디바이스(200)의 시험을 개시한다(S110). 이러한 동작에 의해, 드라이버부(18)가 출력하는 신호의 듀티비를 미리 조정할 수 있다.

도 3은, 도 2의 S106에 관련해 설명한, 목표값을 미리 취득하는 방법례를 설명하는 도면이다. 본 예에서는, 패턴 발생부(12) 및 타이밍 발생부(14)는, H 논리에 고정된 H 고정 조정용 신호, L 논리에 고정된 L 고정 조정용 신호, 및 H 논리 및 L 논리가 교대로 반복하는 기준 조정용 신호를 드라이버부(18)에 순차적으로 출력시킨다. 도 3에서는, 기준 조정용 신호를 실선으로 나타낸다.

전압 측정부(20)는, H 고정 조정용 신호 및 L 고정 조정용 신호의 신호 전압(H 전압 및 L 전압)을 미리 측정한다. 그리고, 출력측 조정부(24)는, 기준 조정용 신호에 대해서 전압 측정부(20)가 검출하는 직류 전압이, H 전압 및 L 전압에 대해서 소정의 상대적 레벨로 되도록, 드라이버부(18)에서의 듀티비를 조정한다. 예를 들면, 듀티비를 50%로 설정하는 경우, 출력측 조정부(24)는, 기준 조정용 신호의 직류 전압이, H 전압 및 L 전압의 실질적으로 중간의 레벨로 되도록, 드라이버부(18)에서의 듀티비를 조정한다.

도 4는, 목표값을 미리 취득하는 방법의 다른 예를 설명하는 도면이다. 본 예에서는, 패턴 발생부(12) 및 타이밍 발생부(14)는, 피시험 디바이스(200)에 공급할 시험 신호의 주파수보다 낮은 주파수인 한편, 시험 신호와 실질적으로 동일한 듀티비의 저주파 조정용 신호, 및 피시험 디바이스(200)에 공급할 시험 신호의 주파수와 실질적으로 동일한 주파수의 기준 조정용 신호를 드라이버부(18)에 순차적으로 출력시킨다.

전압 측정부(20)는, 저주파 조정용 신호의 직류 전압 Vref를 미리 측정한다. 그리고, 출력측 조정부(24)는, 기준 조정용 신호에 대해서 전압 측정부(20)가 측정하는 직류 전압 V_DC가, 저주파 조정용 신호의 직류 전압 Vref와 실질적으로 동일한 레벨이 되도록, 드라이버부(18)에서의 듀티비를 조정한다.

저주파의 신호에 대해서는, 신호 주기에 대한 엣지 타이밍의 오차가 상대적으로 작아지므로, 엣지 타이밍의 오차에 의해 생기는 듀티비의 오차는 작아진다. 이 때문에, 비교적으로 저주파의 신호의 직류 전압을 목표값으로서 기준 조정용 신호의 직류 전압을 조정하는 것으로, 기준 조정용 신호의 듀티비를 양호한 정밀도로 조정할 수 있다.

도 5는, 전압 측정부(20)의 구성례를 나타내는 도면이다. 본 예의 전압 측정부(20)는, 로우 패스 필터(26) 및 AD 컨버터(28)를 가진다. 로우 패스 필터(26)는, 전송로(19)에서 전송하는 조정용 신호를 분기하고 수취하여, 직류 성분을 포함한 저주파 성분을 통과시킨다. 로우 패스 필터(26)는, 미리 설정되는 주파수 범위로, 직류 성분의 근방의 주파수 성분을 통과시켜도 된다.

AD 컨버터(28)는, 로우 패스 필터(26)가 통과시킨 아날로그 신호의 신호 전압을 디지털 값으로 변환한다. 또한, AD 컨버터(28)는, 변환한 디지털 값을, 출력측 조정부(24)에 공급한다.

출력측 조정부(24)는, AD 컨버터(28)로부터 수취한 디지털 값에 따라, 드라이버부(18)가 출력하는 신호의 듀티비를 조정한다. 본 예의 출력측 조정부(24)는, 파형 성형부(16)로부터 드라이버부(18)에게 줄 수 있는 시험 신호의 바이어스 전압을, AD 컨버터(28)로부터 수취한 디지털 값에 따라 조정한다. 보다 구체적으로는, 출력측 조정부(24)는, 파형 성형부(16)로부터 드라이버부(18)에 시험 신호를 전송하는 전송로에게 주는 바이어스 전류를 조정하는 것으로, 시험 신호의 바이어스 전압을 조정한다. 여기에서, 바이어스 전압이란, 바이어스 레벨의 일례이다.

또한, 본 예의 드라이버부(18)는, 차동의 시험 신호를 수취하여, 싱글 엔드의 시험 신호로 변환하여 출력한다. 이 경우, 출력측 조정부(24)는, 비반전측의 전송로 및 반전측의 전송로의 각각에 대해 설치되어 각각의 전송로에게 주는 바이어스 전류를 조정하여도 된다.

도 6은, 드라이버부(18)에 입력되는 차동의 시험 신호의 일례를 나타내는 도면이다. 도 6에서는, 시험 신호의 비반전측 신호를 실선으로, 시험 신호의 반전측 신호를 점선으로 나타낸다. 차동의 시험 신호의 듀티비는, 비반전측 신호 및 반전측 신호의 크로스 포인트의 간격비 T1：T2에 의해 정해진다.

패턴 발생부(12) 및 타이밍 발생부(14)가, 듀티비가 50%(T1：T2=1：1)의 설정으로 시험 신호를 생성하여도, 회로 중의 오차의 영향으로, 도 6에 도시한 바와 같이 듀티비가 50%로 되지 않는 경우가 있다. 본 예의 출력측 조정부(24)는, 반전측 신호 및 비반전측 신호에게 줄 수 있는 바이어스 전압의 적어도 일방을, 전압 측정부(20)가 검출한 직류 전압에 따라 조정함으로써, 드라이버부(18)가 출력하는 신호의 듀티비를 조정한다.

도 7은, 출력측 조정부(24)에 의해 바이어스 전압이 조정된 시험 신호의 일례를 나타내는 도면이다. 본 예의 출력측 조정부(24)는, 반전측 신호의 바이어스 전압을 조정한다. 도 7에 도시된 바와 같이, 차동 신호의 바이어스 전압을 조정하는 것으로, 차동 신호의 듀티비를, 소정의 값으로 조정할 수 있다.

또한, 출력측 조정부(24)는, 피시험 디바이스(200)에 공급할 시험 신호의 주파수를 변경하는 경우에, 해당 시험 신호를 피시험 디바이스(200)에 공급하기 전에, 드라이버부(18)가 출력하는 신호의 듀티비를, 해당 주파수에 따라 미리 조정하여도 된다. 예를 들면, 신호 생성부(10)는, 피시험 디바이스(200)에 공급할 시험 신호의 주파수를 변경할 때마다, 해당 주파수에 따른 주파수의 조정용 신호를 이용하여, 드라이버부(18)에서의 듀티비를 조정하여도 된다.

또한, 신호 생성부(10)는, 각각의 주파수마다 출력측 조정부(24)가 생성할 바이어스 전압을 나타내는 테이블을 미리 생성하여도 된다. 전압 측정부(20)는, 예를 들면, 주파수가 다른 복수의 조정용 신호를 순차적으로 드라이버부(18)로부터 출력시켜, 각각의 직류 전압을 검출하는 것으로, 해당 테이블을 생성하여도 된다.

또한, 출력측 조정부(24)는, 더하여 드라이버부(18)의 온도에 따라, 드라이버부(18)가 출력하는 신호의 듀티비를 조정하여도 된다. 예를 들면, 출력측 조정부(24)는, 전압 측정부(20)의 AD 컨버터(28)로부터 주어지는 디지털 값에, 드라이버부(18)의 온도에 따른 계수를 곱셈한 값에 따라, 차동 신호의 바이어스 전압을 조정하여도 된다.

도 8은, 스위칭부(22)의 다른 구성례를 나타내는 도면이다. 본 예의 스위칭부(22)는, 드라이버부(18)에서의 듀티비를 조정하는 경우에, 전송로(19)에서 전송하는 신호를, 로우 패스 필터(26)를 이용하여 전압 측정부(20)에 측정시킨다. 또한, 전류 인가 전압 측정에서, 피시험 디바이스(200)에 인가되는 직류 전압의 레벨을 측정하는 경우에는, 전송로(19)에서 전송하는 신호를, 로우 패스 필터(26)를 이용하지 않고 전압 측정부(20)에 측정시킨다. 이에 의해, 전압 측정부(20)의 주파수 특성을, 측정 대상에 따라 조정할 수 있다. 덧붙여 전류 인가 전압 측정을 실시하는 경우, AD 컨버터(28)는, 입력되는 전압 레벨을 변환한 디지털 값을, 판정부(50)에 공급하여도 된다. 판정부(50)는, 해당 디지털 값에 따라 피시험 디바이스(200)의 양부를 판정하여도 된다.

도 9는, 시험 장치(100)의 다른 구성례를 나타내는 도면이다. 본 예의 시험 장치(100)는, 신호 측정부(40)에 입력되는 파형의 듀티비에 대해서, 신호 측정부(40)가 출력하는 파형의 듀티비의 오차를 보정한다. 구체적으로는, 도 1 내지 도 8에 관련해 설명한 바와 같이, 미리 듀티비의 조정이 이루어진 신호 생성부(10)로부터 신호 측정부(40)에 대해서, 소정의 듀티비의 조정용 신호를 공급시킨다. 그리고, 신호 측정부(40)가 출력하는 파형의 듀티비가, 해당 소정의 듀티비와 실질적으로 동일하게 되도록, 신호 측정부(40)를 조정한다.

본 예의 시험 장치(100)는, 도 1 내지 도 8에 관련해 설명한 시험 장치(100)의 구성에 더하여, 복수의 듀티 측정부(60), 복수의 측정측 조정부(70) 및 캘리브레이션 보드(80)을 더 구비한다. 또한, 신호 측정부(40)는, 레벨 비교부(42) 및 타이밍 비교부(44)를 가진다.

레벨 비교부(42)는, 시험 시에 피시험 디바이스(200)가 출력하는 응답 신호를 수취하여, 수취한 신호에 따른 파형을 출력한다. 예를 들면, 레벨 비교부(42)는, 수취한 신호의 신호 전압과, 주어지는 참조 전압의 비교 결과를 나타내는 파형을 출력하여도 된다.

보다 구체적으로는, 레벨 비교부(42)는, 수취한 신호의 신호 전압이, 참조 전압 이상인 경우에 H 논리를 나타내고, 수취한 신호의 신호 전압이, 참조 전압보다 작은 경우에 L 논리를 나타내는 파형을 출력한다. 또한, 레벨 비교부(42)는, 싱글 엔드의 신호를 수취하여, 해당 신호의 신호 전압과 참조 전압의 비교 결과를 나타내는 파형을, 차동의 파형으로 출력하여도 된다.

타이밍 비교부(44)는, 레벨 비교부(42)가 출력하는 파형의 논리값을, 순차적으로 주어지는 스트로브 타이밍에 순차적으로 검출한다. 판정부(50)는, 타이밍 비교부(44)가 검출한 논리 패턴과, 기대값 패턴을 비교하여도 된다.

캘리브레이션 보드(80)는, 피시험 디바이스(200)의 시험 전에 이용되어, 신호 생성부(10)와 신호 측정부(40)를 접속한다. 캘리브레이션 보드(80)는, 하나의 신호 생성부(10)에 복수의 신호 측정부(40)를 접속하여도 되고, 신호 생성부(10) 및 신호 측정부(40)를 일대일로 접속하여도 된다.

신호 생성부(10)는, 출력측 조정부(24)에 의해 미리 듀티비가 조정된 조정용 신호를 출력한다. 신호 생성부(10)는, 피시험 디바이스(200)가 출력하는 응답 신호가 가질 주파수와 실질적으로 동일한 주파수의 조정용 신호를 출력하여도 된다. 캘리브레이션 보드(80)는, 신호 생성부(10)가 출력하는 조정용 신호를 레벨 비교부(42)에 입력하고, 레벨 비교부(42)로부터 조정용 신호에 따른 파형을 출력시킨다.

듀티 측정부(60)는, 레벨 비교부(42)가 출력하는 파형의 듀티비를 측정한다. 본 예의 듀티 측정부(60)는, 타이밍 비교부(44)가 출력하는 논리 패턴에 기초하여, 해당 듀티비를 측정한다. 보다 구체적으로는, 듀티 측정부(60)는, 해당 논리 패턴 에서 논리값이 천이하는 타이밍 간격으로부터, 해당 듀티비를 측정하여도 된다.

측정측 조정부(70)는, 듀티 측정부(60)가 측정한 듀티비가, 신호 생성부(10)가 출력한 조정용 신호의 듀티비와 실질적으로 동일하게 되도록, 레벨 비교부(42)가 출력하는 파형의 듀티비를 조정한다. 예를 들면, 측정측 조정부(70)는, 도 5 및 도 6에 관련해 설명한 출력측 조정부(24)와 같은 기능 및 구성을 가져도 된다. 예를 들면, 측정측 조정부(70)는, 레벨 비교부(42)가 출력하는 차동 신호의 바이어스 전압을 조정하는 것으로, 해당 듀티비를 조정하여도 된다. 이러한 구성에 의해, 신호 측정부(40)에서의 듀티비도, 용이하게 조정할 수 있다.

이상, 본 발명을 실시 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 분명하다.

청구의 범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하는 일이 없는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용해 설명했다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.

10···신호 생성부
12···패턴 발생부
14···타이밍 발생부
16···파형 성형부
18···드라이버부
19···전송로
20···전압 측정부
22···스위칭부
24···출력측 조정부
26···로우 패스 필터
28···AD 컨버터
40···신호 측정부
42···레벨 비교부
44···타이밍 비교부
50···판정부
60···듀티 측정부
70···측정측 조정부
80···캘리브레이션 보드
100···시험 장치
200···피시험 디바이스

Claims

피시험 디바이스를 시험하는 시험 장치에 있어서,
상기 피시험 디바이스의 대응하는 핀에 시험 신호를 공급하는 드라이버부;
상기 시험 신호에 따라 상기 피시험 디바이스가 출력하는 응답 신호에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 판정부;
상기 드라이버부가 출력하는 신호의 직류 레벨을 검출하는 레벨 측정부; 및
상기 레벨 측정부가 검출한 상기 직류 레벨에 따라, 상기 드라이버부가 출력하는 신호의 듀티비를 조정하는 출력측 조정부
를 포함하는,
시험 장치.
제1항에 있어서,
상기 드라이버부, 상기 레벨 측정부 및 상기 출력측 조정부를 각각 갖는 복수의 신호 생성부를 포함하는,
시험 장치.
제2항에 있어서,
각각의 상기 레벨 측정부는, 상기 피시험 디바이스에 소정의 전류를 공급하였을 때에, 상기 피시험 디바이스에 인가되는 전압 레벨을 측정 가능하게 설치되는,
시험 장치.
제3항에 있어서,
각각의 상기 신호 생성부는, 상기 드라이버부가 상기 피시험 디바이스에 상기 시험 신호를 공급하기 전에, 대응하는 상기 드라이버부에 미리 정해진 패턴의 조정용 신호를 출력시키는 패턴 발생부를 더 포함하고,
상기 출력측 조정부는, 상기 드라이버부가 상기 조정용 신호를 출력하였을 때에, 상기 레벨 측정부가 검출한 상기 직류 레벨에 따라, 상기 드라이버부가 출력하는 신호의 듀티비를 미리 조정하는,
시험 장치.
제4항에 있어서,
상기 드라이버부는, 입력되는 차동의 신호를 싱글 엔드의 신호로 변환하여 출력하고,
상기 출력측 조정부는, 상기 드라이버부에 입력되는 반전측 신호 및 비반전측 신호에게 줄 수 있는 바이어스 레벨의 적어도 일방을, 상기 레벨 측정부가 검출한 상기 직류 레벨에 따라 조정함으로써, 상기 드라이버부가 출력할 상기 시험 신호의 듀티비를 조정하는,
시험 장치.
제4항에 있어서,
각각의 상기 패턴 발생부는, 대응하는 상기 드라이버부에 실질적으로 동시에 상기 조정용 신호를 출력시키고,
각각의 상기 레벨 측정부는, 대응하는 상기 드라이버부가 출력하는 상기 조정용 신호의 상기 직류 레벨을 실질적으로 동시에 검출하는,
시험 장치.
제4항에 있어서,
상기 출력측 조정부는, 상기 피시험 디바이스에 공급할 상기 시험 신호의 주파수를 변경하는 경우에, 상기 드라이버부가 출력하는 신호의 듀티비를, 해당 주파수에 따라 미리 조정하는,
시험 장치.
제7항에 있어서,
상기 출력측 조정부는, 더하여 상기 드라이버부의 온도에 따라, 상기 드라이버부가 출력하는 신호의 듀티비를 조정하는,
시험 장치.
제4항에 있어서,
상기 신호 생성부는, 상기 레벨 측정부를, 상기 드라이버부 및 상기 피시험 디바이스의 사이의 전송로에 접속하는지 여부를 스위칭하는 스위칭부를 더 포함하는,
시험 장치.
제9항에 있어서,
상기 스위칭부는, 상기 드라이버부에서의 듀티비를 조정하는 경우에, 로우 패스 필터를 이용하여, 상기 전송로에서 전송하는 신호를 상기 레벨 측정부에 측정시키고,
상기 피시험 디바이스에 인가되는 전압 레벨을 측정하는 경우에, 상기 로우 패스 필터를 이용하지 않고, 상기 전송로에서 전송하는 신호를 상기 레벨 측정부에 측정시키는,
시험 장치.
제4항에 있어서,
상기 패턴 발생부는, H 논리에 고정된 H 고정 조정용 신호, L 논리에 고정된 L 고정 조정용 신호 및 H 논리 및 L 논리가 교대로 반복되는 기준 조정용 신호를 상기 드라이버부에 순차적으로 출력시키고,
상기 출력측 조정부는, 상기 기준 조정용 신호에 대해서 상기 레벨 측정부가 검출하는 상기 직류 레벨이, 상기 H 고정 조정용 신호 및 상기 L 고정 조정용 신호에 대해서 상기 레벨 측정부가 검출한 상기 직류 레벨의 실질적으로 중간의 레벨로 되도록, 상기 드라이버부에서의 상기 듀티비를 조정하는,
시험 장치.
제4항에 있어서,
상기 패턴 발생부는, 상기 피시험 디바이스에 공급할 상기 시험 신호의 주파수보다 낮은 주파수의 저주파 조정용 신호 및 상기 피시험 디바이스에 공급할 상기 시험 신호의 주파수와 실질적으로 동일한 주파수의 기준 조정용 신호를 상기 드라이버부에 순차적으로 출력시키고,
상기 출력측 조정부는, 상기 기준 조정용 신호에 대해서 상기 레벨 측정부가 검출하는 상기 직류 레벨이, 상기 저주파 조정용 신호에 대해서 상기 레벨 측정부가 검출한 상기 직류 레벨과 실질적으로 동일한 레벨이 되도록, 상기 드라이버부에서의 상기 듀티비를 조정하는,
시험 장치.
제4항에 있어서,
상기 시험 장치는, 상기 피시험 디바이스가 출력하는 상기 응답 신호에 따른 파형을 출력하는 레벨 비교부를 더 포함하고,
상기 신호 생성부는, 상기 레벨 비교부에, 상기 출력측 조정부에 의해 미리 듀티비가 조정된 조정용 신호를 입력하여, 상기 조정용 신호에 따른 파형을 출력시키고,
상기 시험 장치는, 상기 조정용 신호에 따라 상기 레벨 비교부가 출력하는 파형의 듀티비가, 상기 신호 생성부가 출력하는 상기 조정용 신호의 듀티비와 실질적으로 동일하게 되도록 상기 레벨 비교부를 조정하는 측정측 조정부를 더 포함하는,
시험 장치.
각각 피시험 디바이스의 대응하는 핀에 시험 신호를 공급하는 복수의 드라이버부와, 상기 시험 신호에 따라 상기 피시험 디바이스가 출력하는 신호에 기초하여, 상기 피시험 디바이스의 양부를 판정하는 판정부를 포함하는 시험 장치에서의 상기 시험 신호의 듀티비를 조정하는 캘리브레이션 방법에 있어서,
상기 드라이버부가 출력하는 신호의 직류 레벨을 검출하고,
검출한 상기 직류 레벨에 따라, 상기 드라이버부가 출력하는 신호의 듀티비를 조정하는,
캘리브레이션 방법.