JP2816705B2 - Ｉｃ試験装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、IC試験装置に関し、特に被測定信号に対
する測定タイミングの補正方法に関し、詳しくは、被試
験ICのインピーダンス特性等に応じて被測定信号の立上
り時間及び立下り時間の測定タイミングを適切に設定す
ることができるようにしたことに関する。

［従来の技術］ 従来のIC試験装置の一例を示すと第６図のようであ
り、テスタ50とIC取付装置40及び伝送路として機能する
同軸ケーブル31−１〜31−ｎ等から成る。テスタ50は装
置全体の運用や制御などを行う制御部54と、入出力部53
−１〜53−ｎと図示しない他の回路を含むものである。
入出力部53−１〜53−ｎは、被試験IC45のｎピンに応じ
たｎチャンネルが設けられており、各チャンネルに対応
して伝送路である同軸ケーブル31−１〜31−ｎが該IC45
の各ピンに接続されるようになっている。この入出力部
53−１〜53−ｎは、被試験IC45の信号入力ピンに印加す
べき試験信号TW−１〜TW−ｎを同軸ケーブル31−１〜31
−ｎを介して出力すると共に、該IC45の信号出力ピンか
ら同軸ケーブル31−１〜31−ｎを介して与えられる被測
定信号DS−１〜DS−ｎを測定する。また、入出力部53−
１〜53−ｎは、ディジタル信号をアナログ信号に変換す
る機能や、逆にアナログ信号をディジタル信号に変換す
る機能などを有している。

入出力部53−１につき説明すると、ドライバ28とコン
パレータ25から成っている。ドライバ28は制御部54から
の制御に基づき、被試験IC45の信号入力ピンに印加すべ
き試験信号TW−１を発生し、対応するチャンネルの同軸
ケーブル31−１を介して該試験信号TW−１を出力する。
制御部54からドライバ28に対して試験信号TW−１の出力
レベル（ハイ＝IH、ロウ＝IL）や立上り（Vr）及び立下
り（Vf）等に関する電圧データが与えられるようになっ
ている。コンパレータ25は制御部54からの制御に基づ
き、被試験IC45の信号出力ピンから対応するチャンネル
の同軸ケーブル31−１を介して与えられる被測定信号DS
−１を入力し、この入力した信号DS−１をストローブ信
号SBに応じたタイミングで基準電圧Refと比較し、立上
り及び立下り特性などの測定を行うために利用する。コ
ンパレータ25から出力される被測定信号DS−１のデータ
は制御部54に与えられ、各種のデータ処理がなされる。
以上の動作は他の各チャンネルにおいても同様である。

このように入出力部53−１において、ドライバ28の出
力とコンパレータ25の入力とは、共通の伝送路である同
軸ケーブル31−１によって接続されており、従って、同
一チャンネルにおけるドライバ28とコンパレータ25とは
同時に夫々機能することはなく、いずれか一方のみが機
能する。例えば、入出力部53−１によって被試験IC45に
印加すべき試験信号TW−１を発生し、該信号TW−１を同
軸ケーブル31−１を介して被試験IC45の所定の信号入力
ピン（例えばピン１）に印加する。このピン１に対応す
る所定の信号出力ピン（例えばピン７）から出力される
被測定信号DS−７は、対応するチャンネル７の同軸ケー
ブル31−７を介して入出力部53−７に入力され測定され
る。

上述のようなIC試験装置において、例えば、入出力部
53−１のドライバ28から試験信号TW−１を出力し、同軸
ケーブル31−１を介して被試験IC45のピン１に印加する
ものとする。このとき、試験信号TW−１に対してドライ
バ28の内部抵抗が出力インピーダンスとして作用し、ま
た、同軸ケーブル31−１が伝送路インピーダンスとして
作用し、負荷として作用する被試験IC45の内部抵抗など
により、該信号TW−１の立上り時間Tr及び立下り時間Tf
の特性が影響される。なお、一般に信号波形の立上り時
間Tr及び立下り時間Tfとは、第４図のように、信号の振
幅電圧レベルが最大振幅レベルの10％から90％に達する
時間を立上り時間Trとして、該信号の電圧レベル90％か
ら10％に達する時間を立下り時間Tfとする。

他方、被試験IC45のピン１に印加された試験信号TW−
１は、該入力ピン１に対応する信号出力ピン例えばピン
７から被測定信号DS−７として取り出され、同軸ケーブ
ル31−７を介して入出力部53−７のコンパレータ25に与
えられる。この場合、被測定信号DS−７の伝送路である
同軸ケーブル31−７のインピーダンスと出力インピーダ
ンスとして作用する被試験IC45の内部抵抗とコンパレー
タ25の入力インピーダンスなどによって、該コンパレー
タ25に与えられる該信号DS−７の立上り時間Tr及び立下
り時間Tfの特性が影響される。

また、別の問題として、オーバードライブ特性があ
る。入出力部53−７におけるコンパレータ25では、入力
される被測定信号DS−７を比較測定する。このとき、例
えば第５図（ａ）及び同図（ｂ）のように、判定基準電
圧Refが被測定信号DS−７の振幅レベルの80％である場
合の伝搬遅延時間Tp1の値と該基準電圧Refが同じく20％
である場合の伝搬遅延時間Tp2の値とでは、Tp1＜Tp2の
関係が成り立ち、この伝搬遅延時間Tpは同一条件の被測
定信号であってもコンパレータ毎に異なる値を示す。こ
のような判定基準電圧Refの差による伝搬送遅延時間特
性をオーバードライブ特性という。

このように、試験信号TW−１と被測定信号DS−７は同
軸ケーブル31−１及び同軸ケーブル31−７のインピーダ
ンスと被試験IC45の内部抵抗などによって、それぞれの
立上り時間Tr及び立下り時間Tfの特性が影響される。つ
まり、同軸ケーブル31−１及び同軸ケーブル31−７の長
さ若しくは種類等による伝送路上の容量の変化や被試験
IC45の種類や内部抵抗の変化などによって、試験信号TW
−１と被測定信号DS−７の特性が影響される。特に、被
測定信号DS−７を測定する場合、被試験IC45の内部抵抗
は同軸ケーブル31−７とコンパレータ25の入力に対して
出力インピーダンスとして作用する。従って、同軸ケー
ブル31−７が同じ種類で同じ長さであるとき、被試験IC
45の種類ごとに異なる内部抵抗によって被測定信号DS−
７の立上り時間Tr及び立上り時間Tfの特性が影響され
る。また、オーバードライブ特性による影響もある。そ
のために、被試験IC45の種類に応じて該測定信号DS−７
を測定するタイミング精度をIC試験装置側で保証する必
要がある。

従来のICの試験装置では、便宜的に所定のレベルと所
定の立上り時間Tr及び立下り時間Tfの特性を有する基準
信号KWをコンパレータに与え、該コンパレータ25の他方
の入力に印加する基準電圧Refは例えば基準信号KWの最
大レベルの50％のレベルに設定し、こうして該コンパレ
ータの出力を測定し、その測定結果が所望の期待値にな
るように該コンパレータの測定タイミングを補正し、そ
の補正したタイミングを被試験IC45に対する測定タイミ
ングの基準として使用するようにしていた。

また、コンパレータのオーバードライブ特性による測
定誤差の補正は、従来は、等価立上り時間を定義するこ
とにより、ユーザー側で必要なタイミング補正を行うこ
とを強いていた。

［発明が解決しようとする課題］ 最近のICは高機能・高集積度化が進み多ピン化の傾向
にあり、従って、IC試験装置におけるテスタピンのピン
数も増加すると共にテスタと被試験ICとの間の伝送距離
も長くなる傾向にある。しかしながら、従来のIC試験装
置では、テスタと被試験ICとの間の伝送路の長さが変化
した場合、該伝送路におけるインピーダンス変化に対応
することができず、高精度のタイミングで該被試験ICか
らの被測定信号を測定することが困難であった。つま
り、前述したように、コンパレータの測定タイミング
は、所定のレベルと立上り時間Tr及び立下り時間Tf特性
を有する基準信号を振幅レベル50％で測定することによ
って補正していたため、伝送路である同軸ケーブル長の
変化に伴うインピーダンス変化などによる被測定信号の
立上り時間Tr及び立下り時間Tf特性等の変化に応じたタ
イミング補正は困難であった。また、上述したようなコ
ンパレータごとに異なるオーバードライブ特性による測
定誤差を自動的に補正することも困難であった。

この発明は上述の点に鑑みてなされたもので、被試験
ICの種類ごとに異なる内部抵抗や同軸ケーブル長の変化
に伴う伝送路インピーダンス変化、あるいはコンパレー
タのオーバードライブ特性等に対応した被測定信号に対
する測定タイミングを補正することができるようにした
IC試験装置を提供しようとするものである。

［課題を解決するための手段］ この発明は、被試験ICに印加すべき試験信号を発生す
る試験信号発生手段と、該被試験ICから出力された被測
定信号の立上り及び立下り時間特性と出力レベル等を測
定するための測定手段とを有するIC試験装置において、
被試験ICとして所定のサンプルICを装着し、該サンプル
ICの出力インピーダンス及び信号の立上り又は立下り時
間特性を測定する第１の手段と、前記第１の手段で測定
した結果に応じて、前記サンプルICの出力インピーダン
ス特性と前記立上り時間及び立下り時間特性を模擬した
基準信号を発生する第２の手段と、この基準信号を前記
測定手段に供給し、種々の判定レベルに関して、その立
上り及び立下り時間特性と出力レベル等を測定させ、こ
れにより、各判定レベル毎の測定タイミング補正データ
を求める第３の手段とを具備したものである。

［作用］ 被試験ICとして所定のサンプルICを装着し、該サンプ
ルICの出力インピーダンス及び信号の立上り又は立下り
時間特性を測定する。この測定結果に応じて、前記サン
プルICの出力インピーダンス特性と前記立上り時間及び
立下り時間特性を模擬した基準信号を発生する。そし
て、この基準信号を測定手段に供給し、種々の判定レベ
ルに関して、その立上り及び立下り時間特性と出力レベ
ル等を測定させ、これにより、各判定レベル毎の測定タ
イミング補正データを求める。

各種のICに関してこのような測定タイミング補正デー
タを求め、記憶しておくとよい。実際のIC試験時には、
被試験ICの種類及び判定条件等に応じて、記憶した測定
タイミング補正データの中の必要なものに基づき、測定
タイミングを補正し、測定を行う。従って、高精度のタ
イミングで被測定信号を測定することができるため、被
試験ICに対する試験精度及び効率を向上させることがで
きる、という効果が期待できる。

［実施例］ 以下、添付図面を参照してこの発明の一実施例を詳細
に説明する。

第１図は、この発明に係るIC試験装置の一実施例を示
すブロック図であり、第６図と同じ符号を附したものは
同じ機能を果たすものである。

この発明に係るIC試験装置において、テスタ10は、装
置全体の制御・管理や各種データ処理などを行う制御部
13と、各ピンに対応する入出力部20−１〜20−ｎのほか
に、インピーダンス補正回路11、時間特性補正回路12、
基準ドライバ21、電気的に制御可能な可変抵抗回路22、
電気的に制御可能なリレースイッチマトリクス27を新規
に含んでいる。また、各入出力部20−１〜20−ｎにおい
ては、電気的に制御可能なスイッチ23,26と抵抗24をそ
れぞれ含んでいる。

スイッチ26は、その接点の一端がドライバ28の出力と
同軸ケーブル31−１に接続されており、接点の他端はコ
ンパレータ25に接続されている。該スイッチ26は、同軸
ケーブル31−１の信号をコンパレータ25に与える場合に
オンにする。また、スイッチ26は、基準ドライバ21から
出力される基準信号CWをコンパレータ25によって測定し
てタイミング補正データを作成する場合にオフにする。

スイッチ23は、その接点の一端がコンパレータ25の入
力に接続されており、接点の他端は抵抗24を介して接地
されている。該スイッチ23は、サンプルIC41の内部抵抗
を求める場合にオンし、同軸ケーブル31−１のインピー
ダンスと抵抗24によって定まる分圧比に応じた電圧をコ
ンパレータ25に入力する。抵抗24の抵抗値は同軸ケーブ
ル31−１と同じインピーダンス値を示すものを用いる。

リレースイッチマトリクス27は、各入出力部20−１〜
20−ｎに対応する電気的に制御可能なリレースイッチ27
−１〜27−ｎから成るものであり、一方の接点端子は夫
々の入出力部20−１〜20−ｎのコンパレータ25の入力に
接続されており、他方の接点端子は共通に可変抵抗22に
接続されている。つまり、任意のスイッチ27−１〜27−
ｎをオンすることによって、基準信号CWを可変抵抗22を
介して所望の入出力部20−１〜20−ｎのコンパレータ25
の入力に与えることができる。なお、スイッチ27−１〜
27−ｎは、コンパレータ25の測定タイミングを補正する
ときにオンにするものであり、実際のIC試験時には使用
されないので補正時以外はオフ状態になっている。コン
パレータ25の測定タイミングを補正するときは、補正す
べき入出力部20−１〜20−ｎに対応するスイッチ27−１
〜27−ｎのみをオンに設定する。

スイッチ23,26,27は制御部13からの制御に応じてオン
若しくはオフになる。上述のような入出力部20−１にお
ける動作は、他のチャンネルに対応する入出力部20−２
〜20−ｎに関しても同様である。

基準ドライバ21は、制御部13から与えられるパルス信
号や各種の制御信号に応じ、時間特性補正回路12から与
えられる立上り時間Tr及び立下り時間Tfの特性データTC
に基づき、サンプルIC41に印加すべき基準信号CWを発生
する。基準ドライバ21から発生された基準信号CWは、可
変抵抗22を介してスイッチ27によって任意の入出力部20
−１〜20−ｎに選択的に与えられる。基準信号CWはコン
パレータ25の測定タイミングを補正するときに使用され
る。

時間特性補正回路12は制御部13からの制御に基づき、
基準ドライバ21から発生する基準信号CWの立上り時間Tr
及び立下り時間Tfの特性を設定するための特性データTC
を発生し、制御電圧として該基準ドライバ21に与える。

インピーダンス補正回路11は制御部13からの制御に基
づき、可変抵抗22に対してインピーダンス補正データID
を制御電圧として出力する。可変抵抗22は、インピーダ
ンス補正回路11から与えられるインピーダンス補正デー
タIDに応じた抵抗値を示すものであり、基準信号CWに対
しては伝送路インピーダンスとして作用する。

入出力部20−１〜20−ｎは第６図において前述したよ
うに、制御部13の制御に基づき、被試験ICに印加すべき
試験信号等を出力すると共に、被試験ICから出力される
被測定信号を入力して該被測定信号を基準電圧Refに応
じて比較し測定する。

入出力部20−１につき説明すると、試験用のドライバ
28、コンパレータ25、スイッチ23,26及び抵抗24から成
っている。入出力部20−１は制御部13の制御に基づき、
被試験ICに印加すべき試験信号TW−１を発生し、この発
生した試験信号TW−１を同軸ケーブル31−１を介して出
力する。また、該被試験ICから出力される被測定信号SD
−１を同軸ケーブル31−１を介して入力し、この信号SD
−１を基準電圧Refと比較し測定する。

コンパレータ25は、上述したように、制御部13から与
えられるストローブ信号SBのタイミングと他方の入力に
与えられる基準電圧Refに応じて、被試験ICから同軸ケ
ーブル31−１を介して入力される被測定信号DS−１の立
上り時間Tr及び立下り時間Tf特性等を測定する。更に、
コンパレータ25は測定タイミング補正時に、サンプルIC
41から同軸ケーブル31−１を介して与えられる補正波形
若しくは基準ドライバ21からスイッチ27−１を介して与
えられる基準信号CWの特性等を測定する。

次に、上述の構成における各部の作用を説明する。所
望の被試験ICから出力される被測定信号DSに対する測定
タイミングの補正データを得る場合、該ICの種類に応じ
たサンプルIC41をIC取付装置40に装着し、該サンプルIC
41に対する測定タイミング補正データを次のようにして
予め求める。

まず、サンプルIC41の出力インピーダンスZoutを次の
ようにして求める。出力インピーダンスZoutを測定しよ
うとするサンプルIC41の任意のピン（例えばピン１とす
る）から適宜の信号が出力されるように、該サンプルIC
41の適宜のピンに信号を印加する。ここで、まず、該被
測定ピン１に対応する入出力部20−１におけるスイッチ
26を開き、出力オープン時における該被測定ピン１の出
力信号の電圧レベルVoを適宜の測定手段により測定す
る。

次に、スイッチ23と26を閉じ、該被測定ピン１に対応
する入出力部20−１におけるコンパレータ25の入力信号
の電圧レベルVinを適宜の測定手段により測定する。

同軸ケーブル31−１のインピーダンスをZoとすると、
抵抗24のインピーダンスもZoであり、電圧レベルVinは
下記の分圧式により定義される。

Vin＝Vo・Zo/（2Zo＋Zout） ここからZoutを求めると、 Zout＝Zo｛（Vo/Vin）−１｝ となる。

こうして、サンプルIC41の出力インピーダンスZoutを
求めることができる。

次に、コンパレータ25へのトランジェント波形の入力
特性を測定する。まず、該被測定ピン（例えばピン１と
する）に対応する入出力部20−１におけるスイッチ26を
閉じる一方で、スイッチ23を開き、該被測定ピン１から
適宜のトランジェント波形信号が出力されるように、該
サンプルIC41の適宜のピンに信号を印加する。このと
き、サンプルIC41から出力されるトランジェント波形信
号が第２図の破線Soで示すようであるとすると、コンパ
レータ25に入力される信号の波形は第２図の波形Hiのよ
うである。図中、T1の領域が実際のトランジション領域
である。このT1の時間はコンパレータ25によって確認す
る。この場合、サンプルIC41から出力される波形信号の
負荷は、解放端に近似した高入力インピーダンス状態の
コンパレータ25だけであるから、該コンパレータ25に入
力する波形のレベルは全反射して第２図のように2Vinと
なる。すなわち、伝送路インピーダンスの影響がここに
現れている。測定したトランジション領域の時間T1と、
予め取得してあるコンパレータ25の等価立上り時間Teと
から、真の立上り時間Tr1の値を次式により求める。

次に、求めた上記データZout,Tr1を利用して、まず、
基準ドライバ21の補正を行う。これは、インピーダンス
補正回路11により可変抵抗22を制御し、基準ドライバ21
の出力インピーダンスを、サンプルIC41の内部抵抗＝出
力インピーダンスZoutに近似させる。また、時間特性補
正回路12により基準ドライバ21の信号の立上り時間Trと
立下り時間Tfを制御し、トランジェント波形の特性を近
似させる。こうして、基準ドライバ21の出力信号がサン
プルIC41の出力信号に近似するように、基準ドライバ21
の補正を行う。

次に、コンパレータ25のタイミング補正を行う。この
場合は、タイミング補正を行おうとするコンパレータ25
に対応するスイッチ27をオンすると共にスイッチ23とス
イッチ26をオフにして、基準ドライバ21から出力される
基準信号CWが所望のコンパレータ25に与えられるように
する。この状態で、コンパレータ25の出力データを処理
して基準信号CWの測定を行い、該コンパレータ25の測定
タイミング誤差を補正する補正データを求める。。ま
た、コンパレータ25の基準レベルをそれぞれ異ならせ
て、それぞれの基準レベル毎の測定タイミングの補正デ
ータを求め、この補正データを記憶しておく。この補正
データは被試験ICの種類ごとに記憶しておく。

実際のIC試験時は、被試験ICに対応するサンプルICに
関して上述のようにして予め求めた補正データを呼び出
し、この補正データによりコンパレータ25の測定タイミ
ングをそれぞれ制御する。すなわち、任意の被試験ICの
伝搬遅延時間特性を測定するときに該ICに対応するタイ
ミング補正データに基づき、コンパレータ25の測定タイ
ミングを補正して測定を行う。従って、被測定信号に対
する同軸ケーブルのインピーダンス、オーバードライブ
特性、被試験ICの内部抵抗等が変化した場合であって
も、任意のIC特性に対応した被測定信号の立上り時間Tr
及び立下り時間Tf特性とインピーダンス特性をシュミレ
ートして、被測定信号の測定タイミングの補正データを
得るようにしたため、被試験ICの種類に応じた高精度の
タイミングで測定できるようになり、正確で効率のよい
IC試験作業が可能となる。

なお、一般的に、ICにおける信号の伝搬遅延時間特性
のうち立上り伝搬遅延時間Tprと立下り伝搬遅延時間Tpf
の値は、該IC内における遅延によって第３図のように異
なり、ICの特性を示す値として立上り伝搬遅延時間Tpr
と立下り伝搬遅延時間Tpfの平均値である伝搬遅延時間T
pが用いられている。つまり、この実施例では、上述の
ようにして得られた立上り伝搬遅延時間Tprである補正
波形の立上り時間Tr1を求めることによって、該補正波
形の伝搬遅延時間Tpを得るようにして、そのときの測定
タイミング補正データを取得するのである。

［発明の効果］ 以上の通り、この発明によれば、被試験ICの種類に応
じた特性を示すサンプルICの内部抵抗特性と伝送路イン
ピーダンス特性に基づき、これらの各条件に対応した立
上り時間及び立下り時間特性とインピーダンス特性とを
有する基準信号によって任意の測定タイミング補正デー
タを求め、この測定タイミング補正データに基づきIC試
験を行なうことができるようにしたため、被試験ICの種
類ごとに異なる内部抵抗や同軸ケーブル長の変化に伴う
伝送路インピーダンスの変化やコンパレータごとに異な
るオーバードライブ特性などに影響されない高精度の測
定タイミングでIC試験が実現できるようになる、という
優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明に係るIC試験装置の一実施例を示すブロ
ック図、第２図は同実施例におけるコンパレータの入力
信号とサンプルICの出力信号の一例を説明する図、第３
図はパルス信号における伝搬遅延時間Tpr,Tpfの一例を
説明する図、第４図はパルス信号における立上り時間Tr
及び立下り時間Tfの一例を説明する図、第５図（ａ）及
び（ｂ）はコンパレータの判定レベルによって異なる伝
搬遅延時間Tp1,Tp2の一例を説明する図、第６図は従来
のIC試験装置の一例を示す図、である。 10……テスタ、11……インピーダンス補正回路、12……
時間特性補正回路、13……制御部、20−１〜20−ｎ……
入出力部、21……基準ドライバ、22……可変抵抗、23,2
6,27……スイッチ、24……抵抗、25……コンパレータ、
31−１〜31−ｎ……同軸ケーブル、40……IC取付装置、
41……サンプルIC。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】被試験ICに印加すべき試験信号を発生する
   試験信号発生手段と、該被試験ICから出力された被測定
   信号の立上り及び立下り時間特性と出力レベル等を測定
   するための測定手段とを有するIC試験装置において、 被試験ICとして所定のサンプルICを装着し、該サンプル
   ICの出力インピーダンス及び信号の立上り又は立下り時
   間特性を測定する第１の手段と、 前記第１の手段で測定した結果に応じて、前記サンプル
   ICの出力インピーダンス特性と前記立上り時間及び立下
   り時間特性を模擬した基準信号を発生する第２の手段
   と、 この基準信号を前記測定手段に供給し、種々の判定レベ
   ルに関して、その立上り及び立下り時間特性と出力レベ
   ル等を測定させ、これにより、各判定レベル毎の測定タ
   イミング補正データを求める第３の手段と を具備したIC試験装置。