KR20020045508A - 집적회로 테스터 조정방법 및 장치 - Google Patents

집적회로 테스터 조정방법 및 장치 Download PDF

Info

Publication number
KR20020045508A
KR20020045508A KR1020010061362A KR20010061362A KR20020045508A KR 20020045508 A KR20020045508 A KR 20020045508A KR 1020010061362 A KR1020010061362 A KR 1020010061362A KR 20010061362 A KR20010061362 A KR 20010061362A KR 20020045508 A KR20020045508 A KR 20020045508A
Authority
KR
South Korea
Prior art keywords
test
signal
test input
timing
input signals
Prior art date
Application number
KR1020010061362A
Other languages
English (en)
Inventor
나가타다카히로
Original Assignee
나까무라 쇼오
안도덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나까무라 쇼오, 안도덴키 가부시키가이샤 filed Critical 나까무라 쇼오
Publication of KR20020045508A publication Critical patent/KR20020045508A/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Abstract

각 신호용 패드를 강제접지하기 위해 전용치구를 필요로 하지 않고 각 시험용 입력신호의 정확한 타이밍조정을 행한다. 각 신호용 패드에 각각 공급되는 시험용 입력신호를 택일적으로 선택하여 비교기에 순차적으로 입력하고, 상기 비교기의 출력이 반전하는 반전타이밍에 각 시험용 입력신호를 가조정하는 행정 A와, 각 신호용 패드에 공급된 시험용 입력신호를 파형관측함으로써 상기 파형관측에 의해 얻어진 각 시험용 입력신호의 타이밍의 반전타이밍에 대한 불균형 데이터를 취득·저장하는 행정 B와, 각 신호용 패드에 각각 공급되는 시험용 입력신호를 택일적으로 선택하여 비교기에 순차적으로 입력하고, 상기 불균형 데이터를 보정값으로 하여 각 시험용 입력신호를 규정타이밍으로 본조정하는 행정 C를 갖는다.

Description

집적회로 테스터 조정방법 및 장치{Method and device for adjustment of IC tester}
본 발명은 시험용 입력신호를 IC에 입력함으로써 각종 동작시험을 행하는 IC테스터에 대하여, 시험용 입력신호의 타이밍조정을 행하는 IC테스터 조정방법 및 장치에 관한 것이다.
주지와 같이, IC테스터는 각종 IC의 동작특성을 시험하는 장치로서, 시험용 입력신호에 대한 출력신호를 평가함으로써 IC의 동작이 정상인지 아닌지를 시험하는 것이다. 이러한 IC테스터는, 시험용 입력신호 상호의 타이밍관계를 정기적으로 혹은 임의로 조정하는 것이 행해지고 있으며, 이 조정에 전용인 조정장치, 즉 IC테스터조정장치가 사용되고 있다. IC테스터조정장치를 이용한 시험용 입력신호 상호의 타이밍관계의 조정(타이밍조정)은 최근의 IC의 고속화에 따라 매우 중요해졌으며, 보다 정확하게 IC의 동작특성을 시험하는 필요로부터 조정회수도 증가하고 있다.
도 3은 종래의 IC테스터조정장치의 일례를 나타낸 모식도이다. 이 도면에 있어서, 부호 1은 측정보드, 2a, 2b, ……2n은 테스트용 드라이버, 3a, 3b,……3n, 8a, 8b, ……8n은 개폐스위치, 4a, 4b, ……4n, 5a, 5b, ……5n은 동축케이블, 6a,6b, ……6n은 종단저항, 7a, 7b, ……7n은 테스트용 비교기, 9는 릴레이 매트릭스회로, 10은 기준비교기, H는 테스트헤드, 그리고 Sa∼Sn은 시험용 입력신호이다.
측정보드(1)의 표면에는 시험대상IC에 접촉접속되는 신호용 패드가 표면에 다수 형성되어 있고, 이 각 신호용 패드에는 시험대상IC에 입력할 시험용 입력신호(Sa∼Sn)가 서로 직렬접속된 테스트용 드라이버(2a, 2b, ……2n), 닫힘상태로 된 개폐 스위치(3a, 3b, ……3n) 및 동축케이블(4a, 4b, ……4n)을 통해 IC테스터본체(도시생략)로부터 각각 공급된다. 그리고, 상기 시험용 입력신호(Sa∼Sn)에 대하여 시험대상IC로부터 출력된 신호는 상기 동축케이블(4a, 4b, ……4n)과 동일길이 및 동일전기특성의 동축케이블(5a, 5b, ……5n)을 통해 각 테스트용 비교기(7a, 7b, ……7n)에 입력되고, IC테스터본체에서 평가되도록 되어 있다.
또한, 각 테스트용 IC비교기(7a, 7b, ……7n)의 입력단에 마련되어 있는 종단저항(6a, 6b, ……6n)은 동축케이블(4a, 4b, ……4n), (5a, 5b, ……5n)의 특성임피던스에 상당하는 저항값을 갖는 것으로서, 각 신호용 패드상에 있어서의 시험용 입력신호(Sa∼Sn)의 왜곡을 최소한으로 억제하기 위해, 즉 임피던스 매칭을 확보하기 위해 삽입되어 있다. 이러한 임피던스 매칭은 고속동작하는 시험대상IC를 시험하기 위한 배려이다.
이러한 IC테스터조정장치에 있어서 각 시험용 입력신호(Sa∼Sn)의 타이밍조정을 행하는 경우에는, 각 개폐스위치(3a, 3b, ……3n)가 열림상태로 됨과 함께 각 개폐스위치(8a, 8b, ……8n)가 닫힘상태로 되어, 각 시험용 입력신호(Sa∼Sn)를 릴레이 매트릭스회로(9)에 입력시킨다. 그리고, 이 릴레이매트릭스회로(9)에 의해 각시험용 입력신호(Sa∼Sn)를 택일적으로 선택하여 기준비교기(10)로 입력하고, 상기 기준비교기(10)의 출력신호의 반전타이밍(Ta∼Tn)이 검출된다.
여기서, 상기 반전타이밍(Ta∼Tn)은 각 테스트용 드라이버(2a, 2b, ……2n)의 출력단에 있어서의 각 시험용 입력신호(Sa∼Sn)의 타이밍을 나타내는 것으로서, 측정보드(1)상의 각 신호용 패드에 공급되는 시험용 입력신호(Sa∼Sn)의 타이밍에 대하여, 시험용 입력신호(Sa∼Sn)가 각 테스트용 드라이버(2a, 2b, ……2n)의 출력단으로부터 각 신호용 패드까지 운반하는 운반시간(Tpd)(주로 동축케이블(4a, 4b, ……4n의 운반시간)만큼 오차를 포함하는 것이다.
이 오차를 보정하기 위해 종래에는, 전용치구를 이용하여 각 신호용패드를 강제적으로 접지함으로써 상기 종단저항(6a, 6b, ……6n)에 의해 임피던스 매칭이 취해진 상태를 무너뜨린다(즉, 미스매칭상태로 한다). 그리고, 이 미스매칭상태에 있어서, 각 개폐스위치(3a, 3b, ……,3n) 및 각 개폐스위치(8a, 8b, ……8n)을 어느쪽도 닫힘상태로 하여 각 시험용 입력신호(Sa∼Sn)를 택일적으로 기준비교기(10)에 입력시키고, 이 때의 기준비교기(10)의 반전타이밍으로부터 각 시험용 입력신호(Sa∼Sn)가 동축케이블(4a, 4b, ……4n)을 왕복하는 운반시간을 계측하여, 이 운반시간의 1/2 즉 상기 운반시간(Tpd)을 산출한다. 그리고, 이와 같이 하여 얻어진 운반시간(Tpd)을 상기 반전타이밍(Ta∼Tn)에 가미한 것이 각 신호용 패드상에 있어서의 시험용 입력신호(Sa∼Sn)의 타이밍으로서 산출되고, 이 타이밍이 규정타이밍(TR)으로 되도록 시험용 입력신호(Sa∼Sn)가 조절된다.
또한, 상기 미스매칭상태에 있어서, 각 시험용 입력신호(Sa∼Sn)를 예컨대어느 시각에서 로우레벨로부터 하이레벨로 상승하는 스텝파로 한 경우, 비교기(10)의 출력신호는 각 테스트용 드라이버(2a, 2b, ……2n)의 출력단과 각 신호용 패드와의 사이를 왕복하는 운반시간(2Tpd)후에 하강하는 신호로 된다. 즉, 해당 하강시각과 상기 상승시각과의 시간폭은 운반시간(Tpd)의 2배가 되므로, 운반시간(Tpd)을 용이하게 산출할 수 있다.
그러나, 이러한 종래기술에서는, 각 신호용 패드를 강제접지하기 위해 전용치구를 필요로 한다. 이 전용치구는 신호용패드의 배치가 다른 시험대상IC의 품종마다에 준비하여야 하므로, 비용이 든다.
본 발명은 상술한 문제점을 감안하여 이루어진 것으로서, 각 신호용 패드를 강제접지하기 위해 전용치구를 필요로 하지 않고, 각 시험용 입력신호의 정확한 타이밍조정을 행하는 것을 목적으로 하는 것이다.
도 1은 본 발명의 일실시형태의 IC테스터조정장치의 구성을 나타낸 모식도이고,
도 2는 본 발명의 일실시형태의 IC테스터조정장치를 이용한 타이밍조정순서를 나타낸 흐름도이고,
도 3은 IC테스터에 있어서의 종래의 IC테스터조정장치의 일례를 나타낸 모식도이다.
<도면의 주요부분에 대한 부호의 설명>
1 …측정보드
2a, 2b, ……2n …테스트용 드라이버
3a, 3b, ……3n, 8a, 8b, ……8n …개폐스위치(절환수단)
4a, 4b, ……4n, 5a, 5b, ……5n …동축케이블
6a, 6b, ……6n …종단저항
7a, 7b, ……7n …테스트용 비교기
9 …릴레이매트릭스회로
10 …기준비교기(비교기)
11 …X-Y로봇(파형관측수단)
12 …파형관측프로브(파형관측수단)
13 …오실로스코프(파형관측수단)
상기 목적을 달성하기 위하여, 본 발명에서는, IC테스터조정방법에 따른 제1 수단으로서, 측정보드에 복수 형성된 신호용패드를 통해 임피던스 매칭을 취한 상태에서의 시험대상IC에 대한 시험용 입력신호의 입력과 상기 시험용 입력신호에 대한 시험대상IC의 출력신호의 취득을 행하여 상기 시험대상IC를 시험하는 IC테스터에 대하여, 각 신호용패드에 각각 공급되는 상기 시험용 입력신호의 타이밍을 규정타이밍으로 조정하는 방법에 있어서, 각 신호용 패드에 각각 공급되는 시험용 입력신호의 타이밍을 규정타이밍으로 조정하는 방법에 있어서, 각 신호용 패드에 각각공급되는 시험용 입력신호를 택일적으로 선택하여 비교기에 순차적으로 입력하고, 상기 비교기의 출력이 반전하는 반전타이밍으로 각 시험용 입력신호를 가조정하는 행정A와, 각 신호용 패드에 공급된 시험용 입력신호를 파형관측함으로써 상기 파형관측에 의해 얻어진 각 시험용 입력신호의 타이밍의 반전타이밍에 대한 불균형데이터를 취득·저장하는 행정B와, 각 신호용 패드에 각각 공급되는 시험용 입력신호를 택일적으로 선택하여 비교기에 순차적으로 입력하고, 상기 불균형 데이터를 보정치로서 각 시험용 입력신호를 규정타이밍으로 본조정하는 행정 C를 갖는 수단을 채용한다.
한편, 본 발명에서는 IC테스터조정장치에 따른 제1 수단으로서, 측정보드에 복수 형성된 신호용 패드를 통해 임피던스 매칭을 취한 상태에서의 시험대상 IC에 대한 시험용 입력신호의 입력과 상기 시험용 입력신호에 대한 시험대상 IC의 출력신호의 취득을 행하여 시험대상 IC를 시험하는 IC테스터에 대하여, 각 신호용 패드에 각각 공급되는 상기 시험용 입력신호의 타이밍을 규정 타이밍으로 조정하는 장치에 있어서, 상기 각 신호용 패드에 공급된 각 시험용 입력신호의 타이밍을 각각 파형관측하는 파형관측수단과, 각 신호용 패드에 각각 공급되는 각 시험용 입력신호를 택일적으로 선택하여 출력하는 릴레이매트릭스회로와, 상기 릴레이매트릭스회로의 출력을 소정문턱값과 비교하는 비교기와, 각 신호용 패드로의 시험용 입력신호의 공급과 릴레이 매트릭스회로로의 시험용 입력신호의 공급을 절체하는 절환수단을 구비하며, 상기 절환수단에 의해 각 시험용 입력신호를 릴레이매트릭스회로를 통해 비교기에 순차적으로 입력시켜 얻어진 반전타이밍으로 각 시험용 입력신호를가조정하고, 파형관측수단의 관측파형에 의해 취득·저장된 각 시험용 입력신호의 타이밍의 상기 반전타이밍에 대한 불균형데이터에 의해 각 시험용 입력신호를 비교기로 다시 입력시켜 얻어진 반전타이밍을 보정하는 수단을 채용한다.
또한, IC테스터조정장치에 따른 제2 수단으로서, 상기 제1 수단에 있어서 절환수단은, 각 시험용 입력신호마다에 마련된 복수의 테스트용 드라이버의 출력과 각 신호용 패드와의 사이에 각각 삽입된 복수의 개폐스위치와, 테스트용 드라이버의 출력과 릴레이매트릭스회로의 각 입력과의 사이에 각각 삽입된 복수의 개폐스위치로 구성되는 수단을 채용한다.
이하, 도면을 참조하여 본 발명에 따른 IC테스터조정방법 및 장치의 일 실시형태에 대하여 설명하기로 한다. 또한, 이하의 설명에서는 이미 설명한 구성요소에는 동일부호를 붙여 그 설명을 생략하기로 한다.
도 1은 본 실시형태의 IC테스터조정장치의 구성을 나타낸 모식도이다. 이러한 구성의 특징은, 상술한 각 구성요소에 더하여 X-Y로봇(11), 파형관측프로브(12) 및 오실로스코프(13)를 구비하는 점이다. X-Y로봇(11)은 파형관측프로브(12)를 유지하여 측정보드의 표면상을 이동하고, 각 신호용 패드에 파형관측프로브(12)를 택일적으로 접촉접속시키는 것이다. 파형관측프로브(12)는 각 신호용 패드에 공급되는 시험용 입력신호(Sa∼Sn)를 검지하여 오실로스코프(13)에 공급하는 것이다. 오실로스코프(13)는 파형관측프로브(12)에 의해 입력된 각 시험용 입력신호(Sa∼Sn)의 신호파형을 관측하는 것이다.
또한, 이러한 각 구성요소중, X-Y로봇(11), 파형관측프로브(12) 및 오실로스코프(13)는 본 발명에 있어서의 파형관측수단을 구성하는 구성요소이고, 또한 각 개폐스위치(3a, 3b, ……3n), (8a, 8b, ……8n)은 본 발명에 있어서의 절환수단을 구성하는 구성요소이다.
다음, 도 2에 나타낸 흐름도를 참조하여, 본 IC테스터조정장치를 이용한 각 시험용 입력신호(Sa∼Sn)의 타이밍조정방법에 대하여 설명하기로 한다. 또한, 이하의 각 공정에 있어서의 시험용 입력신호(Sa∼Sn)는 실제의 시험대상 IC를 시험하는 경우와 동일한 주파수로 설정되어 있다.
먼저 처음에, 각 개폐스위치(3a, 3b, ……3n)가 열림상태, 그리고 각 개폐스위치(8a, 8b, ……8n)가 닫힘상태로 된다(단계 S1). 이 상태에 있어서, 각 테스트용 드라이버(2a, 2b, ……2n)로부터 출력되는 각 시험용 입력신호(Sa∼Sn)는 릴레이매트릭스회로(9)로 입력되는 상태로 된다. 이러한 상태에 있어서, 릴레이 매트릭스회로(9)를 작동시킴으로써 소정의 순서로 택일적으로 시험용 입력신호(Sa∼Sn)를 선택하여 기준비교기(10)로 입력한다(단계 S2).
그리고, 기준비교기(10)의 출력신호의 반전타이밍(Ta∼Tn)을 검출함으로써 시험용 입력신호(Sa∼Sn)의 타이밍이 규정타이밍(TR)으로 가조정된다(단계 S3). 이 가조정의 단계에서는, 시험용 입력신호(Sa∼Sn)의 타이밍은 각 테스트용 드라이버(2a, 2b, ……2n)의 출력단에 대하여 각각 조정된 상태이다.
이와 같이 하여 모든 시험용 입력신호(Sa∼Sn)에 대하여 가조정이 종료되면(단계 S4), 각 개폐스위치(3a, 3b, ……3n)가 닫힘상태, 그리고 각 개폐스위치(8a, 8b, ……8n)가 열림상태로 된다(단계 S5). 그 결과, 각 테스트용 드라이버(2a, 2b,……2n)로부터 출력되는 각 시험용 입력신호(Sa∼Sn)는 개폐스위치(3a, 3b, ……3n) 및 동축케이블(4a, 4b, ……4n)을 통해 각 신호용 패드로 공급된다.
이러한 상태에 있어서는, X-Y로봇(11)을 작동시킴으로써 파형관측프로브(12)를 각 신호용 패드로 소정의 순서로 순차적으로 접촉시켜, 상기 신호용 패드의 각 시험용 입력신호(Sa∼Sn)를 오실로스코프(13)로 순차적으로 입력하고, 상기 단계 S3의 가조정종료상태에 있어서의 각 시험용 입력신호(Sa∼Sn)의 타이밍(Tpa∼Tpn)을 파형관측하고, 이 각 신호용 패드상에 있어서의 타이밍(Tpa∼Tpn)의 상기 반전타이밍(Ta∼Tn)에 대한 불균형데이터(△Ta∼△Tn)를 각각 취득하고, 이를 저장한다(단계 S6).
이러한 경우, 각 시험용 입력신호(Sa∼Sn)의 타이밍은 상기 반전타이밍(Ta∼Tn)에 대하여 대략적으로 상기 운반시간(Tpd)만큼의 편차를 갖는데, 각각의 개폐스위치(3a, 3b, ……3n) 혹은 동축케이블(4a, 4b, ……4n)의 운반시간의 불균형에 기인하여 각 시험용 입력신호(Sa∼Sn)마다에 다소의 불균형을 갖는다.
계속하여, 상기 단계 S1과 마찬가지로, 각 개폐스위치(3a, 3b, ……3n)를 열림상태, 그리고 각 개폐스위치(8a, 8b, ……8n)를 닫힘상태로 하고(단계 S7), 또한 릴레이매트릭스회로(9)를 작동시킴으로써 택일적으로 시험용 입력신호(Sa∼Sn)를 선택하여 기준비교기(10)로 순차적으로 입력한다(단계 S8). 그리고, 상기 단계 S6에서 취득한 각 신호용 패드상에 있어서의 각 시험용 입력신호(Sa∼Sn)의 불균형데이터(△Ta∼△Tn)를 보정값으로 하여 각 시험용 입력신호(Sa∼Sn)의 타이밍을 재조정(본조정)한다(단계 S9). 이와 같이 하여 모든 시험용 입력신호(Sa∼Sn)에 대하여 본조정이 종료하면(단계 S10), 타이밍조정이 종료한다.
이상 설명한 바와 같이, 본 발명에 따른 IC테스터조정방법 및 장치에 의하면, 각 신호용 패드를 강제접지하지 않고 각 테스트용 드라이버의 출력단으로부터 각 신호용 패드까지의 운반시간을 취득할 수 있으므로, 각 신호용 패드를 강제접지하기 위해 전용치구를 필요로 하지 않고, 각 시험용 입력신호의 정확한 타이밍조정을 행할 수 있다. 따라서, IC테스터의 타이밍조정에 관한 비용을 줄이는 것이 가능해진다.

Claims (3)

  1. 측정보드(1)에 복수형성된 신호용 패드를 통해 임피던스 매칭을 취한 상태에서의 시험대상 IC에 대한 시험용 입력신호(Sa∼Sn)의 입력과 상기 시험용 입력신호(Sa∼Sn)에 대한 시험대상 IC의 출력신호의 취득을 행하여 상기 시험대상 IC를 시험하는 IC테스터에 대하여, 각 신호용 패드에 각각 공급되는 상기 시험용 입력신호(Sa∼Sn)의 타이밍을 규정타이밍(TR)으로 조정하는 방법에 있어서,
    각 신호용 패드에 각각 공급되는 시험용 입력신호(Sa∼Sn)을 택일적으로 선택하여 비교기(10)로 순차적으로 입력하고, 상기 비교기(9)의 출력이 반전하는 반전타이밍(Ta∼Tn)에 각 시험용 입력신호(Sa∼Sn)를 가조정하는 행정A와,
    각 신호용 패드에 공급된 시험용 입력신호(Sa∼Sn)를 파형관측함으로써 상기 파형관측에 의해 얻어진 각 시험용 입력신호(Sa∼Sn)의 타이밍(Tpa∼Tpn)의 상기 반전타이밍(Ta∼Tn)에 대한 불균형데이터(△Ta∼△Tn)를 취득·저장하는 행정B와,
    각 신호용 패드에 각각 공급되는 시험용 입력신호(Sa∼Sn)를 택일적으로 선택하여 비교기(10)로 순차적으로 입력하고, 상기 불균형데이터(△Ta∼△Tn)를 보정값으로 하여 각 시험용 입력신호(Sa∼Sn)를 규정타이밍(TR)으로 본조정하는 행정C를 갖는 것을 특징으로 하는 IC테스터조정방법.
  2. 측정보드(1)에 복수 형성된 신호용 패드를 통해 임피던스매칭을 취한 상태에서의 시험대상 IC에 대한 시험용 입력신호(Sa∼Sn)의 입력과 상기 시험용입력신호(Sa∼Sn)에 대한 시험대상IC의 출력신호의 취득을 행하여 시험대상 IC를 시험하는 IC테스터에 대하여, 각 신호용 패드에 각각 공급되는 상기 시험용 입력신호(Sa∼Sn)의 타이밍을 규정타이밍(TR)으로 조정하는 장치에 있어서,
    상기 각 신호용 패드에 공급된 각 시험용 입력신호(Sa∼Sn)의 타이밍(Tpa∼Tpn)를 각각 파형관측하는 파형관측수단(11∼13)과,
    각 신호용 패드에 각각 공급되는 각 시험용 입력신호(Sa∼Sn)를 택일적으로 선택하여 출력하는 릴레이매트릭스회로(9)와,
    상기 릴레이매트릭스회로(9)의 출력을 소정문턱값과 비교하는 비교기(10)와,
    각 신호용 패드로의 시험용 입력신호(Sa∼Sn)의 공급과 릴레이매트릭스회로(9)에의 시험용 입력신호(Sa∼Sn)의 공급을 절체하는 절환수단(3a∼3n, 8a∼8n)을 구비하며,
    상기 절환수단(3a∼3n, 8a∼8n)에 의해 각 시험용 입력신호(Sb∼Sn)를 릴레이매트릭스회로(8)를 통해 비교기(9)에 순차적으로 입력시켜 얻어진 반전타이밍(Ta∼Tn)으로 각 시험용 입력신호(Sa∼Sn)를 가조정하고, 파형관측수단(11∼13)의 관측파형에 의해 취득·저장된 각 시험용 입력신호(Sa∼Sn)의 타이밍(Tpa∼Tpn)의 상기 반전타이밍(Ta∼Tn)에 대한 불균형데이터(△Ta∼△Tn)를 보정값으로 하여 각 시험용 입력신호(Sa∼Sn)를 비교기(10)로 다시 입력시켰을 때의 반전타이밍(Ta∼Tn)을 보정함으로써 각 시험용 입력신호(Sa∼Sn)를 규정타이밍(TR)으로 조정하는 것을 특징으로 하는 IC테스터 조정장치.
  3. 제2항에 있어서, 절환수단(3a∼3n, 8a∼8n)은, 각 시험용 입력신호(Sb∼Sn)마다에 마련된 복수의 테스트용 드라이버(2a, 2b, ……2n)의 출력과 각 신호용 패드와의 사이에 각각 삽입된 복수의 개폐스위치(3a∼3n)와, 상기 테스트용 드라이버(2a, 2b, ……2n)의 출력과 릴레이매트릭스회로(9)의 입력과의 사이에 각각 삽입된 복수의 개폐스위치(8a∼8n)으로 구성되는 것을 특징으로 하는 IC테스터조정장치.
KR1020010061362A 2000-12-08 2001-10-05 집적회로 테스터 조정방법 및 장치 KR20020045508A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000374612A JP2002174666A (ja) 2000-12-08 2000-12-08 Icテスタ調整方法及び装置
JPJP-P-2000-00374612 2000-12-08

Publications (1)

Publication Number Publication Date
KR20020045508A true KR20020045508A (ko) 2002-06-19

Family

ID=18843766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010061362A KR20020045508A (ko) 2000-12-08 2001-10-05 집적회로 테스터 조정방법 및 장치

Country Status (2)

Country Link
JP (1) JP2002174666A (ko)
KR (1) KR20020045508A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020230478A1 (ja) * 2019-05-13 2020-11-19 ソニー株式会社 測定装置、測定システム、および、測定方法

Also Published As

Publication number Publication date
JP2002174666A (ja) 2002-06-21

Similar Documents

Publication Publication Date Title
KR100861602B1 (ko) 집적 회로 웨이퍼 테스터의 타이밍을 보정하기 위한 시스템
US6275962B1 (en) Remote test module for automatic test equipment
US6051979A (en) System and method for detecting shorts, opens and connected pins on a printed circuit board using automatic test equipment
US6784684B2 (en) Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals
US6417682B1 (en) Semiconductor device testing apparatus and its calibration method
JP4689125B2 (ja) 自動試験装置における改良試験及び較正回路及び方法
KR20010079990A (ko) Ic 시험장치의 타이밍 교정방법 및 그 교정방법을이용한 교정기능을 갖는 ic 시험장치
EP1440328B1 (en) Method and apparatus for calibration and validation of high performance dut power supplies
US7281181B2 (en) Systems, methods and computer programs for calibrating an automated circuit test system
US6492797B1 (en) Socket calibration method and apparatus
KR100711077B1 (ko) 전송경로손실보상을 갖는 구동기
JP2000314764A (ja) Ic試験装置のタイミング校正方法及びこの校正方法に用いるショートデバイス
JP2000199781A (ja) 半導体デバイス試験装置及びそのキャリブレ―ション方法
KR20020045508A (ko) 집적회로 테스터 조정방법 및 장치
US20100018286A1 (en) Calibration apparatus, contact judging method and semiconductor testing apparatus
JPH11190760A (ja) 半導体試験装置
KR20020042443A (ko) Ic 테스터 조정 방법 및 장치
JP2816705B2 (ja) Ic試験装置
US6411115B2 (en) Apparatus for testing a semiconductor and process for the same
US20030016041A1 (en) Method and apparatus for testing semiconductor integrated circuit, and semiconductor integrated circuit manufactured thereby
JP2000266820A (ja) 半導体試験装置
KR20020045507A (ko) 집적회로 테스터 조정방법 및 장치
JPH06281704A (ja) タイミング校正装置
JP2002122634A (ja) 半導体試験装置のタイミング確認方法及びタイミング補正方法及び補正装置
KR20060136319A (ko) 자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및컴퓨터 프로그램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application