JP2002174666A - Icテスタ調整方法及び装置 - Google Patents
Icテスタ調整方法及び装置Info
- Publication number
- JP2002174666A JP2002174666A JP2000374612A JP2000374612A JP2002174666A JP 2002174666 A JP2002174666 A JP 2002174666A JP 2000374612 A JP2000374612 A JP 2000374612A JP 2000374612 A JP2000374612 A JP 2000374612A JP 2002174666 A JP2002174666 A JP 2002174666A
- Authority
- JP
- Japan
- Prior art keywords
- test input
- signal
- test
- timing
- input signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 各信号用パッドを強制接地するために専用治
具を必要とすることなく各試験用入力信号の正確なタイ
ミング調整を行う。 【解決手段】 各信号用パッドに各々供給される試験用
入力信号を択一的に選択してコンパレータに順次入力
し、該コンパレータの出力が反転する反転タイミングに
各試験用入力信号を仮調整する行程Aと、各信号用パッ
ドに供給された試験用入力信号を波形観測することによ
り、該波形観測によって得られた各試験用入力信号のタ
イミングの反転タイミングに対するばらつきデータを取
得・保存する行程Bと、各信号用パッドに各々供給され
る試験用入力信号を択一的に選択してコンパレータに順
次入力し、上記ばらつきデータを補正値として各試験用
入力信号を規定タイミングに本調整する行程Cとを有す
る
具を必要とすることなく各試験用入力信号の正確なタイ
ミング調整を行う。 【解決手段】 各信号用パッドに各々供給される試験用
入力信号を択一的に選択してコンパレータに順次入力
し、該コンパレータの出力が反転する反転タイミングに
各試験用入力信号を仮調整する行程Aと、各信号用パッ
ドに供給された試験用入力信号を波形観測することによ
り、該波形観測によって得られた各試験用入力信号のタ
イミングの反転タイミングに対するばらつきデータを取
得・保存する行程Bと、各信号用パッドに各々供給され
る試験用入力信号を択一的に選択してコンパレータに順
次入力し、上記ばらつきデータを補正値として各試験用
入力信号を規定タイミングに本調整する行程Cとを有す
る
Description
【0001】
【発明の属する技術分野】本発明は、試験用入力信号を
ICに入力することにより各種動作試験を行うICテス
タに対して、試験用入力信号のタイミング調整を行うI
Cテスタ調整方法及び装置に関する。
ICに入力することにより各種動作試験を行うICテス
タに対して、試験用入力信号のタイミング調整を行うI
Cテスタ調整方法及び装置に関する。
【0002】
【従来の技術】周知のように、ICテスタは各種ICの
動作特性を試験する装置であり、試験用入力信号に対す
る出力信号を評価することにより、ICの動作が正常で
あるか否かを試験するものである。このようなICテス
タは、試験用入力信号相互のタイミング関係を定期的に
あるいは任意に調整することが行われており、この調整
に専用の調整装置、すなわちICテスタ調整装置が用い
られている。ICテスタ調整装置を用いた試験用入力信
号相互のタイミング関係の調整(タイミング調整)は、
近年のICの高速化に伴って極めて重要になっており、
より正確にICの動作特性を試験する必要から調整回数
も増えている。
動作特性を試験する装置であり、試験用入力信号に対す
る出力信号を評価することにより、ICの動作が正常で
あるか否かを試験するものである。このようなICテス
タは、試験用入力信号相互のタイミング関係を定期的に
あるいは任意に調整することが行われており、この調整
に専用の調整装置、すなわちICテスタ調整装置が用い
られている。ICテスタ調整装置を用いた試験用入力信
号相互のタイミング関係の調整(タイミング調整)は、
近年のICの高速化に伴って極めて重要になっており、
より正確にICの動作特性を試験する必要から調整回数
も増えている。
【0003】図3は、従来のICテスタ調整装置の一例
を示す模式図である。この図において、符号1は測定ボ
ード、2a,2b,……2nはテスト用ドライバ、3
a,3b,……3n,8a,8b,……8nは開閉スイ
ッチ、4a,4b,……4n,5a,5b,……5nは
同軸ケーブル、6a,6b,……6nは終端抵抗、7
a,7b,……7nはテスト用コンパレータ、9はリレ
ーマトリクス回路、10は基準コンパレータ、Hはテス
トヘッド、またSa〜Snは試験用入力信号である。
を示す模式図である。この図において、符号1は測定ボ
ード、2a,2b,……2nはテスト用ドライバ、3
a,3b,……3n,8a,8b,……8nは開閉スイ
ッチ、4a,4b,……4n,5a,5b,……5nは
同軸ケーブル、6a,6b,……6nは終端抵抗、7
a,7b,……7nはテスト用コンパレータ、9はリレ
ーマトリクス回路、10は基準コンパレータ、Hはテス
トヘッド、またSa〜Snは試験用入力信号である。
【0004】測定ボード1の表面には試験対象ICに接
触接続される信号用パッドが表面に多数形成されてお
り、この各信号用パッドには、試験対象ICに入力する
試験用入力信号Sa〜Snが互いに直列接続されたテスト
用ドライバ2a,2b,……2n、閉状態とされた開閉
スイッチ3a,3b,……3n及び同軸ケーブル4a,
4b,……4nを介してICテスタ本体(図示略)から
各々供給される。そして、上記試験用入力信号Sa〜Sn
に対して試験対象ICから出力された信号は、上記同軸
ケーブル4a,4b,……4nと同一長さかつ同一電気
特性の同軸ケーブル5a,5b,……5nを介して各テ
スト用コンパレータ7b,……7nに入力され、ICテ
スタ本体にて評価されるようになっている。
触接続される信号用パッドが表面に多数形成されてお
り、この各信号用パッドには、試験対象ICに入力する
試験用入力信号Sa〜Snが互いに直列接続されたテスト
用ドライバ2a,2b,……2n、閉状態とされた開閉
スイッチ3a,3b,……3n及び同軸ケーブル4a,
4b,……4nを介してICテスタ本体(図示略)から
各々供給される。そして、上記試験用入力信号Sa〜Sn
に対して試験対象ICから出力された信号は、上記同軸
ケーブル4a,4b,……4nと同一長さかつ同一電気
特性の同軸ケーブル5a,5b,……5nを介して各テ
スト用コンパレータ7b,……7nに入力され、ICテ
スタ本体にて評価されるようになっている。
【0005】なお、各テスト用コンパレータ7b,……
7nの入力端に設けられている終端抵抗6a,6b,…
…6nは、同軸ケーブル4a,4b,……4n,5a,
5b,……5nの特性インピーダンスに相当する抵抗値
を有するものであり、各信号用パッド上における試験用
入力信号Sa〜Snの歪みを最小限に抑えるため、すなわ
ちインピーダンス・マッチングを確保するために介挿さ
れている。このようなインピーダンス・マッチングは、
高速動作する試験対象ICを試験するための配慮であ
る。
7nの入力端に設けられている終端抵抗6a,6b,…
…6nは、同軸ケーブル4a,4b,……4n,5a,
5b,……5nの特性インピーダンスに相当する抵抗値
を有するものであり、各信号用パッド上における試験用
入力信号Sa〜Snの歪みを最小限に抑えるため、すなわ
ちインピーダンス・マッチングを確保するために介挿さ
れている。このようなインピーダンス・マッチングは、
高速動作する試験対象ICを試験するための配慮であ
る。
【0006】このようなICテスタ調整装置において各
試験用入力信号Sa〜Snのタイミング調整を行う場合に
は、各開閉スイッチ3a,3b,……3nが開状態とさ
れると共に各開閉スイッチ8a,8b,……8nが閉状
態とされて、各試験用入力信号Sa〜Snをリレーマトリ
クス回路9に入力させる。そして、このリレーマトリク
ス回路9によって各試験用入力信号Sa〜Snを択一的に
選択して基準コンパレータ10に入力し、該基準コンパ
レータ10の出力信号の反転タイミングTa〜Tnが検出
される。
試験用入力信号Sa〜Snのタイミング調整を行う場合に
は、各開閉スイッチ3a,3b,……3nが開状態とさ
れると共に各開閉スイッチ8a,8b,……8nが閉状
態とされて、各試験用入力信号Sa〜Snをリレーマトリ
クス回路9に入力させる。そして、このリレーマトリク
ス回路9によって各試験用入力信号Sa〜Snを択一的に
選択して基準コンパレータ10に入力し、該基準コンパ
レータ10の出力信号の反転タイミングTa〜Tnが検出
される。
【0007】ここで、上記反転タイミングTa〜Tnは、
各テスト用ドライバ2a,2b,……2nの出力端にお
ける各試験用入力信号Sa〜Snのタイミングを示すもの
であり、測定ボード1上の各信号用パッドに供給される
試験用入力信号Sa〜Snのタイミングに対して、試験用
入力信号Sa〜Snが各テスト用ドライバ2a,2b,…
…2nの出力端から各信号用パッドまで伝搬する伝搬時
間Tpd(主に同軸ケーブル4a,4b,……4nの伝搬
時間)の分だけ誤差を含むものである。
各テスト用ドライバ2a,2b,……2nの出力端にお
ける各試験用入力信号Sa〜Snのタイミングを示すもの
であり、測定ボード1上の各信号用パッドに供給される
試験用入力信号Sa〜Snのタイミングに対して、試験用
入力信号Sa〜Snが各テスト用ドライバ2a,2b,…
…2nの出力端から各信号用パッドまで伝搬する伝搬時
間Tpd(主に同軸ケーブル4a,4b,……4nの伝搬
時間)の分だけ誤差を含むものである。
【0008】この誤差を補正するために従来では、専用
治具を用いて各信号用パッドを強制的に接地することに
より、上記終端抵抗6a,6b,……6nによってイン
ピーダンス・マッチングが取れた状態を崩す(すなわ
ち、ミスマッチング状態とする)。そして、このミスマ
ッチング状態において、各開閉スイッチ3a,3b,…
…3n及び各開閉スイッチ8a,8b,……8nをどち
らも閉状態として各試験用入力信号Sa〜Snを択一的に
基準コンパレータ10に入力させ、このときの基準コン
パレータ10の反転タイミングから各試験用入力信号S
a〜Snが同軸ケーブル4a,4b,……4nを往復する
伝搬時間を計測して、この伝搬時間の1/2すなわち上
記伝搬時間Tpdを算出する。そして、このようにして得
られた伝搬時間Tpdをを上記反転タイミングTa〜Tnに
加味したものが、各信号用パッド上における試験用入力
信号Sa〜Snのタイミングとして算出され、このタイミ
ングが規定タイミングTRとなるように試験用入力信号
Sa〜Snが調節される。
治具を用いて各信号用パッドを強制的に接地することに
より、上記終端抵抗6a,6b,……6nによってイン
ピーダンス・マッチングが取れた状態を崩す(すなわ
ち、ミスマッチング状態とする)。そして、このミスマ
ッチング状態において、各開閉スイッチ3a,3b,…
…3n及び各開閉スイッチ8a,8b,……8nをどち
らも閉状態として各試験用入力信号Sa〜Snを択一的に
基準コンパレータ10に入力させ、このときの基準コン
パレータ10の反転タイミングから各試験用入力信号S
a〜Snが同軸ケーブル4a,4b,……4nを往復する
伝搬時間を計測して、この伝搬時間の1/2すなわち上
記伝搬時間Tpdを算出する。そして、このようにして得
られた伝搬時間Tpdをを上記反転タイミングTa〜Tnに
加味したものが、各信号用パッド上における試験用入力
信号Sa〜Snのタイミングとして算出され、このタイミ
ングが規定タイミングTRとなるように試験用入力信号
Sa〜Snが調節される。
【0009】なお、上記ミスマッチング状態において、
各試験用入力信号Sa〜Snを例えばある時刻でローレベ
ルからハイレベルに立ち上がるステップ波とした場合、
コンパレータ10の出力信号は、各テスト用ドライバ2
a,2b,……2nの出力端と各信号用パッドとの間を
往復する伝搬時間(2Tpd)後に立ち下がる信号とな
る。すなわち、当該立ち下がり時刻と上記立ち上がり時
刻との時間幅は伝搬時間Tpdの2倍となるので、伝搬時
間Tpdを容易に算出することができる。
各試験用入力信号Sa〜Snを例えばある時刻でローレベ
ルからハイレベルに立ち上がるステップ波とした場合、
コンパレータ10の出力信号は、各テスト用ドライバ2
a,2b,……2nの出力端と各信号用パッドとの間を
往復する伝搬時間(2Tpd)後に立ち下がる信号とな
る。すなわち、当該立ち下がり時刻と上記立ち上がり時
刻との時間幅は伝搬時間Tpdの2倍となるので、伝搬時
間Tpdを容易に算出することができる。
【0010】
【発明が解決しようとする課題】しかしながら、このよ
うな従来技術では、各信号用パッドを強制接地するため
に専用治具を必要とする。この専用治具は、信号用パッ
ドの配置が異なる試験対象ICの品種毎に用意しなけれ
ばならないため、コストが掛かる。
うな従来技術では、各信号用パッドを強制接地するため
に専用治具を必要とする。この専用治具は、信号用パッ
ドの配置が異なる試験対象ICの品種毎に用意しなけれ
ばならないため、コストが掛かる。
【0011】本発明は、上述する問題点に鑑みてなされ
たもので、各信号用パッドを強制接地するために専用治
具を必要とすることなく、各試験用入力信号の正確なタ
イミング調整を行うことを目的とするものである。
たもので、各信号用パッドを強制接地するために専用治
具を必要とすることなく、各試験用入力信号の正確なタ
イミング調整を行うことを目的とするものである。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、ICテスタ調整方法に係わる第1の手
段として、測定ボードに複数形成された信号用パッドを
介して、インピーダンス・マッチングを取った状態での
試験対象ICに対する試験用入力信号の入力と該試験用
入力信号に対する試験対象ICの出力信号の取得とを行
って前記試験対象ICを試験するICテスタについて、
各信号用パッドに各々供給される前記試験用入力信号の
タイミングを規定タイミングに調整する方法であって、
各信号用パッドに各々供給される試験用入力信号を択一
的に選択してコンパレータに順次入力し、該コンパレー
タの出力が反転する反転タイミングに各試験用入力信号
を仮調整する行程Aと、各信号用パッドに供給された試
験用入力信号を波形観測することにより、該波形観測に
よって得られた各試験用入力信号のタイミングの反転タ
イミングに対するばらつきデータを取得・保存する行程
Bと、各信号用パッドに各々供給される試験用入力信号
を択一的に選択してコンパレータに順次入力し、上記ば
らつきデータを補正値として各試験用入力信号を規定タ
イミングに本調整する行程Cとを有する手段を採用す
る。
に、本発明では、ICテスタ調整方法に係わる第1の手
段として、測定ボードに複数形成された信号用パッドを
介して、インピーダンス・マッチングを取った状態での
試験対象ICに対する試験用入力信号の入力と該試験用
入力信号に対する試験対象ICの出力信号の取得とを行
って前記試験対象ICを試験するICテスタについて、
各信号用パッドに各々供給される前記試験用入力信号の
タイミングを規定タイミングに調整する方法であって、
各信号用パッドに各々供給される試験用入力信号を択一
的に選択してコンパレータに順次入力し、該コンパレー
タの出力が反転する反転タイミングに各試験用入力信号
を仮調整する行程Aと、各信号用パッドに供給された試
験用入力信号を波形観測することにより、該波形観測に
よって得られた各試験用入力信号のタイミングの反転タ
イミングに対するばらつきデータを取得・保存する行程
Bと、各信号用パッドに各々供給される試験用入力信号
を択一的に選択してコンパレータに順次入力し、上記ば
らつきデータを補正値として各試験用入力信号を規定タ
イミングに本調整する行程Cとを有する手段を採用す
る。
【0013】一方、本発明では、ICテスタ調整装置に
係わる第1の手段として、測定ボードに複数形成された
信号用パッドを介して、インピーダンス・マッチングを
取った状態での試験対象ICに対する試験用入力信号の
入力と該試験用入力信号に対する試験対象ICの出力信
号の取得とを行って試験対象ICを試験するICテスタ
について、各信号用パッドに各々供給される前記試験用
入力信号のタイミングを規定タイミングに調整する装置
であって、前記各信号用パッドに供給された各試験用入
力信号のタイミングをそれぞれ波形観測する波形観測手
段と、各信号用パッドに各々供給される各試験用入力信
号を択一的に選択して出力するリレーマトリクス回路
と、該リレーマトリクス回路の出力を所定しきい値と比
較するコンパレータと、各信号用パッドへの試験用入力
信号の供給とリレーマトリクス回路への試験用入力信号
の供給とを切り替える切換手段とを備え、該切換手段に
よって各試験用入力信号をリレーマトリクス回路を介し
てコンパレータに順次入力させて得られた反転タイミン
グに各試験用入力信号を仮調整し、波形観測手段の観測
波形によって取得・保存された各試験用入力信号のタイ
ミングの前記反転タイミングに対するばらつきデータに
よって、各試験用入力信号をコンパレータに再度入力さ
せて得られた反転タイミングを補正するという手段を採
用する。
係わる第1の手段として、測定ボードに複数形成された
信号用パッドを介して、インピーダンス・マッチングを
取った状態での試験対象ICに対する試験用入力信号の
入力と該試験用入力信号に対する試験対象ICの出力信
号の取得とを行って試験対象ICを試験するICテスタ
について、各信号用パッドに各々供給される前記試験用
入力信号のタイミングを規定タイミングに調整する装置
であって、前記各信号用パッドに供給された各試験用入
力信号のタイミングをそれぞれ波形観測する波形観測手
段と、各信号用パッドに各々供給される各試験用入力信
号を択一的に選択して出力するリレーマトリクス回路
と、該リレーマトリクス回路の出力を所定しきい値と比
較するコンパレータと、各信号用パッドへの試験用入力
信号の供給とリレーマトリクス回路への試験用入力信号
の供給とを切り替える切換手段とを備え、該切換手段に
よって各試験用入力信号をリレーマトリクス回路を介し
てコンパレータに順次入力させて得られた反転タイミン
グに各試験用入力信号を仮調整し、波形観測手段の観測
波形によって取得・保存された各試験用入力信号のタイ
ミングの前記反転タイミングに対するばらつきデータに
よって、各試験用入力信号をコンパレータに再度入力さ
せて得られた反転タイミングを補正するという手段を採
用する。
【0014】また、ICテスタ調整装置に係わる第2の
手段として、上記第1の手段において、切換手段は、各
試験用入力信号毎に設けられた複数のテスト用ドライバ
の出力と各信号用パッドとの間にそれぞれ介挿された複
数の開閉スイッチと、テスト用ドライバの出力とリレー
マトリクス回路の各入力との間にそれぞれ介挿された複
数の開閉スイッチとから構成されるという手段を採用す
る。
手段として、上記第1の手段において、切換手段は、各
試験用入力信号毎に設けられた複数のテスト用ドライバ
の出力と各信号用パッドとの間にそれぞれ介挿された複
数の開閉スイッチと、テスト用ドライバの出力とリレー
マトリクス回路の各入力との間にそれぞれ介挿された複
数の開閉スイッチとから構成されるという手段を採用す
る。
【0015】
【発明の実施の形態】以下、図面を参照して、本発明に
係わるICテスタ調整方法及び装置の一実施形態につい
て説明する。なお、以下の説明では、既に説明した構成
要素には、同一符号を付しその説明を省略する。
係わるICテスタ調整方法及び装置の一実施形態につい
て説明する。なお、以下の説明では、既に説明した構成
要素には、同一符号を付しその説明を省略する。
【0016】図1は、本実施形態のICテスタ調整装置
の構成を示す模式図である。この構成の特徴は、上述し
た各構成要素に加えて、X−Yロボット11、波形観測
プローブ12及びオシロスコープ13を備える点であ
る。X−Yロボット11は、波形観測プローブ12を保
持して測定ボードの表面上を移動し、各信号用パッドに
波形観測プローブ12を択一的に接触接続させるもので
ある。波形観測プローブ12は、各信号用パッドに供給
される試験用入力信号Sa〜Snを検知してオシロスコー
プ13に供給するものである。オシロスコープ13は、
波形観測プローブ12によって入力された各試験用入力
信号Sa〜Snの信号波形を観測するものである。
の構成を示す模式図である。この構成の特徴は、上述し
た各構成要素に加えて、X−Yロボット11、波形観測
プローブ12及びオシロスコープ13を備える点であ
る。X−Yロボット11は、波形観測プローブ12を保
持して測定ボードの表面上を移動し、各信号用パッドに
波形観測プローブ12を択一的に接触接続させるもので
ある。波形観測プローブ12は、各信号用パッドに供給
される試験用入力信号Sa〜Snを検知してオシロスコー
プ13に供給するものである。オシロスコープ13は、
波形観測プローブ12によって入力された各試験用入力
信号Sa〜Snの信号波形を観測するものである。
【0017】なお、このような各構成要素のうち、X−
Yロボット11、波形観測プローブ12及びオシロスコ
ープ13は、本発明における波形観測手段を構成する構
成要素であり、また各開閉スイッチ3a,3b,……3
n,8a,8b,……8nは、本発明における切換手段
を構成する構成要素である。
Yロボット11、波形観測プローブ12及びオシロスコ
ープ13は、本発明における波形観測手段を構成する構
成要素であり、また各開閉スイッチ3a,3b,……3
n,8a,8b,……8nは、本発明における切換手段
を構成する構成要素である。
【0018】次に、図2に示すフローチャートを参照
し、本ICテスタ調整装置を用いた各試験用入力信号S
a〜Snのタイミング調整方法について説明する。なお、
以下の各工程における試験用入力信号(Sa〜Sn)は、
実際の試験対象ICを試験する場合と同一の周波数に設
定されている。
し、本ICテスタ調整装置を用いた各試験用入力信号S
a〜Snのタイミング調整方法について説明する。なお、
以下の各工程における試験用入力信号(Sa〜Sn)は、
実際の試験対象ICを試験する場合と同一の周波数に設
定されている。
【0019】まず最初に、各開閉スイッチ3a,3b,
……3nが開状態、また各開閉スイッチ8a,8b,…
…8nが閉状態とされる(ステップS1)。この状態に
おいて、各テスト用ドライバ2a,2b,……2nから
出力される各試験用入力信号Sa〜Snは、リレーマトリ
クス回路9に入力される状態となる。この状態におい
て、リレーマトリクス回路9を作動させることにより所
定の順番で択一的に試験用入力信号Sa〜Snを選択して
基準コンパレータ10に入力する(ステップS2)。
……3nが開状態、また各開閉スイッチ8a,8b,…
…8nが閉状態とされる(ステップS1)。この状態に
おいて、各テスト用ドライバ2a,2b,……2nから
出力される各試験用入力信号Sa〜Snは、リレーマトリ
クス回路9に入力される状態となる。この状態におい
て、リレーマトリクス回路9を作動させることにより所
定の順番で択一的に試験用入力信号Sa〜Snを選択して
基準コンパレータ10に入力する(ステップS2)。
【0020】そして、基準コンパレータ10の出力信号
の反転タイミングTa〜Tnを検出することにより、試験
用入力信号Sa〜Snのタイミングが規定タイミングTR
に仮調整される(ステップS3)。この仮調整の段階で
は、試験用入力信号Sa〜Snのタイミングは、各テスト
用ドライバ2a,2b,……2nの出力端に対してそれ
ぞれ調整された状態である。
の反転タイミングTa〜Tnを検出することにより、試験
用入力信号Sa〜Snのタイミングが規定タイミングTR
に仮調整される(ステップS3)。この仮調整の段階で
は、試験用入力信号Sa〜Snのタイミングは、各テスト
用ドライバ2a,2b,……2nの出力端に対してそれ
ぞれ調整された状態である。
【0021】このようにして全ての試験用入力信号Sa
〜Snについて仮調整が終了すると(ステップS4)、各
開閉スイッチ3a,3b,……3nが閉状態、また各開
閉スイッチ8a,8b,……8nが開状態とされる(ス
テップS5)。この結果、各テスト用ドライバ2a,2
b,……2nから出力される各試験用入力信号Sa〜Sn
は、開閉スイッチ3a,3b,……3n及び同軸ケーブ
ル4a,4b,……4nを介して各信号用パッドに供給
される。
〜Snについて仮調整が終了すると(ステップS4)、各
開閉スイッチ3a,3b,……3nが閉状態、また各開
閉スイッチ8a,8b,……8nが開状態とされる(ス
テップS5)。この結果、各テスト用ドライバ2a,2
b,……2nから出力される各試験用入力信号Sa〜Sn
は、開閉スイッチ3a,3b,……3n及び同軸ケーブ
ル4a,4b,……4nを介して各信号用パッドに供給
される。
【0022】この状態においては、X−Yロボット11
を作動させることにより波形観測プローブ12を各信号
用パッドに所定の順番で順次接触させて、該信号用パッ
ドの各試験用入力信号Sa〜Snをオシロスコープ13に
順次入力し、上記ステップS3の仮調整終了状態におけ
る各試験用入力信号Sa〜SnのタイミングTpa〜Tpnを
波形観測し、この各信号用パッド上におけるタイミング
Tpa〜Tpnの上記反転タイミングTa〜Tnに対するばら
つきデータ△Ta〜△Tnをそれぞれ取得し、これを保存
する(ステップS6)。
を作動させることにより波形観測プローブ12を各信号
用パッドに所定の順番で順次接触させて、該信号用パッ
ドの各試験用入力信号Sa〜Snをオシロスコープ13に
順次入力し、上記ステップS3の仮調整終了状態におけ
る各試験用入力信号Sa〜SnのタイミングTpa〜Tpnを
波形観測し、この各信号用パッド上におけるタイミング
Tpa〜Tpnの上記反転タイミングTa〜Tnに対するばら
つきデータ△Ta〜△Tnをそれぞれ取得し、これを保存
する(ステップS6)。
【0023】この場合、各試験用入力信号Sa〜Snのタ
イミングは、上記反転タイミングTa〜Tnに対して概略
して上記伝搬時間Tpdの分だけの偏差を持つが、個々の
開閉スイッチ3a,3b,……3nあるいは同軸ケーブ
ル4a,4b,……4nの伝搬時間のばらつきに起因し
て、各試験用入力信号Sa〜Sn毎に多少のばらつきを持
つ。
イミングは、上記反転タイミングTa〜Tnに対して概略
して上記伝搬時間Tpdの分だけの偏差を持つが、個々の
開閉スイッチ3a,3b,……3nあるいは同軸ケーブ
ル4a,4b,……4nの伝搬時間のばらつきに起因し
て、各試験用入力信号Sa〜Sn毎に多少のばらつきを持
つ。
【0024】続いて、上記ステップS1と同様に、各開
閉スイッチ3a,3b,……3nを開状態、また各開閉
スイッチ8a,8b,……8nを閉状態とし(ステップ
S7)、さらにリレーマトリクス回路9を作動させるこ
とにより択一的に試験用入力信号Sa〜Snを選択して基
準コンパレータ10に順次入力する(ステップS8)。
そして、上記ステップS6で取得した各信号用パッド上
における各試験用入力信号Sa〜Snのばらつきデータ△
Ta〜△Tnを補正値として各試験用入力信号Sa〜Snの
タイミングを再調整(本調整)する(ステップS9)。
このようにして全ての試験用入力信号Sa〜Snについて
本調整が終了すると(ステップS10)、タイミング調整
が終了する。
閉スイッチ3a,3b,……3nを開状態、また各開閉
スイッチ8a,8b,……8nを閉状態とし(ステップ
S7)、さらにリレーマトリクス回路9を作動させるこ
とにより択一的に試験用入力信号Sa〜Snを選択して基
準コンパレータ10に順次入力する(ステップS8)。
そして、上記ステップS6で取得した各信号用パッド上
における各試験用入力信号Sa〜Snのばらつきデータ△
Ta〜△Tnを補正値として各試験用入力信号Sa〜Snの
タイミングを再調整(本調整)する(ステップS9)。
このようにして全ての試験用入力信号Sa〜Snについて
本調整が終了すると(ステップS10)、タイミング調整
が終了する。
【0025】
【発明の効果】以上説明したように、本発明に係わるI
Cテスタ調整方法及び装置によれば、各信号用パッドを
強制接地することなく、各テスト用ドライバの出力端か
ら各信号用パッド迄の伝搬時間を取得することができる
ので、各信号用パッドを強制接地するために専用治具を
必要とすることなく、各試験用入力信号の正確なタイミ
ング調整を行うことができる。したがって、ICテスタ
のタイミング調整に関するコストを低減することが可能
となる。
Cテスタ調整方法及び装置によれば、各信号用パッドを
強制接地することなく、各テスト用ドライバの出力端か
ら各信号用パッド迄の伝搬時間を取得することができる
ので、各信号用パッドを強制接地するために専用治具を
必要とすることなく、各試験用入力信号の正確なタイミ
ング調整を行うことができる。したがって、ICテスタ
のタイミング調整に関するコストを低減することが可能
となる。
【図1】 本発明の一実施形態のICテスタ調整装置の
構成を示す模式図である。
構成を示す模式図である。
【図2】 本発明の一実施形態のICテスタ調整装置を
用いたタイミング調整手順を示すフローチャートであ
る。
用いたタイミング調整手順を示すフローチャートであ
る。
【図3】 ICテスタにおける従来のICテスタ調整装
置の一例を示す模式図である。
置の一例を示す模式図である。
1:測定ボード 2a,2b,……2n:テスト用ドライバ 3a,3b,……3n,8a,8b,……8n:開閉ス
イッチ(切換手段) 4a,4b,……4n,5a,5b,……5n:同軸ケ
ーブル 6a,6b,……6n:終端抵抗 7a,7b,……7n:テスト用コンパレータ 9:リレーマトリクス回路 10:基準コンパレータ(コンパレータ) 11:X−Yロボット(波形観測手段) 12:波形観測プローブ(波形観測手段) 13:オシロスコープ(波形観測手段)
イッチ(切換手段) 4a,4b,……4n,5a,5b,……5n:同軸ケ
ーブル 6a,6b,……6n:終端抵抗 7a,7b,……7n:テスト用コンパレータ 9:リレーマトリクス回路 10:基準コンパレータ(コンパレータ) 11:X−Yロボット(波形観測手段) 12:波形観測プローブ(波形観測手段) 13:オシロスコープ(波形観測手段)
Claims (3)
- 【請求項1】 測定ボード(1)に複数形成された信号
用パッドを介して、インピーダンス・マッチングを取っ
た状態での試験対象ICに対する試験用入力信号(Sa
〜Sn)の入力と該試験用入力信号(Sa〜Sn)に対す
る試験対象ICの出力信号の取得とを行って前記試験対
象ICを試験するICテスタについて、各信号用パッド
に各々供給される前記試験用入力信号(Sa〜Sn)のタ
イミングを規定タイミング(TR)に調整する方法であ
って、 各信号用パッドに各々供給される試験用入力信号(Sa
〜Sn)を択一的に選択してコンパレータ(10)に順
次入力し、該コンパレータ(9)の出力が反転する反転
タイミング(Ta〜Tn)に各試験用入力信号(Sa〜S
n)を仮調整する行程Aと、 各信号用パッドに供給された試験用入力信号(Sa〜S
n)を波形観測することにより、該波形観測によって得
られた各試験用入力信号(Sa〜Sn)のタイミング(T
pa〜Tpn)の前記反転タイミング(Ta〜Tn)に対する
ばらつきデータ(△Ta〜△Tn)を取得・保存する行程
Bと、 各信号用パッドに各々供給される試験用入力信号(Sa
〜Sn)を択一的に選択してコンパレータ(10)に順
次入力し、前記ばらつきデータ(△Ta〜△Tn)を補正
値として各試験用入力信号(Sa〜Sn)を規定タイミン
グ(TR)に本調整する行程Cと、 を有することを特徴とするICテスタ調整方法。 - 【請求項2】 測定ボード(1)に複数形成された信号
用パッドを介して、インピーダンス・マッチングを取っ
た状態での試験対象ICに対する試験用入力信号(Sa
〜Sn)の入力と該試験用入力信号(Sa〜Sn)に対す
る試験対象ICの出力信号の取得とを行って試験対象I
Cを試験するICテスタについて、各信号用パッドに各
々供給される前記試験用入力信号(Sa〜Sn)のタイミ
ングを規定タイミング(TR)に調整する装置であっ
て、 前記各信号用パッドに供給された各試験用入力信号(S
a〜Sn)のタイミング(Tpa〜Tpn)をそれぞれ波形観
測する波形観測手段(11〜13)と、 各信号用パッドに各々供給される各試験用入力信号(S
a〜Sn)を択一的に選択して出力するリレーマトリクス
回路(9)と、 該リレーマトリクス回路(9)の出力を所定しきい値と
比較するコンパレータ(10)と、 各信号用パッドへの試験用入力信号(Sa〜Sn)の供給
とリレーマトリクス回路(9)への試験用入力信号(S
a〜Sn)の供給とを切り替える切換手段(3a〜3n,
8a〜8n)とを備え、 該切換手段(3a〜3n,8a〜8n)によって各試験用
入力信号(Sb〜Sn)をリレーマトリクス回路(8)を
介してコンパレータ(9)に順次入力させて得られた反
転タイミング(Ta〜Tn)に各試験用入力信号(Sa〜
Sn)を仮調整し、波形観測手段(11〜13)の観測
波形によって取得・保存された各試験用入力信号(Sa
〜Sn)のタイミング(Tpa〜Tpn)の前記反転タイミ
ング(Ta〜Tn)に対するばらつきデータ(△Ta〜△
Tn)を補正値として各試験用入力信号(Sa〜Sn)を
コンパレータ(10)に再度入力させた際の反転タイミ
ング(Ta〜Tn)を補正することにより、各試験用入力
信号(Sa〜Sn)を規定タイミング(TR)に調整す
る、ことを特徴とするICテスタ調整装置。 - 【請求項3】 切換手段(3a〜3n,8a〜8n)は、
各試験用入力信号(Sb〜Sn)毎に設けられた複数のテ
スト用ドライバ(2a,2b,……2n)の出力と各信
号用パッドとの間にそれぞれ介挿された複数の開閉スイ
ッチ(3a〜3n)と、前記テスト用ドライバ(2a,
2b,……2n)の出力とリレーマトリクス回路(9)
の各入力との間にそれぞれ介挿された複数の開閉スイッ
チ(8a〜8n)とから構成される、ことを特徴とする
請求項2記載のICテスタ調整装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000374612A JP2002174666A (ja) | 2000-12-08 | 2000-12-08 | Icテスタ調整方法及び装置 |
KR1020010061362A KR20020045508A (ko) | 2000-12-08 | 2001-10-05 | 집적회로 테스터 조정방법 및 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000374612A JP2002174666A (ja) | 2000-12-08 | 2000-12-08 | Icテスタ調整方法及び装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002174666A true JP2002174666A (ja) | 2002-06-21 |
Family
ID=18843766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000374612A Withdrawn JP2002174666A (ja) | 2000-12-08 | 2000-12-08 | Icテスタ調整方法及び装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2002174666A (ja) |
KR (1) | KR20020045508A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020187120A (ja) * | 2019-05-13 | 2020-11-19 | ソニー株式会社 | 測定装置、測定システム、および、測定方法 |
-
2000
- 2000-12-08 JP JP2000374612A patent/JP2002174666A/ja not_active Withdrawn
-
2001
- 2001-10-05 KR KR1020010061362A patent/KR20020045508A/ko not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020187120A (ja) * | 2019-05-13 | 2020-11-19 | ソニー株式会社 | 測定装置、測定システム、および、測定方法 |
WO2020230478A1 (ja) * | 2019-05-13 | 2020-11-19 | ソニー株式会社 | 測定装置、測定システム、および、測定方法 |
WO2020230702A1 (ja) * | 2019-05-13 | 2020-11-19 | ソニー株式会社 | 測定装置、測定システム、および、測定方法 |
JP7235001B2 (ja) | 2019-05-13 | 2023-03-08 | ソニーグループ株式会社 | 測定装置、測定システム、および、測定方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20020045508A (ko) | 2002-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4708566B2 (ja) | 自動試験装置用遠隔試験モジュール | |
US6836136B2 (en) | Pin driver for AC and DC semiconductor device testing | |
EP1440328B1 (en) | Method and apparatus for calibration and validation of high performance dut power supplies | |
JP4689125B2 (ja) | 自動試験装置における改良試験及び較正回路及び方法 | |
JP4249402B2 (ja) | 半導体テストシステム | |
JPH0862308A (ja) | 半導体試験装置の測定信号のタイミング校正方法及びその回路 | |
US5789933A (en) | Method and apparatus for determining IDDQ | |
US7281181B2 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
KR100711077B1 (ko) | 전송경로손실보상을 갖는 구동기 | |
WO2007018020A1 (ja) | 半導体試験装置 | |
JP2000314764A (ja) | Ic試験装置のタイミング校正方法及びこの校正方法に用いるショートデバイス | |
JP2000199781A (ja) | 半導体デバイス試験装置及びそのキャリブレ―ション方法 | |
JP2002174666A (ja) | Icテスタ調整方法及び装置 | |
JPS5882346A (ja) | 電子テスト装置内に於けるピンエレクトロニクスインタ−フエ−ス回路の自動補正 | |
JP2003107135A (ja) | バーンイン装置 | |
JP2002168924A (ja) | Icテスタ調整方法及び装置 | |
US20040064282A1 (en) | Method and apparatus for calibrating a sampling circuit | |
JP2816705B2 (ja) | Ic試験装置 | |
JP3048597B2 (ja) | テスタの波形観測方法及びデバイステスタシステム | |
JP4173229B2 (ja) | Ic試験装置 | |
JP2517456Y2 (ja) | アナログicテスタの校正用治具 | |
JP2000266820A (ja) | 半導体試験装置 | |
TW528875B (en) | Method and device for adjusting timing of a semiconductor tester | |
US20020011866A1 (en) | Apparatus for testing a semiconductor and process for the same | |
JP2002202354A (ja) | Icテスタ調整装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |