JPH0862308A - 半導体試験装置の測定信号のタイミング校正方法及びその回路 - Google Patents
半導体試験装置の測定信号のタイミング校正方法及びその回路Info
- Publication number
- JPH0862308A JPH0862308A JP6220971A JP22097194A JPH0862308A JP H0862308 A JPH0862308 A JP H0862308A JP 6220971 A JP6220971 A JP 6220971A JP 22097194 A JP22097194 A JP 22097194A JP H0862308 A JPH0862308 A JP H0862308A
- Authority
- JP
- Japan
- Prior art keywords
- point
- driver
- calibration
- measurement
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体試験装置において、測定信号を印加す
る各経路間の位相遅延時間の差異を格段に縮小し、被測
定対象デバイスの特性の適正な測定が可能な、測定信号
のタイミング校正方法及びその回路構成を提供する。 【構成】タイミング発生回路８からドライバ５、測定点
Ｃ点２、マルチプレクサ16を経由し周波数測定器10に至
る、ドライバ出力点Ｂ点４〜測定点Ｃ点２を含んだ帰還
ループ121,122を構成し、ループ法により測定して得た
「基準測定値」と同一値になるように全経路の位相遅延
時間を調整し、同時に測定して得た校正用経路、Ａ点９
→Ｂ点４→Ｄ点15→Ｆ点11の位相遅延時間を各経路の
「校正値」とし、以降各経路での経路条件の変更や周囲
温度条件の変化が起こり校正作業の必要が生じた時に
は、当該各校正用経路の位相遅延時間を、既に取得して
ある当該各「校正値」に合致させることで校正を行う。
る各経路間の位相遅延時間の差異を格段に縮小し、被測
定対象デバイスの特性の適正な測定が可能な、測定信号
のタイミング校正方法及びその回路構成を提供する。 【構成】タイミング発生回路８からドライバ５、測定点
Ｃ点２、マルチプレクサ16を経由し周波数測定器10に至
る、ドライバ出力点Ｂ点４〜測定点Ｃ点２を含んだ帰還
ループ121,122を構成し、ループ法により測定して得た
「基準測定値」と同一値になるように全経路の位相遅延
時間を調整し、同時に測定して得た校正用経路、Ａ点９
→Ｂ点４→Ｄ点15→Ｆ点11の位相遅延時間を各経路の
「校正値」とし、以降各経路での経路条件の変更や周囲
温度条件の変化が起こり校正作業の必要が生じた時に
は、当該各校正用経路の位相遅延時間を、既に取得して
ある当該各「校正値」に合致させることで校正を行う。
Description
【０００１】
【産業上の利用分野】半導体試験装置における測定信号
のタイミング校正方法とその校正の回路に関する。
のタイミング校正方法とその校正の回路に関する。
【０００２】
【従来の技術】図３に示すように、半導体試験装置の測
定部に被測定対象デバイス１が、ハンドラでセットさ
れ、当該被測定対象デバイス１の測定点Ｃ点２に対して
測定信号３が印加される。当該測定点Ｃ点２は、当該被
測定対象デバイス１の測定信号３が入出力するための接
続端子部であり、測定点Ｃ１・21〜測定点Ｃｎ23で構成
されている。そして試験装置内で成形された所定の波形
の測定信号３が、ドライバ５の出力点であるＢ点４を経
由し、当該被測定対象デバイス１の接続端子部である測
定点Ｃ１・21〜測定点Ｃｎ23に到達し、接触子を通じて
印加される。つまり、被測定対象デバイス１の測定点Ｃ
点２の端子部に接触子を接触させて電気的な接続を行う
わけで、測定の都度、接触させたり切り放したりするも
のである。即ち、当該被測定対象デバイス１がセットさ
れる部分と、測定信号３が接続される接触子の部分と
は、機構的に独立したものであり動作もそれぞれに行う
ことができる構成となっている。
定部に被測定対象デバイス１が、ハンドラでセットさ
れ、当該被測定対象デバイス１の測定点Ｃ点２に対して
測定信号３が印加される。当該測定点Ｃ点２は、当該被
測定対象デバイス１の測定信号３が入出力するための接
続端子部であり、測定点Ｃ１・21〜測定点Ｃｎ23で構成
されている。そして試験装置内で成形された所定の波形
の測定信号３が、ドライバ５の出力点であるＢ点４を経
由し、当該被測定対象デバイス１の接続端子部である測
定点Ｃ１・21〜測定点Ｃｎ23に到達し、接触子を通じて
印加される。つまり、被測定対象デバイス１の測定点Ｃ
点２の端子部に接触子を接触させて電気的な接続を行う
わけで、測定の都度、接触させたり切り放したりするも
のである。即ち、当該被測定対象デバイス１がセットさ
れる部分と、測定信号３が接続される接触子の部分と
は、機構的に独立したものであり動作もそれぞれに行う
ことができる構成となっている。
【０００３】そして測定時、被測定対象デバイス１に印
加される測定信号３は、測定点Ｃ点２の測定点Ｃ１・21
〜測定点Ｃｎ23に同一時間に到達せねばならないのだ
が、位相誤差を生じてしまう。それは、タイミング発
生器８の出力であるＡ点９から波形成型器７を経由して
測定点Ｃ点２に至るまでのそれぞれの経路の相違による
位相遅延時間の差であり、タイミング発生器８の出力
点であるＡ点９から測定点Ｃ点２に至るまでのそれぞれ
の経路で、例えば、波形成型器７で用いられる半導体素
子の特性に対する周囲の熱変化の影響による位相遅延時
間の変化の差であった。
加される測定信号３は、測定点Ｃ点２の測定点Ｃ１・21
〜測定点Ｃｎ23に同一時間に到達せねばならないのだ
が、位相誤差を生じてしまう。それは、タイミング発
生器８の出力であるＡ点９から波形成型器７を経由して
測定点Ｃ点２に至るまでのそれぞれの経路の相違による
位相遅延時間の差であり、タイミング発生器８の出力
点であるＡ点９から測定点Ｃ点２に至るまでのそれぞれ
の経路で、例えば、波形成型器７で用いられる半導体素
子の特性に対する周囲の熱変化の影響による位相遅延時
間の変化の差であった。
【０００４】この位相遅延時間の差をなくすための、従
来技術における測定信号３のタイミング校正において
は、Ａ点９から測定点Ｃ点２までの経路を変更した場
合、または半導体試験装置の周囲温度が規定範囲を超え
る変化をした場合には、以下に述べる方法と回路構成に
よってタイミング構成を行っていた。
来技術における測定信号３のタイミング校正において
は、Ａ点９から測定点Ｃ点２までの経路を変更した場
合、または半導体試験装置の周囲温度が規定範囲を超え
る変化をした場合には、以下に述べる方法と回路構成に
よってタイミング構成を行っていた。
【０００５】即ち、タイミング校正を行う経路に対し
て、タイミング発生器８の出力であるＡ点９よりクロッ
クを発生させ、波形成型器７を経由し、さらにドライバ
の出力点Ｂ点４であるドライバ出力Ｂ１・41〜ドライバ
出力Ｂｎ43から分岐してマルチプレクサ16を経由させ、
基準比較器13において基準クロック14と位相差がなくな
るように、可変遅延回路６の各可変遅延回路１・61〜可
変遅延回路ｎ63を調整して校正を行っていた。つまり、
被測定対象デバイス１に測定信号３を印加するすべての
経路に対してＤ点15で調整を行うことにより、ドライバ
５の出力点Ｂ点４であるドライバ出力Ｂ１・41〜ドライ
バ出力Ｂｎ43までの間の位相差を校正していた。
て、タイミング発生器８の出力であるＡ点９よりクロッ
クを発生させ、波形成型器７を経由し、さらにドライバ
の出力点Ｂ点４であるドライバ出力Ｂ１・41〜ドライバ
出力Ｂｎ43から分岐してマルチプレクサ16を経由させ、
基準比較器13において基準クロック14と位相差がなくな
るように、可変遅延回路６の各可変遅延回路１・61〜可
変遅延回路ｎ63を調整して校正を行っていた。つまり、
被測定対象デバイス１に測定信号３を印加するすべての
経路に対してＤ点15で調整を行うことにより、ドライバ
５の出力点Ｂ点４であるドライバ出力Ｂ１・41〜ドライ
バ出力Ｂｎ43までの間の位相差を校正していた。
【０００６】従って、従来技術による構成方法及び回路
構成においては、タイミング発生器８の出力点Ａ点９か
ら各経路を経由し、基準比較器13のＤ点15が校正される
ポイントとなる。このため、従来技術の被測定対象デバ
イス１の測定点Ｃ点２である測定点Ｃ１・21〜測定点Ｃ
ｎ23での校正においては、ドライバ５の出力点である
ドライバ出力Ｂ１・41から測定点Ｃ点２の測定点Ｃ１・
21間の位相遅延時間と、ドライバ出力Ｂｎ43から測定点
Ｃｎ23間までの各位相遅延時間との差と、ドライバ５
の出力点であるドライバ出力Ｂ１・41から基準比較器13
のＤ点15間の位相遅延時間と、ドライバ出力Ｂｎ43から
Ｄ点15間までの各位相遅延時間との差が、位相遅延時間
誤差となってしまうという欠点を有していた。
構成においては、タイミング発生器８の出力点Ａ点９か
ら各経路を経由し、基準比較器13のＤ点15が校正される
ポイントとなる。このため、従来技術の被測定対象デバ
イス１の測定点Ｃ点２である測定点Ｃ１・21〜測定点Ｃ
ｎ23での校正においては、ドライバ５の出力点である
ドライバ出力Ｂ１・41から測定点Ｃ点２の測定点Ｃ１・
21間の位相遅延時間と、ドライバ出力Ｂｎ43から測定点
Ｃｎ23間までの各位相遅延時間との差と、ドライバ５
の出力点であるドライバ出力Ｂ１・41から基準比較器13
のＤ点15間の位相遅延時間と、ドライバ出力Ｂｎ43から
Ｄ点15間までの各位相遅延時間との差が、位相遅延時間
誤差となってしまうという欠点を有していた。
【０００７】
【発明が解決しようとする課題】本発明が解決しようと
する課題は、半導体試験装置において、被測定対象デバ
イスに測定信号を印加する数百にも及ぶ複数経路におけ
る位相遅延時間、即ちタイミングの差異を解消すること
にある。位相遅延時間を生ずる原因である経路の相違
は、その物理的条件の違い、波形成型器内における経路
の変更、経路内に使用される半導体素子が受ける熱的影
響等によって起こる。そして従来技術によるタイミング
の校正にあっては、各経路間の位相遅延時間の差異を縮
小するために調整し校正しうる精度は±200ピコセコン
ド程度であった。
する課題は、半導体試験装置において、被測定対象デバ
イスに測定信号を印加する数百にも及ぶ複数経路におけ
る位相遅延時間、即ちタイミングの差異を解消すること
にある。位相遅延時間を生ずる原因である経路の相違
は、その物理的条件の違い、波形成型器内における経路
の変更、経路内に使用される半導体素子が受ける熱的影
響等によって起こる。そして従来技術によるタイミング
の校正にあっては、各経路間の位相遅延時間の差異を縮
小するために調整し校正しうる精度は±200ピコセコン
ド程度であった。
【０００８】ところが、近時半導体素子が高速化し、そ
れを被測定対象デバイスとして試験しなければならない
半導体試験装置の従来技術による測定信号印加時の各経
路間の位相遅延時間の差異が±200ピコセコンドであっ
ては許容されなくなった。そこで、被測定対象デバイス
の適正な特性測定を可能とするために、測定信号を印加
する各経路間の位相遅延時間の差異を格段に縮小するこ
とができるタイミング校正方法及びその回路構成を提供
することを目的とした。
れを被測定対象デバイスとして試験しなければならない
半導体試験装置の従来技術による測定信号印加時の各経
路間の位相遅延時間の差異が±200ピコセコンドであっ
ては許容されなくなった。そこで、被測定対象デバイス
の適正な特性測定を可能とするために、測定信号を印加
する各経路間の位相遅延時間の差異を格段に縮小するこ
とができるタイミング校正方法及びその回路構成を提供
することを目的とした。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の測定信号のタイミング校正方法及びその回
路構成においては、タイミング発生器の出力点Ａ点から
ドライバの出力点Ｂ点を経由して、被測定対象デバイス
の測定点Ｃ点さらには回路の選択をするマルチプレクサ
の出力点Ｄ点を経由して、位相遅延時間を測定する周波
数測定器の入力点Ｆ点に至るまでの経路を１つの回路と
して接続し、測定信号のタイミング校正用帰還ループを
構成した。
に、本発明の測定信号のタイミング校正方法及びその回
路構成においては、タイミング発生器の出力点Ａ点から
ドライバの出力点Ｂ点を経由して、被測定対象デバイス
の測定点Ｃ点さらには回路の選択をするマルチプレクサ
の出力点Ｄ点を経由して、位相遅延時間を測定する周波
数測定器の入力点Ｆ点に至るまでの経路を１つの回路と
して接続し、測定信号のタイミング校正用帰還ループを
構成した。
【００１０】そして、まず最初に可変遅延回路１を任意
の値に設定して、ドライバ１の当該被測定対象デバイス
への測定信号の印加経路Ａ点→ドライバ出力Ｂ１→測定
点Ｃ１→Ｄ点→Ｆ点の位相遅延時間をＦ点の周波数測定
器を用いてループ法により測定を行い、その測定値を
「基準測定値」として記録する。次に、ドライバ１の校
正用の経路であるＡ点→ドライバ出力Ｂ１→Ｄ点→Ｆ点
の位相遅延時間の測定を行い、この測定値を「校正値」
として記録する。そして、ドライバ２の経路についても
上記ドライバ１と同様にしてループ法により測定を行
い、この測定値がドライバ１の時に取得した「基準測定
値」と同一値となるように可変遅延回路２を用いて調整
を行った後に、ドライバ２の校正用の経路の位相遅延時
間の測定を行い、やはり「校正値」として記録する。こ
のようにしてドライバ２で行った動作を、即ち「基準測
定値」に調整することと「校正値」を取得し記録するこ
ととを、ドライバｎに至るまで行う。
の値に設定して、ドライバ１の当該被測定対象デバイス
への測定信号の印加経路Ａ点→ドライバ出力Ｂ１→測定
点Ｃ１→Ｄ点→Ｆ点の位相遅延時間をＦ点の周波数測定
器を用いてループ法により測定を行い、その測定値を
「基準測定値」として記録する。次に、ドライバ１の校
正用の経路であるＡ点→ドライバ出力Ｂ１→Ｄ点→Ｆ点
の位相遅延時間の測定を行い、この測定値を「校正値」
として記録する。そして、ドライバ２の経路についても
上記ドライバ１と同様にしてループ法により測定を行
い、この測定値がドライバ１の時に取得した「基準測定
値」と同一値となるように可変遅延回路２を用いて調整
を行った後に、ドライバ２の校正用の経路の位相遅延時
間の測定を行い、やはり「校正値」として記録する。こ
のようにしてドライバ２で行った動作を、即ち「基準測
定値」に調整することと「校正値」を取得し記録するこ
ととを、ドライバｎに至るまで行う。
【００１１】また、被測定対象デバイスに測定信号を印
加する経路が変更されたとき、あるいは周囲の温度条件
が変わって位相遅延時間の差異等が発生した場合には、
ドライバ１の校正用の経路（Ａ点→ドライバ出力Ｂ１→
Ｄ点→Ｆ点）の位相遅延時間を、Ｆ点の周波数測定器で
既に測定し取得して記録してあったドライバ１の「校正
値」と同一値となるように、可変遅延回路１を用いて校
正する。本動作をドライバ２からドライバｎまで繰り返
して校正作業を行う。
加する経路が変更されたとき、あるいは周囲の温度条件
が変わって位相遅延時間の差異等が発生した場合には、
ドライバ１の校正用の経路（Ａ点→ドライバ出力Ｂ１→
Ｄ点→Ｆ点）の位相遅延時間を、Ｆ点の周波数測定器で
既に測定し取得して記録してあったドライバ１の「校正
値」と同一値となるように、可変遅延回路１を用いて校
正する。本動作をドライバ２からドライバｎまで繰り返
して校正作業を行う。
【００１２】
（1）従来技術による測定信号のタイミング校正におい
ては、測定信号印加経路の中のドライバの出力点Ｂ点と
デバイスの測定点Ｃ点の間は校正の対象とはなっていな
かった。本発明では、そのＢ点→測定点Ｃ点間を含めた
経路を１つの回路として帰還ループを構成したことで、
各経路が「基準測定値」と同一値になるよう可変遅延回
路を用いた調整が可能となり、各経路間の位相遅延時間
の差異をなくすことができた。 （2）また、本発明によれば、タイミング発生器出力点
Ａ点からスタートして、周波数測定器入力点Ｆ点に至る
までの帰還ループからなる全経路について「基準測定
値」に調整し、そのとき、その各経路に含まれるＡ点→
Ｂ点→Ｄ点→Ｆ点の部分についての測定を行って記録を
し、それを各経路の「校正値」として、以降この「校正
値」を用いて各経路の位相遅延時間を調整しタイミング
校正を行っていくものである。
ては、測定信号印加経路の中のドライバの出力点Ｂ点と
デバイスの測定点Ｃ点の間は校正の対象とはなっていな
かった。本発明では、そのＢ点→測定点Ｃ点間を含めた
経路を１つの回路として帰還ループを構成したことで、
各経路が「基準測定値」と同一値になるよう可変遅延回
路を用いた調整が可能となり、各経路間の位相遅延時間
の差異をなくすことができた。 （2）また、本発明によれば、タイミング発生器出力点
Ａ点からスタートして、周波数測定器入力点Ｆ点に至る
までの帰還ループからなる全経路について「基準測定
値」に調整し、そのとき、その各経路に含まれるＡ点→
Ｂ点→Ｄ点→Ｆ点の部分についての測定を行って記録を
し、それを各経路の「校正値」として、以降この「校正
値」を用いて各経路の位相遅延時間を調整しタイミング
校正を行っていくものである。
【００１３】また（3）本発明においては、ドライバの
出力点Ｂ点とデバイスの測定点Ｃ点間は、同軸ケーブル
やリレースイッチ等で構成されており当該試験装置の構
造として固定されたものとなるので、当初のみ各経路を
「基準測定値」と同一値に調整してしまい、以降はＢ点
→測定点Ｃ点間を除いた部分でタイミング校正していく
が、そのＢ点→測定点Ｃ点間に変更が生じたときは、当
初行ったような調整方法を繰り返すことで、校正精度の
維持に万全を期すことができる。
出力点Ｂ点とデバイスの測定点Ｃ点間は、同軸ケーブル
やリレースイッチ等で構成されており当該試験装置の構
造として固定されたものとなるので、当初のみ各経路を
「基準測定値」と同一値に調整してしまい、以降はＢ点
→測定点Ｃ点間を除いた部分でタイミング校正していく
が、そのＢ点→測定点Ｃ点間に変更が生じたときは、当
初行ったような調整方法を繰り返すことで、校正精度の
維持に万全を期すことができる。
【００１４】
【実施例】図１に、本発明による実施例のブロック図を
示す。また、図２は、本発明の半導体試験装置における
測定部の構成を示す概念図である。 （1）先ず、被測定対象デバイス１に測定信号３が印加
される測定点Ｃ点２であり、その点までのタイミング校
正を行いたい複数の経路である測定点Ｃ１・21〜測定点
Ｃｎ23に対して、本発明の校正方法及び校正回路を構成
する要素の１つであるマルチプレクサ16のＤ点15との間
で１つの経路で接続する。さらにそこから測定信号３の
タイミング発生器８の出力点Ａ点９からドライバ出力点
Ｂ点４であるドライバ出力Ｂ１・41〜ドライバ出力Ｂｎ
43を経由して、被測定対象デバイス１の測定点Ｃ点２で
ある測定点Ｃ１・21〜測定点Ｃｎ23を経由し、上記した
１つの経路でマルチプレクサ16の出力点であるＤ点15を
経て、位相遅延時間を測定する周波数測定器への入力点
であるＦ点11に至るまでの帰還ループ121,122を構成す
る。
示す。また、図２は、本発明の半導体試験装置における
測定部の構成を示す概念図である。 （1）先ず、被測定対象デバイス１に測定信号３が印加
される測定点Ｃ点２であり、その点までのタイミング校
正を行いたい複数の経路である測定点Ｃ１・21〜測定点
Ｃｎ23に対して、本発明の校正方法及び校正回路を構成
する要素の１つであるマルチプレクサ16のＤ点15との間
で１つの経路で接続する。さらにそこから測定信号３の
タイミング発生器８の出力点Ａ点９からドライバ出力点
Ｂ点４であるドライバ出力Ｂ１・41〜ドライバ出力Ｂｎ
43を経由して、被測定対象デバイス１の測定点Ｃ点２で
ある測定点Ｃ１・21〜測定点Ｃｎ23を経由し、上記した
１つの経路でマルチプレクサ16の出力点であるＤ点15を
経て、位相遅延時間を測定する周波数測定器への入力点
であるＦ点11に至るまでの帰還ループ121,122を構成す
る。
【００１５】次に（2）校正作業の手順であるが、最初
に例えば、可変遅延回路１・61を任意の値に設定し
て、ドライバ１・51の被測定対象デバイス１への測定信
号31の印加経路であるＡ点９→ドライバ出力Ｂ１41→測
定点Ｃ１21→Ｄ点15→Ｆ点11における位相遅延時間を周
波数測定器10を用いて、ループ法によって測定を行い、
ここで取得した測定値を「基準測定値」として記録して
おく。そして続いて、ドライバ１・51の校正用の経路で
あるＡ点９→ドライバ出力Ｂ１・41→Ｄ点15→Ｆ点11に
おける位相遅延時間の測定を行い、このとき取得した測
定値をドライバ１・51の校正用経路の「校正値」として
同じく記録しておく。
に例えば、可変遅延回路１・61を任意の値に設定し
て、ドライバ１・51の被測定対象デバイス１への測定信
号31の印加経路であるＡ点９→ドライバ出力Ｂ１41→測
定点Ｃ１21→Ｄ点15→Ｆ点11における位相遅延時間を周
波数測定器10を用いて、ループ法によって測定を行い、
ここで取得した測定値を「基準測定値」として記録して
おく。そして続いて、ドライバ１・51の校正用の経路で
あるＡ点９→ドライバ出力Ｂ１・41→Ｄ点15→Ｆ点11に
おける位相遅延時間の測定を行い、このとき取得した測
定値をドライバ１・51の校正用経路の「校正値」として
同じく記録しておく。
【００１６】次に（3）ドライバ２・52からの被測定対
象デバイス１への測定信号32の印加経路であるＡ点９→
ドライバ出力Ｂ２42→測定点Ｃ２・22→Ｄ点15→Ｆ点11
に至るまでの位相遅延時間を周波数測定器を用い、ルー
プ法により測定を行う。このときに、上記ドライバ１ 5
1の経路で取得している「基準測定値」と同じになるよ
うに測定値を可変遅延回路２・62を用いて調整を行う。
そして続いて同じくドライバ２・52の校正用の経路であ
るＡ点９→ドライバ出力Ｂ２・42→Ｄ点15→Ｆ点11にお
ける位相遅延時間の測定を行い、このとき取得した測定
値をドライバ２・52の校正用経路の「校正値」として同
じく記録しておく。
象デバイス１への測定信号32の印加経路であるＡ点９→
ドライバ出力Ｂ２42→測定点Ｃ２・22→Ｄ点15→Ｆ点11
に至るまでの位相遅延時間を周波数測定器を用い、ルー
プ法により測定を行う。このときに、上記ドライバ１ 5
1の経路で取得している「基準測定値」と同じになるよ
うに測定値を可変遅延回路２・62を用いて調整を行う。
そして続いて同じくドライバ２・52の校正用の経路であ
るＡ点９→ドライバ出力Ｂ２・42→Ｄ点15→Ｆ点11にお
ける位相遅延時間の測定を行い、このとき取得した測定
値をドライバ２・52の校正用経路の「校正値」として同
じく記録しておく。
【００１７】さらに（4）上記ドライバ２・52に行った
手順の動作をドライバｎ53まで繰り返し、ドライバｎ53
までの印加経路について、同じく「基準測定値」と同一
値になるよう可変遅延回路ｎ63までを用いて調整を行
う。それと共に、ドライバｎ53までの校正用の経路につ
いてのそれぞれの「校正値」を取得し記録しておく。
手順の動作をドライバｎ53まで繰り返し、ドライバｎ53
までの印加経路について、同じく「基準測定値」と同一
値になるよう可変遅延回路ｎ63までを用いて調整を行
う。それと共に、ドライバｎ53までの校正用の経路につ
いてのそれぞれの「校正値」を取得し記録しておく。
【００１８】（5）この段階で、被測定対象デバイス１
の測定点Ｃ点２である測定点Ｃ１・21〜測定点Ｃｎ23に
おいては１つの経路である帰還ループ121,122による回
路で、しかも１つの「基準測定値」の同一値に調整され
ているため、ドライバ５の出力点であるドライバ出力Ｂ
１・41から測定点Ｃ点２である測定点Ｃ１・21における
位相遅延時間と、ドライバ出力Ｂｎ43から測定点Ｃｎ23
における位相遅延時間との間の差異による誤差を含まず
に排除されることになる。
の測定点Ｃ点２である測定点Ｃ１・21〜測定点Ｃｎ23に
おいては１つの経路である帰還ループ121,122による回
路で、しかも１つの「基準測定値」の同一値に調整され
ているため、ドライバ５の出力点であるドライバ出力Ｂ
１・41から測定点Ｃ点２である測定点Ｃ１・21における
位相遅延時間と、ドライバ出力Ｂｎ43から測定点Ｃｎ23
における位相遅延時間との間の差異による誤差を含まず
に排除されることになる。
【００１９】また（6）当該被測定対象デバイス１に印
加する測定信号３の経路が、例えば波形成型器７の波形
成型器１・71、同２・72及び同ｎ・73の中の経路１・71
1〜経路ｍ・712が使用されて変更された場合、あるいは
周囲の温度条件の変化等による位相遅延時間の差異が発
生した場合には、以下に記載する手順でタイミング校正
を行う。 すなわち、例えばドライバ１・51の経路の校
正を行う場合には、ドライバ1・51の校正用の経路（Ａ
点→ドライバ出力Ｂ１→Ｄ点→Ｆ点）の位相遅延時間を
Ｆ点11の周波数測定器10で測定し、既に測定して記録し
てあったドライバ１・51の校正用経路の「校正値」と同
一値になるように、可変遅延回路１・61を用いて校正を
行う。そして、このドライバ１・51で行った手順を、ド
ライバ２・52からドライバｎ53までの校正が必要となっ
た経路について繰り返して校正作業を行う。
加する測定信号３の経路が、例えば波形成型器７の波形
成型器１・71、同２・72及び同ｎ・73の中の経路１・71
1〜経路ｍ・712が使用されて変更された場合、あるいは
周囲の温度条件の変化等による位相遅延時間の差異が発
生した場合には、以下に記載する手順でタイミング校正
を行う。 すなわち、例えばドライバ１・51の経路の校
正を行う場合には、ドライバ1・51の校正用の経路（Ａ
点→ドライバ出力Ｂ１→Ｄ点→Ｆ点）の位相遅延時間を
Ｆ点11の周波数測定器10で測定し、既に測定して記録し
てあったドライバ１・51の校正用経路の「校正値」と同
一値になるように、可変遅延回路１・61を用いて校正を
行う。そして、このドライバ１・51で行った手順を、ド
ライバ２・52からドライバｎ53までの校正が必要となっ
た経路について繰り返して校正作業を行う。
【００２０】（7）つまり、この時ドライバ１・51から
ドライバｎ53までの校正用の経路の「校正値」として使
用されるデータは、当該被測定対象デバイス１の測定点
Ｃ点２の測定点Ｃ１・21〜測定点Ｃｎ・23でのタイミン
グを調整し、校正を行ったときの各ドライバ５のドライ
バ出力Ｂ１・41〜ドライバ出力Ｂｎ43の校正用の経路の
位相遅延時間であるので、ドライバ５の出力点である各
Ｂ点から被測定対象デバイス１の測定点Ｃ点２の各Ｃ点
の間、及びドライバ５の出力点である各Ｂ点からマルチ
プレクサ16の出力点であるＤ点15の間での経路の差異に
よる誤差を含まないタイミング校正が可能となった。
ドライバｎ53までの校正用の経路の「校正値」として使
用されるデータは、当該被測定対象デバイス１の測定点
Ｃ点２の測定点Ｃ１・21〜測定点Ｃｎ・23でのタイミン
グを調整し、校正を行ったときの各ドライバ５のドライ
バ出力Ｂ１・41〜ドライバ出力Ｂｎ43の校正用の経路の
位相遅延時間であるので、ドライバ５の出力点である各
Ｂ点から被測定対象デバイス１の測定点Ｃ点２の各Ｃ点
の間、及びドライバ５の出力点である各Ｂ点からマルチ
プレクサ16の出力点であるＤ点15の間での経路の差異に
よる誤差を含まないタイミング校正が可能となった。
【００２１】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。 （1）タイミング発生器出力点Ａ点からマルチプレクサ
の出力点Ｄ点を経由して周波数測定器の入力点Ｆ点に至
る帰還ループを構成し、測定信号の印加点である測定点
Ｃ点までのＢ点→測定点Ｃ点を含む全ての経路について
の位相遅延時間を「基準測定値」と同一値に調整してし
まう方法なので、各経路間の位相遅延時間の差異を最小
限までに縮小し得た。本発明によれば、結果として±50
ピコセコンド以下の差異となり、従来技術の±200ピコ
セコンドの１／４以下で実現でき、被測定対象デバイス
の高速化に対応できる高精度な測定が可能となった。 （2）従来技術のように基準比較器を設けてタイミング
構成を行うのではなく、全ての経路を「基準測定値」と
同一値に調整した際に取得した「校正値」をもとにし
て、波形成型器内での経路変更や周囲の温度条件の変化
が生じたときに対応してタイミング校正をする方法とし
たことで、ドライバの出力点Ｂ点からマルチプレクサの
出力点Ｄ点までの各経路の違いによる位相遅延時間の差
異が含まれてしまうことが排除できた。本発明によるタ
イミングの校正方法と回路構成とにしたことで、経路変
更や温度変化に即応できる高精度なタイミング校正が極
めて容易に可能となった。
ているので、以下に記載されるような効果を奏する。 （1）タイミング発生器出力点Ａ点からマルチプレクサ
の出力点Ｄ点を経由して周波数測定器の入力点Ｆ点に至
る帰還ループを構成し、測定信号の印加点である測定点
Ｃ点までのＢ点→測定点Ｃ点を含む全ての経路について
の位相遅延時間を「基準測定値」と同一値に調整してし
まう方法なので、各経路間の位相遅延時間の差異を最小
限までに縮小し得た。本発明によれば、結果として±50
ピコセコンド以下の差異となり、従来技術の±200ピコ
セコンドの１／４以下で実現でき、被測定対象デバイス
の高速化に対応できる高精度な測定が可能となった。 （2）従来技術のように基準比較器を設けてタイミング
構成を行うのではなく、全ての経路を「基準測定値」と
同一値に調整した際に取得した「校正値」をもとにし
て、波形成型器内での経路変更や周囲の温度条件の変化
が生じたときに対応してタイミング校正をする方法とし
たことで、ドライバの出力点Ｂ点からマルチプレクサの
出力点Ｄ点までの各経路の違いによる位相遅延時間の差
異が含まれてしまうことが排除できた。本発明によるタ
イミングの校正方法と回路構成とにしたことで、経路変
更や温度変化に即応できる高精度なタイミング校正が極
めて容易に可能となった。
【図１】本発明による実施例のブロック図を示す。
【図２】本発明の測定部の構成を示す概念図である。
【図３】従来技術のタイミング校正方法及びその回路を
示すブロック図である。
示すブロック図である。
１ 被測定対象デバイス ２ 測定点Ｃ点 ３ 測定信号 ４ Ｂ点 ５ ドライバ ６ 可変遅延回路 ７ 波形成型器 ８ タイミング発生器 ９ Ａ点 10 周波数測定器 11 Ｆ点 13 基準比較器 14 基準クロック 15 Ｄ点 16 マルチプレクサ 21 測定点Ｃ１ 22 測定点Ｃ２ 23 測定点Ｃｎ 31,32,33 測定信号 41 ドライバ出力Ｂ１ 42 ドライバ出力Ｂ２ 43 ドライバ出力Ｂｎ 51 ドライバ１ 52 ドライバ２ 53 ドライバｎ 61 可変遅延回路１ 62 可変遅延回路２ 63 可変遅延回路ｎ 71 波形成型器１ 72 波形成型器２ 73 波形成型器ｎ 121,122 帰還ループ 711 経路１ 712 経路ｍ
Claims (2)
- 【請求項１】 可変遅延回路１（61）を任意の値に設定
し、先ず、ドライバ１（51）から測定信号（31）を被測
定対象デバイス（1）に印加する経路で、Ａ点（９）→
ドライバ出力Ｂ１（41）→測定点Ｃ１（21）→Ｄ点（1
5）→Ｆ点（11）での位相遅延時間を、Ｆ点（11）の周
波数測定器（10）を用いてループ法によって測定し、 この測定値を基準測定値として記録し、 また、ドライバ１（51）の校正用の経路である、Ａ点
（９）→ドライバ出力Ｂ１（41）→Ｄ点（15）→Ｆ点
（11）での位相遅延時間を同じくＦ点（11）の周波数測
定器（10）を用いて測定し、 この測定値をドライバ１（51）の校正値として記録し、 次に、ドライバ２（52）から測定信号（32）を被測定対
象デバイス（１）に印加する経路である、Ａ点（９）→
ドライバ出力Ｂ２（42）→測定点Ｃ２（22）→Ｄ点（1
5）→Ｆ点（11）での遅延時間をＦ点（11）の周波数測
定器（10）を用いてループ法により測定し、 そのときの測定値が、上記ドライバ１（51）で測定し記
録しておいた基準測定値と、同一値となるように、可変
遅延回路２（62）を用いて調整し、 また、ドライバ２（52）の校正用の経路である、Ａ点
（９）→ドライバ出力Ｂ２（42）→Ｄ点（15）→Ｆ点
（11）で位相遅延時間を同じくＦ点での周波数測定器
（10）を用いて測定し、 この測定値をドライバ２（52）の校正値として記録し、 次に、ドライバｎ（53）までの、測定信号（33）を被測
定対象デバイス（１）に印加する経路であるＡ点（９）
→ドライバ出力Ｂｎ（43）→測定点Ｃｎ（23）→Ｄ点
（15）→Ｆ点（11）に対して、ドライバ２(52）で行っ
たと同様の動作を繰り返して行い、上記基準測定値と同
一値となるように可変遅延回路ｎ（63）を用いて調整
し、 また、ドライバｎ（53）までの校正用の経路であるＡ点
（９）→ドライバ出力Ｂｎ（43）→Ｄ点（15）→Ｆ点
（11）の位相遅延時間をＦ点（11）での周波数測定器
（10）を用いて測定し、 この測定値をドライバｎ（53）までの校正値として取得
して記録し、 そして、被測定対象デバイス（１）へ印加する測定信号
（３）の経路が、波形成型器１（71）及び波形成型器２
（72）〜波形成型器ｎ（73）のいずれかの中の経路１
（711）〜経路ｍ（712）に変更されたとき、または周囲
の温度変化が規定の範囲を超え遅延誤差等が発生したと
きには、ドライバ１（51）の校正用の経路である、Ａ点
（９）→ドライバ出力Ｂ１（41）→Ｄ点（15）→Ｆ点
（11）の周波数測定器（10）で測定し、 先に既に測定して取得し記録してあった当該ドライバ１
（51）の校正値と同一の値となるように可変遅延回路１
（61）を用いて調整して校正し、 この調整動作をドライバ２（52）からドライバｎ（53）
まで繰り返して校正を行う、 ことを特徴とする、半導体試験装置の測定信号のタイミ
ング校正方法。 - 【請求項２】 タイミング発生器（８）の出力であるＡ
点（９）からドライバ（５）の出力であるＢ点（４）を
経由して、被測定対象デバイス（１）の測定点Ｃ点
（２）に至る回路を設け、 さらには回路の選択をするマルチプレクサ(16）の出力
であるＤ点（15）を経由して、位相遅延時間を測定する
周波数測定器(10）の入力であるＦ点（11）に至る帰還
回路を設け、 以上の構成を具備することを特徴とする、半導体試験装
置の測定信号のタイミング校正回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6220971A JPH0862308A (ja) | 1994-08-22 | 1994-08-22 | 半導体試験装置の測定信号のタイミング校正方法及びその回路 |
| TW084108057A TW284850B (ja) | 1994-08-22 | 1995-08-02 | |
| KR1019950025404A KR0184041B1 (ko) | 1994-08-22 | 1995-08-18 | 반도체 시험장치의 측정 신호의 타이밍 교정 방법 및 그 회로 |
| US08/518,039 US5703489A (en) | 1994-08-22 | 1995-08-22 | Timing calibration circuit and method for test signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6220971A JPH0862308A (ja) | 1994-08-22 | 1994-08-22 | 半導体試験装置の測定信号のタイミング校正方法及びその回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0862308A true JPH0862308A (ja) | 1996-03-08 |
Family
ID=16759438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6220971A Pending JPH0862308A (ja) | 1994-08-22 | 1994-08-22 | 半導体試験装置の測定信号のタイミング校正方法及びその回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5703489A (ja) |
| JP (1) | JPH0862308A (ja) |
| KR (1) | KR0184041B1 (ja) |
| TW (1) | TW284850B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020010545A (ko) * | 2000-07-27 | 2002-02-04 | 오우라 히로시 | 타이밍 교정방법 및 타이밍 교정기능을 가진 반도체 디바이스 시험장치 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10170603A (ja) * | 1996-12-13 | 1998-06-26 | Ando Electric Co Ltd | Ｉｃテスタのキャリブレーション方法 |
| US6810358B1 (en) * | 1998-03-24 | 2004-10-26 | Exergetic Systems Llc | Method to synchronize data when used for input/loss performance monitoring of a power plant |
| JP3616247B2 (ja) * | 1998-04-03 | 2005-02-02 | 株式会社アドバンテスト | Ｉｃ試験装置におけるスキュー調整方法及びこれに用いる疑似デバイス |
| US6417682B1 (en) * | 1998-05-19 | 2002-07-09 | Advantest Corporation | Semiconductor device testing apparatus and its calibration method |
| DE19922907B4 (de) * | 1998-05-19 | 2006-08-10 | Advantest Corp. | Kalibrierverfahren zum Kalibrieren einer Ausgabezeit eines Prüfsignals, Kalibrierverfahren zum Kalibrieren einer Zeitverschiebung und Halbleiterprüfeinrichtung |
| US6032107A (en) * | 1998-05-19 | 2000-02-29 | Micron Technology, Inc. | Calibrating test equipment |
| JP4272726B2 (ja) * | 1998-10-08 | 2009-06-03 | 株式会社アドバンテスト | Ｉｃ試験方法及び装置 |
| US6327546B1 (en) * | 1998-12-14 | 2001-12-04 | Adac Laboratories | Method and apparatus for independently calibrating event detectors |
| JP4138163B2 (ja) * | 1999-07-07 | 2008-08-20 | 株式会社ルネサステクノロジ | Ｌｓｉ試験装置およびそのタイミングキャリブレーション方法 |
| US6448799B1 (en) * | 1999-09-30 | 2002-09-10 | Hitachi Electronics Engineering Co., Ltd. | Timing adjustment method and apparatus for semiconductor IC tester |
| US6643787B1 (en) | 1999-10-19 | 2003-11-04 | Rambus Inc. | Bus system optimization |
| US6369636B1 (en) * | 1999-12-21 | 2002-04-09 | Cypress Semiconductor Corp. | Method, architecture and circuit for selecting, calibrating and monitoring circuits |
| US6609077B1 (en) | 2000-05-31 | 2003-08-19 | Teradyne, Inc. | ATE timing measurement unit and method |
| WO2002068976A1 (fr) * | 2001-02-27 | 2002-09-06 | Advantest Corporation | Procede de mesure de temps de propagation et equipement d'essai |
| TW557527B (en) * | 2001-03-26 | 2003-10-11 | Schlumberger Technologies Inc | Method and apparatus for calibration of integrated circuit tester timing |
| DE10121291B4 (de) * | 2001-04-27 | 2006-09-28 | Infineon Technologies Ag | Verfahren zum Kalibrieren einer Testvorrichtung zum parallelen Testen einer Mehrzahl von elektronischen Bauteilen |
| DE10131712B4 (de) | 2001-06-29 | 2009-04-09 | Qimonda Ag | Elektronisches Bauelement, Testereinrichtung und Verfahren zur Kalibrierung einer Testereinrichtung |
| DE10392225T5 (de) * | 2002-01-18 | 2005-01-27 | Advantest Corp. | Prüfvorrichtung |
| US6839301B2 (en) * | 2003-04-28 | 2005-01-04 | Micron Technology, Inc. | Method and apparatus for improving stability and lock time for synchronous circuits |
| US6967485B1 (en) * | 2003-06-27 | 2005-11-22 | Rae Systems, Inc. | Automatic drive adjustment of ultraviolet lamps in photo-ionization detectors |
| US9244111B2 (en) * | 2003-10-17 | 2016-01-26 | Ronald P. Clarridge | Amperage/voltage loop calibrator with loop diagnostics |
| US7248058B2 (en) * | 2003-10-17 | 2007-07-24 | Clarridge Ronald P | Testing and calibration device with diagnostics |
| US7009382B1 (en) * | 2003-12-04 | 2006-03-07 | Credence Systems Corporation | System and method for test socket calibration |
| US7079973B2 (en) * | 2004-04-06 | 2006-07-18 | Avago Technologies General Ip Pte. Ltd. | Apparatus and method for compensating clock period elongation during scan testing in an integrated circuit (IC) |
| US7516379B2 (en) * | 2004-04-06 | 2009-04-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Circuit and method for comparing circuit performance between functional and AC scan testing in an integrated circuit (IC) |
| US7078950B2 (en) * | 2004-07-20 | 2006-07-18 | Micron Technology, Inc. | Delay-locked loop with feedback compensation |
| WO2006044773A2 (en) * | 2004-10-15 | 2006-04-27 | Trico Products Corporation Of Tennessee | Self-calibrating object detection system |
| US7281181B2 (en) * | 2005-06-27 | 2007-10-09 | Verigy (Singapore) Pte. Ltd. | Systems, methods and computer programs for calibrating an automated circuit test system |
| US7865660B2 (en) * | 2007-04-16 | 2011-01-04 | Montage Technology Group Ltd. | Calibration of read/write memory access via advanced memory buffer |
| JP5429727B2 (ja) * | 2007-08-24 | 2014-02-26 | ワイアイケー株式会社 | 半導体試験装置 |
| US8692538B2 (en) * | 2011-06-09 | 2014-04-08 | Teradyne, Inc. | Test equipment calibration |
| KR101348425B1 (ko) * | 2013-05-14 | 2014-01-10 | 주식회사 아이티엔티 | 자동 테스트 장비의 타이밍 보정 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829236A (en) * | 1987-10-30 | 1989-05-09 | Teradyne, Inc. | Digital-to-analog calibration system |
| GB9120004D0 (en) * | 1991-09-19 | 1991-11-06 | Ampy Automation Digilog | Improvements relating to the calibration of power meters |
| US5471145A (en) * | 1994-04-07 | 1995-11-28 | Texas Instruments Incorporated | Calibrating transition dependent timing errors in automatic test equipment using a precise pulse width generator |
-
1994
- 1994-08-22 JP JP6220971A patent/JPH0862308A/ja active Pending
-
1995
- 1995-08-02 TW TW084108057A patent/TW284850B/zh active
- 1995-08-18 KR KR1019950025404A patent/KR0184041B1/ko not_active IP Right Cessation
- 1995-08-22 US US08/518,039 patent/US5703489A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020010545A (ko) * | 2000-07-27 | 2002-02-04 | 오우라 히로시 | 타이밍 교정방법 및 타이밍 교정기능을 가진 반도체 디바이스 시험장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008338A (ko) | 1996-03-22 |
| TW284850B (ja) | 1996-09-01 |
| US5703489A (en) | 1997-12-30 |
| KR0184041B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0862308A (ja) | 半導体試験装置の測定信号のタイミング校正方法及びその回路 | |
| US6105157A (en) | Salphasic timing calibration system for an integrated circuit tester | |
| KR100499849B1 (ko) | 반도체 테스트 시스템용 전원 전류 측정 유닛 | |
| US5929628A (en) | Apparatus and method for performing amplitude calibration in an electronic circuit tester | |
| KR100736680B1 (ko) | 반도체 소자 테스트 장치의 캘리브레이션 방법 | |
| CN110967659B (zh) | 一种继电器综测仪的校准装置、系统及方法 | |
| JPS6085376A (ja) | 遅延ロツクル−プ装置 | |
| KR100198519B1 (ko) | 지연 시간 안정화 회로 | |
| US4733167A (en) | Measurement circuit for digital to analog converter | |
| US7206985B2 (en) | Method and apparatus for calibrating a test system for an integrated semiconductor circuit | |
| JP2895930B2 (ja) | Ｉｃ試験装置のタイミング校正方法 | |
| JP3594135B2 (ja) | 半導体検査装置 | |
| JP2000035461A (ja) | 半導体試験装置 | |
| JP2561816B2 (ja) | タイミング較正方法 | |
| JPH11101851A (ja) | 遅延時間測定回路及び遅延時間測定方法 | |
| JP2004239754A (ja) | 複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法 | |
| JPS6230990A (ja) | 時間間隔測定装置の校正方法 | |
| JPH04198773A (ja) | 半導体装置の試験装置 | |
| JPH0783963A (ja) | 直流試験装置の校正方法 | |
| EP1271169B1 (en) | Method for testing integrated circuits | |
| JPH06281704A (ja) | タイミング校正装置 | |
| JPS61186014A (ja) | スキユ−調整装置 | |
| JPH0980118A (ja) | Ｉｃテスタ | |
| JPH06249921A (ja) | ミックスドシグナルｉｃテスタ | |
| JP3508823B2 (ja) | Ｉｃテスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031007 |