JPS61186014A - スキユ−調整装置 - Google Patents
スキユ−調整装置Info
- Publication number
- JPS61186014A JPS61186014A JP60026731A JP2673185A JPS61186014A JP S61186014 A JPS61186014 A JP S61186014A JP 60026731 A JP60026731 A JP 60026731A JP 2673185 A JP2673185 A JP 2673185A JP S61186014 A JPS61186014 A JP S61186014A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal path
- delay
- time
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、集積回路(IC)測定装置等で使用するスキ
ュー調整装置に関する。
ュー調整装置に関する。
従来から、VHF周波数帯域等でICの特性を測定する
ために種々のICW性測定装置が使用されている。被測
定ICをクロック信号に同期して測定する場合や、前記
被測定ICの伝搬遅延特性等を測定する場合等に、IC
測定装置内の信号源および測定部から前記被測定ICお
よび前記被測定ICから信号記憶部までの信号伝搬時間
がばらつくと正確な測定が不可能となる。したがって、
前記伝搬遅延時間のばらつき即ちスキューを調整する必
要が生じてくる。
ために種々のICW性測定装置が使用されている。被測
定ICをクロック信号に同期して測定する場合や、前記
被測定ICの伝搬遅延特性等を測定する場合等に、IC
測定装置内の信号源および測定部から前記被測定ICお
よび前記被測定ICから信号記憶部までの信号伝搬時間
がばらつくと正確な測定が不可能となる。したがって、
前記伝搬遅延時間のばらつき即ちスキューを調整する必
要が生じてくる。
従来のスキュー調整方法としては、スキュー調整用信号
のみを伝送するための信号ケーブルを測定信号用ケーブ
ルと並列に設は又、スキュー信号のみを測定する測定部
を設ける等、極めて複雑且つ高価になるという欠点があ
った。
のみを伝送するための信号ケーブルを測定信号用ケーブ
ルと並列に設は又、スキュー信号のみを測定する測定部
を設ける等、極めて複雑且つ高価になるという欠点があ
った。
本発明は、簡単な構成で且つ高精度にスキュー調整可能
なスキュー調整装置を提供することを目的とする。
なスキュー調整装置を提供することを目的とする。
本発明のスキュー調整装置は、トリガ信号に応答してデ
ジタル信号を出力するデジタル信号発生手段と、前記デ
ジタル信号が入力される第1〜第n(nは整数)遅延手
段と、前記第1〜第n遅延手段と各々対に設けられた第
m〜第(m+ロー1)遅延手段(mは整数)と、前記第
1〜第1および第m〜第(m −1−n−1)遅延手段
を選択的に調整用端子に接続するスイッチ手段と、前記
各調整用端子を共通結合点から実質上等しい長さの電線
で接続する接続手段と、前記第m〜第(m+n−1)遅
延手段からの信号を記憶する記憶手段と、前記トリガ信
号発生時から前記記憶手段へ信号発生時までの時間を測
定する測定手段とから成っている。
ジタル信号を出力するデジタル信号発生手段と、前記デ
ジタル信号が入力される第1〜第n(nは整数)遅延手
段と、前記第1〜第n遅延手段と各々対に設けられた第
m〜第(m+ロー1)遅延手段(mは整数)と、前記第
1〜第1および第m〜第(m −1−n−1)遅延手段
を選択的に調整用端子に接続するスイッチ手段と、前記
各調整用端子を共通結合点から実質上等しい長さの電線
で接続する接続手段と、前記第m〜第(m+n−1)遅
延手段からの信号を記憶する記憶手段と、前記トリガ信
号発生時から前記記憶手段へ信号発生時までの時間を測
定する測定手段とから成っている。
第1図は本発明のスキュー調整装置を使用したIC特性
測定装置のブロック図である。
測定装置のブロック図である。
第1図において、101は、所望パターンのデジタル信
号を発生するデジタル信号発生器102および記憶装置
103を含む処理装置である。処理装置101は、信号
路1〜3および試料接続端子114.214.314を
介して被測定I C105に接続されている。又、処理
装置101には、時間測定器104が接続されており、
処理装置101、時間測定器104へは、トリガ信号M
yが入力されるようになっている。
号を発生するデジタル信号発生器102および記憶装置
103を含む処理装置である。処理装置101は、信号
路1〜3および試料接続端子114.214.314を
介して被測定I C105に接続されている。又、処理
装置101には、時間測定器104が接続されており、
処理装置101、時間測定器104へは、トリガ信号M
yが入力されるようになっている。
信号路1は、遅延回路111、バッファ112、スイッ
チ113から成る供給信号路と、遅延回路121、比較
器122、スイッチ123かも成る受信信号路との対で
構成されている。
チ113から成る供給信号路と、遅延回路121、比較
器122、スイッチ123かも成る受信信号路との対で
構成されている。
信号路2.3も同様の構成となっている。尚、本実施例
では説明の便宜のため、信号路を3個としているが、実
際の装置では、例えば6411!使われることもある。
では説明の便宜のため、信号路を3個としているが、実
際の装置では、例えば6411!使われることもある。
以上の如く構成されたIC特性測定装置の動作を説明す
る。
る。
被測定ICの特性を測定するためK、試料接続端子11
4にデジタル信号を供給し、試料接続端子214.31
4から信号を取り出す場合を考えるっこの場合、スイッ
チ113.223.323が閉結されもこの状態で、デ
ジタル信号発生器102から、遅延回v&ttt、パy
77112、スイッチ113、試料接続端子114を
介して、被測定I C105ヘデジタル信号が供給され
る。被測定ICは、前記デジタル信号に応答して出力信
号を生じる。前記出力信号の中の1つは、試料接続端子
214、スイッチ22人比較器222、遅延回y&22
1を介して記憶装置103に入力される。もう1つの出
力信号は、試料接続端子314、スイッチ323、比較
器222、遅延回路321を介して記憶装置103に入
力される。その後、処理装置101によって、正常な信
号が被測定IC105かも出力されているか否かが判別
される。一方、時間測定器104が、試料接続端子21
4.314を介して記憶装置103へ入力される信号の
時間的ばらつき等を測定し、被測定ICの良否の判別等
を行なう。
4にデジタル信号を供給し、試料接続端子214.31
4から信号を取り出す場合を考えるっこの場合、スイッ
チ113.223.323が閉結されもこの状態で、デ
ジタル信号発生器102から、遅延回v&ttt、パy
77112、スイッチ113、試料接続端子114を
介して、被測定I C105ヘデジタル信号が供給され
る。被測定ICは、前記デジタル信号に応答して出力信
号を生じる。前記出力信号の中の1つは、試料接続端子
214、スイッチ22人比較器222、遅延回y&22
1を介して記憶装置103に入力される。もう1つの出
力信号は、試料接続端子314、スイッチ323、比較
器222、遅延回路321を介して記憶装置103に入
力される。その後、処理装置101によって、正常な信
号が被測定IC105かも出力されているか否かが判別
される。一方、時間測定器104が、試料接続端子21
4.314を介して記憶装置103へ入力される信号の
時間的ばらつき等を測定し、被測定ICの良否の判別等
を行なう。
高精度な時間設定を行なうためには、信号路1〜3の各
供給信号路、各受信信号路の伝搬時間を等しくする必要
がある。この伝搬時間を調整するために、遅延回路11
1%121,211.221,311゜321が設けら
れている。
供給信号路、各受信信号路の伝搬時間を等しくする必要
がある。この伝搬時間を調整するために、遅延回路11
1%121,211.221,311゜321が設けら
れている。
以下、伝搬時間のばらつき即ち、スキューを調整する方
法を述べる。第2図、第3図は、本発明のスキュー調整
装置のブロック図で、第4図、第5図は各々第2図、第
3図を説明するためのタイミング図である。第1図と同
一部分はには同一符号を付している。まず第2図、第4
図を用いて説明する。第2図において、試料接続端子1
14゜214.314と共通結合点Cの間には、各々等
しく・長さの電線at、a2、a3が接続されている。
法を述べる。第2図、第3図は、本発明のスキュー調整
装置のブロック図で、第4図、第5図は各々第2図、第
3図を説明するためのタイミング図である。第1図と同
一部分はには同一符号を付している。まず第2図、第4
図を用いて説明する。第2図において、試料接続端子1
14゜214.314と共通結合点Cの間には、各々等
しく・長さの電線at、a2、a3が接続されている。
スイッチ113.223.323は閉状態、他のスイッ
チは開状態である。遅延回路111.121,211,
221.311.321は調整可能範囲の中点にある。
チは開状態である。遅延回路111.121,211,
221.311.321は調整可能範囲の中点にある。
この状態で、時刻TOにおいてトリガ信号V!を処理装
#101および時間測定器104に印加する。トリガ信
号My K応答して、デジタル信号発生器102は第4
図に示すような基準信号を発生する。前記基準信号は、
信号路1内の供給信号路によってτlの遅延を生じ又、
電線at−a3および信号路2、3内の信号受信路によ
って遅延を生じる。従って、基準信号が信号路lおよび
信号路2.3を介して記憶装置103へ入力されるまで
の時間は各々、τ2、τ3となる。τ2、τ3は時間測
定器104によって測定さ、れる。次に、τ2をτ3と
等しくなるように遅延回路221の遅延時間を調節し、
信号路2.3の受信信号路の遅延時間を等しくする。次
に、第3図に示すように、スイッチ123および213
を閉状態、他のスイッチを開状態にする。その後、トリ
ガ信号Vtに応答してデジタル信号発生器102bt第
5図の基準信号を発生し、同時に時間測定器104が時
間の測定な開始する。前記基準信号は、信号路1の受信
信号路によってτ4の遅延を生じ、従って、電線al、
a2および信号路1,2によってτ5の遅延を生じる。
#101および時間測定器104に印加する。トリガ信
号My K応答して、デジタル信号発生器102は第4
図に示すような基準信号を発生する。前記基準信号は、
信号路1内の供給信号路によってτlの遅延を生じ又、
電線at−a3および信号路2、3内の信号受信路によ
って遅延を生じる。従って、基準信号が信号路lおよび
信号路2.3を介して記憶装置103へ入力されるまで
の時間は各々、τ2、τ3となる。τ2、τ3は時間測
定器104によって測定さ、れる。次に、τ2をτ3と
等しくなるように遅延回路221の遅延時間を調節し、
信号路2.3の受信信号路の遅延時間を等しくする。次
に、第3図に示すように、スイッチ123および213
を閉状態、他のスイッチを開状態にする。その後、トリ
ガ信号Vtに応答してデジタル信号発生器102bt第
5図の基準信号を発生し、同時に時間測定器104が時
間の測定な開始する。前記基準信号は、信号路1の受信
信号路によってτ4の遅延を生じ、従って、電線al、
a2および信号路1,2によってτ5の遅延を生じる。
これは、時間測定器104によって測定される。次に、
スイッチ123.313のみを閉状態にし、同様の測定
を行ない、信号路1゜3および電線al、a3による遅
延時間τ6が得られる。次に、τ5をτ6に等しくする
ように、遅延回路211を調節し、信号路2.3の信号
供給路の遅延時間を等しくする。以上の操作により、信
号路2.3の各供給信号路および受信信号路の遅延時間
は等しくなりたこととなる。しかしながら、信号路1の
信号供給路および信号受信路は、他の信号路の遅延時間
と等しくない。
スイッチ123.313のみを閉状態にし、同様の測定
を行ない、信号路1゜3および電線al、a3による遅
延時間τ6が得られる。次に、τ5をτ6に等しくする
ように、遅延回路211を調節し、信号路2.3の信号
供給路の遅延時間を等しくする。以上の操作により、信
号路2.3の各供給信号路および受信信号路の遅延時間
は等しくなりたこととなる。しかしながら、信号路1の
信号供給路および信号受信路は、他の信号路の遅延時間
と等しくない。
従りて、次に、信号路1の供給信号路の遅延時間を調整
するために、スイッチ113,323のみを閉状態にし
たときの信号路1.3および電線a1、a3による遅延
時間τ7と、スイッチ213,323のみを閉状態にし
たときの信号路2.3および電線a2、a3による遅延
時間τ8とを測定し、τ7とτ8が等しくなるように遅
延回路111を調整する。。
するために、スイッチ113,323のみを閉状態にし
たときの信号路1.3および電線a1、a3による遅延
時間τ7と、スイッチ213,323のみを閉状態にし
たときの信号路2.3および電線a2、a3による遅延
時間τ8とを測定し、τ7とτ8が等しくなるように遅
延回路111を調整する。。
信号路1の信号受信路の遅延時間を他の信号路のそれと
等しくする場合には、スイッチ123.213.323
のみを閉状態にし、前記同様にして、遅延回路121の
遅延時間を調整する。
等しくする場合には、スイッチ123.213.323
のみを閉状態にし、前記同様にして、遅延回路121の
遅延時間を調整する。
以上により、信号路1.2.3の各供給信号路、各受信
信号路の遅延時間は等しくなりtこことになる。
信号路の遅延時間は等しくなりtこことになる。
尚、本実施例では、スキュー調整時に、試料接続端子を
調整用端子とl−で使用したが、各信号路内の2個のス
イッチの結合点から試料接続端子までの長さと等しい電
線をスイッチの結合点に設け、その電線の一端を調整用
端子としてもよい。
調整用端子とl−で使用したが、各信号路内の2個のス
イッチの結合点から試料接続端子までの長さと等しい電
線をスイッチの結合点に設け、その電線の一端を調整用
端子としてもよい。
本発明によれば、極めて簡単な構成且つ手順で、各信号
路のスキューを等しくできる。
路のスキューを等しくできる。
第1図は本発明のスキュー調整装置を使用したIC測定
装置のブロック図。 第2図、第3図は、本発明のスキュー調整装置のブロッ
ク図。 第4図、第5図は本発明のスキュー幽整装置のタイミン
グ図。 1.2.3 :信号路、 101:処理装置、104
:時間測定器、 105 :被測定IC。
装置のブロック図。 第2図、第3図は、本発明のスキュー調整装置のブロッ
ク図。 第4図、第5図は本発明のスキュー幽整装置のタイミン
グ図。 1.2.3 :信号路、 101:処理装置、104
:時間測定器、 105 :被測定IC。
Claims (1)
- 【特許請求の範囲】 トリガ信号に応答してデジタル信号を出力するデジタル
信号発生手段と、前記デジタル信号が入力される第1〜
第n(nは整数)遅延手段と、前記第1〜第n遅延手段
と各々対に設けられた第m〜第(m+n−1)遅延手段
(mは整数)と、前記第1〜第nおよび第m〜第(m+
n−1)遅延手段を選択的に調整用端子に接続するスイ
ッチ手段と、前記各調整用端子を共通結合点から実質上
等しい長さの電線で接続する接続手段と、 前記第m〜第(m+n−1)遅延手段からの信号を記憶
する記憶手段と、前記トリガ信号発生時から前記記憶手
段への信号発生時までの時間を測定する測定手段とから
成るスキュー調整装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60026731A JPS61186014A (ja) | 1985-02-14 | 1985-02-14 | スキユ−調整装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60026731A JPS61186014A (ja) | 1985-02-14 | 1985-02-14 | スキユ−調整装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61186014A true JPS61186014A (ja) | 1986-08-19 |
Family
ID=12201455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60026731A Pending JPS61186014A (ja) | 1985-02-14 | 1985-02-14 | スキユ−調整装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61186014A (ja) |
-
1985
- 1985-02-14 JP JP60026731A patent/JPS61186014A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0184041B1 (ko) | 반도체 시험장치의 측정 신호의 타이밍 교정 방법 및 그 회로 | |
US6263463B1 (en) | Timing adjustment circuit for semiconductor test system | |
KR100269704B1 (ko) | 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로 | |
KR20010079990A (ko) | Ic 시험장치의 타이밍 교정방법 및 그 교정방법을이용한 교정기능을 갖는 ic 시험장치 | |
KR100736680B1 (ko) | 반도체 소자 테스트 장치의 캘리브레이션 방법 | |
JPH0980124A (ja) | 基準遅延時間の校正装置及び調整方法 | |
US6876938B2 (en) | Method to provide a calibrated path for multi-signal cables in testing of integrated circuits | |
JPS61186014A (ja) | スキユ−調整装置 | |
JP4156941B2 (ja) | 複数サンプリングデジタイザのチャンネル間スキュー補正装置及び補正方法 | |
KR102319127B1 (ko) | 비동기 패턴 데이터를 제공하는 피검사 디바이스 테스트 시스템 | |
KR20100005397A (ko) | 거리 측정 장치 및 방법 | |
WO2004038436A1 (ja) | 目標値の探索回路、目標値の探索方法及びこれを用いた半導体試験装置 | |
JP2561816B2 (ja) | タイミング較正方法 | |
CA1251937A (en) | Timer calibration method and apparatus | |
JPS63191979A (ja) | 伝送路パラメ−タ測定装置 | |
JPH0495784A (ja) | Ic試験装置のタイミング校正方法 | |
JP2000035461A (ja) | 半導体試験装置 | |
JPH0736300Y2 (ja) | タイミング校正装置 | |
US20050210332A1 (en) | Module with trigger bus for SOC tester and a method of timing calibration in the module | |
JP3067850U (ja) | 半導体試験装置 | |
JPH1138086A (ja) | 半導体試験装置 | |
JPH0980118A (ja) | Icテスタ | |
JP2002257901A (ja) | スキュータイミング調整装置および方法 | |
JPS6128877A (ja) | テストシステム | |
JP4900031B2 (ja) | 半導体試験装置 |