JPH0736300Y2 - タイミング校正装置 - Google Patents
タイミング校正装置Info
- Publication number
- JPH0736300Y2 JPH0736300Y2 JP1987183335U JP18333587U JPH0736300Y2 JP H0736300 Y2 JPH0736300 Y2 JP H0736300Y2 JP 1987183335 U JP1987183335 U JP 1987183335U JP 18333587 U JP18333587 U JP 18333587U JP H0736300 Y2 JPH0736300 Y2 JP H0736300Y2
- Authority
- JP
- Japan
- Prior art keywords
- calibration
- signal
- output
- drive circuit
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】 「産業上の利用分野」 この考案は例えばICのような素子の回路を試験する回路
試験装置に用いて好適なタイミング校正装置に関する。
試験装置に用いて好適なタイミング校正装置に関する。
「従来の技術」 IC試験装置では試験しようとするICのピン（端子）の数
だけ信号伝送路が設けられ、複数のピンに対して各別に
駆動信号を与え、被試験素子の応答出力と、期待値とを
比較し、一致不一致を見て良、不良を判定している。
だけ信号伝送路が設けられ、複数のピンに対して各別に
駆動信号を与え、被試験素子の応答出力と、期待値とを
比較し、一致不一致を見て良、不良を判定している。
このような回路試験装置では各信号路を伝播する信号の
伝播遅延時間が合致していないと、被試験回路の各ピン
に与えられる信号の位相が合致しないことになり、正規
の試験が行なえなくなる。
伝播遅延時間が合致していないと、被試験回路の各ピン
に与えられる信号の位相が合致しないことになり、正規
の試験が行なえなくなる。
このため従来よりIC試験装置のような回路試験装置では
各信号伝送路の伝播遅延時間を合わせるためのタイミン
グ校正装置が付設される。
各信号伝送路の伝播遅延時間を合わせるためのタイミン
グ校正装置が付設される。
第５図に従来のタイミング校正装置を示す。
第５図において100はICのような回路を試験する回路試
験装置の信号伝送路、200は被試験素子、300はタイミン
グ校正装置を示す。
験装置の信号伝送路、200は被試験素子、300はタイミン
グ校正装置を示す。
信号伝送路100はタイミング発生器101と、このタイミン
グ発生器101から出力されるタイミング信号を受けて実
波形を生成する波形生成部102と、この波形生成部102で
生成した実波形をタイミング校正のために所望の時間遅
らせて通過させる可変遅延回路103と、可変遅延回路103
から出力される実波形信号を増幅して出力する駆動回路
104と、駆動回路104の出力を選択的に取出す例えばリレ
ー接点等で構成される選択スイッチ105と、この選択ス
イッチ105によって取出した駆動信号を被試験素子200の
各ピンに与えるケーブル106とによって構成され、この
波形生成部102、可変遅延回路103、駆動回路104、選択
スイッチ105、ケーブル106から成る信号伝送路100が被
試験素子200のピン数に対応して設けられる。
グ発生器101から出力されるタイミング信号を受けて実
波形を生成する波形生成部102と、この波形生成部102で
生成した実波形をタイミング校正のために所望の時間遅
らせて通過させる可変遅延回路103と、可変遅延回路103
から出力される実波形信号を増幅して出力する駆動回路
104と、駆動回路104の出力を選択的に取出す例えばリレ
ー接点等で構成される選択スイッチ105と、この選択ス
イッチ105によって取出した駆動信号を被試験素子200の
各ピンに与えるケーブル106とによって構成され、この
波形生成部102、可変遅延回路103、駆動回路104、選択
スイッチ105、ケーブル106から成る信号伝送路100が被
試験素子200のピン数に対応して設けられる。
タイミング校正装置300は校正用コンパレータ301と、こ
の校正用コンパレータ301の一方の入力端子302を選択的
に各ピンの信号伝送路100に接続するリレーマトリック
ス304と、リレーマトリックス304と各ピンの信号伝送路
100との間に接続した校正用スイッチ305と、校正用コン
パレータ301に比較電圧を与える設定器306とによって構
成される。設定器306はDA変換器306Aと、このDA変換器3
06Aに制御器等から送られて来るディジタル符号をラッ
チして与えるラッチ回路306Bとによって構成することが
できる。
の校正用コンパレータ301の一方の入力端子302を選択的
に各ピンの信号伝送路100に接続するリレーマトリック
ス304と、リレーマトリックス304と各ピンの信号伝送路
100との間に接続した校正用スイッチ305と、校正用コン
パレータ301に比較電圧を与える設定器306とによって構
成される。設定器306はDA変換器306Aと、このDA変換器3
06Aに制御器等から送られて来るディジタル符号をラッ
チして与えるラッチ回路306Bとによって構成することが
できる。
校正用コンパレータ301は三つの入力端子302,303,307を
有し、その一つの入力端子302にリレーマトリックス304
を通じて被校正信号を与え、また入力端子307には設定
器306から被校正信号のレベルが規定値を越えたか否か
を判定するための比較電圧を与える。また入力端子303
にはタイミング発生器101から校正用ストローブパルス
を与える。
有し、その一つの入力端子302にリレーマトリックス304
を通じて被校正信号を与え、また入力端子307には設定
器306から被校正信号のレベルが規定値を越えたか否か
を判定するための比較電圧を与える。また入力端子303
にはタイミング発生器101から校正用ストローブパルス
を与える。
このようにして校正用コンパレータ301は入力端子303に
校正用ストローブパルスが与えられるタイミングにおい
て被校正信号のレベルが比較電圧を越えているか否かを
判定し、その判定結果を第６図に示す信号SVとして出力
し、この判定出力信号を可変遅延回路103に与え、遅延
時間の設定を行なう。
校正用ストローブパルスが与えられるタイミングにおい
て被校正信号のレベルが比較電圧を越えているか否かを
判定し、その判定結果を第６図に示す信号SVとして出力
し、この判定出力信号を可変遅延回路103に与え、遅延
時間の設定を行なう。
この第５図に示す装置によれば被試験素子200を試験す
る場合には駆動スイッチ105がオンとされ、校正スイッ
チ305をオフに設定し、校正装置300を信号伝送路100か
ら切離して使用される。
る場合には駆動スイッチ105がオンとされ、校正スイッ
チ305をオフに設定し、校正装置300を信号伝送路100か
ら切離して使用される。
これに対し信号伝送路100の信号伝播時間を校正する場
合には駆動スイッチ105をオフに設定し、校正スイッチ3
05をオンに設定する。
合には駆動スイッチ105をオフに設定し、校正スイッチ3
05をオンに設定する。
この状態で駆動回路104から駆動信号を出力させ、この
駆動信号を校正スイッチ305とリレーマトリックス304を
通じて校正用コンパレータ301の入力端子302に被校正信
号EVS（第６図）として与える。校正用コンパレータ301
に与える比較電圧CVを被試験素子200のタイミング規定
レベルに合致させ、校正用ストローブパルスSTBが与え
られるタイミングで入力端子302に与えられる被校正信
号EVSのレベルが比較電圧CVを越えているか否かを判定
する。
駆動信号を校正スイッチ305とリレーマトリックス304を
通じて校正用コンパレータ301の入力端子302に被校正信
号EVS（第６図）として与える。校正用コンパレータ301
に与える比較電圧CVを被試験素子200のタイミング規定
レベルに合致させ、校正用ストローブパルスSTBが与え
られるタイミングで入力端子302に与えられる被校正信
号EVSのレベルが比較電圧CVを越えているか否かを判定
する。
可変遅延回路103の遅延時間を例えば漸次その値が減少
するようなディジタル信号DSの供給によって遅延時間を
最大状態から漸次小さくなる方向に制御し、ストローブ
パルスSTBが被校正信号EVSを検出した時点で校正用コン
パレータ301が出力する検出信号SVを可変遅延回路103に
与えディジタル信号DSの値の減少を停止させて遅延量を
固定する。この遅延量の固定によって校正を終了する。
するようなディジタル信号DSの供給によって遅延時間を
最大状態から漸次小さくなる方向に制御し、ストローブ
パルスSTBが被校正信号EVSを検出した時点で校正用コン
パレータ301が出力する検出信号SVを可変遅延回路103に
与えディジタル信号DSの値の減少を停止させて遅延量を
固定する。この遅延量の固定によって校正を終了する。
この校正動作を被試験素子200に接続された全ての信号
伝送路について行なえば各信号伝送路100の伝播遅延時
間を校正することができる。
伝送路について行なえば各信号伝送路100の伝播遅延時
間を校正することができる。
［考案が解決しようとする問題点］ 従来のタイミング校正装置によれば確かに波形生成部10
2、可変遅延回路103、駆動回路104、校正スイッチ305、
リレーマトリックス304から成る縦続回路の伝播遅延時
間を各信号伝送路100毎に合致させることはできる。
2、可変遅延回路103、駆動回路104、校正スイッチ305、
リレーマトリックス304から成る縦続回路の伝播遅延時
間を各信号伝送路100毎に合致させることはできる。
然し乍ら各信号伝送路100に使われているケーブル106の
伝播遅延時間のバラツキは修正されない。また駆動回路
104の出力端子と校正用コンパレータ301、入力端子302
の間の部分で生じる各信号伝送路毎の伝播遅延時間のバ
ラツキも修正されない。
伝播遅延時間のバラツキは修正されない。また駆動回路
104の出力端子と校正用コンパレータ301、入力端子302
の間の部分で生じる各信号伝送路毎の伝播遅延時間のバ
ラツキも修正されない。
従って各信号伝送路別に見るとケーブル106の部分の伝
播遅延時間のバラツキ及び駆動回路104の出力端子と校
正用コンパレータ301の入力端子302の間の部分で生じる
伝播遅延時間のバラツキに相当するタイミング誤差が信
号伝送路100の相互間で発生していることになる。
播遅延時間のバラツキ及び駆動回路104の出力端子と校
正用コンパレータ301の入力端子302の間の部分で生じる
伝播遅延時間のバラツキに相当するタイミング誤差が信
号伝送路100の相互間で発生していることになる。
ケーブル106は一般に同軸ケーブルが用いられるが、単
位長当りの伝播遅延時間が均一に揃っているケーブルは
高価である。また単位長当りの伝播遅延時間が均一に揃
っているケーブルを使ったとしても各信号伝送路に接続
するために一定長ずつ切断したとしても、そこには多少
のバラツキが存在し、全てのケーブルについて伝播遅延
時間を均一にすることはむずかしい。また手間も掛る欠
点がある。
位長当りの伝播遅延時間が均一に揃っているケーブルは
高価である。また単位長当りの伝播遅延時間が均一に揃
っているケーブルを使ったとしても各信号伝送路に接続
するために一定長ずつ切断したとしても、そこには多少
のバラツキが存在し、全てのケーブルについて伝播遅延
時間を均一にすることはむずかしい。また手間も掛る欠
点がある。
「問題点を解決するための手段」 この考案では、 被試験回路に与える波形を具備した信号を発生する波形
生成部、この波形生成部から出力される信号の波形を必
要量遅延させる可変遅延回路、この可変遅延回路から出
力される信号を増幅して出力する駆動回路が縦続接続さ
れて構成された信号伝送路と、 この信号伝送路から出力される駆動信号を選択的に取出
す選択スイッチと、 この選択スイッチによって取出した駆動信号を被試験回
路に与えるケーブルと、 必要に応じて駆動信号を出力することができる校正用駆
動回路と、 この校正用駆動回路から出力される校正用駆動信号を信
号伝送路を構成する駆動回路の出力端子に選択的に与え
る校正用スイッチと、 一方の入力端子に校正用ストローブパルスが与えられ、
他方の入力端子に校正用スイッチを通じて被校正信号が
与えられストローブパルスの供給時点で被校正信号のレ
ベルが所定値に達していることを検出する校正用コンパ
レータと、 上記駆動回路の出力端子に、上記校正用駆動回路を上記
校正用スイッチを通じて選択的に接続すると共に、その
選択接続された出力端子に接続されている駆動用スイッ
チをオフとして、上記校正用駆動回路から校正用信号を
出力し、その選択接続された出力端子からの反射を上記
校正用コンパレータに入力して上記選択接続された出力
端子と上記校正用コンパレータとの間の伝播遅延時間を
測定する手段と、 上記校正用コンパレータを上記駆動回路の出力端子に上
記校正用スイッチを通じて選択的に接続すると共にその
選択接続された出力端子に接続されている駆動用スイッ
チをオンとし、上記被試験素子を上記ケーブルから離し
た状態で、上記選択接続された出力端子にこれに接続さ
れている駆動回路から校正用信号を出力し、その校正用
信号の直接波と、上記ケーブル開放端からの反射波とを
上記校正用コンパレータに入力して、これら直接波と反
射波との時間差から上記駆動回路に接続されたケーブル
の伝播遅延時間を測定する手段と、 によってタイミング校正装置を構成したものである。
生成部、この波形生成部から出力される信号の波形を必
要量遅延させる可変遅延回路、この可変遅延回路から出
力される信号を増幅して出力する駆動回路が縦続接続さ
れて構成された信号伝送路と、 この信号伝送路から出力される駆動信号を選択的に取出
す選択スイッチと、 この選択スイッチによって取出した駆動信号を被試験回
路に与えるケーブルと、 必要に応じて駆動信号を出力することができる校正用駆
動回路と、 この校正用駆動回路から出力される校正用駆動信号を信
号伝送路を構成する駆動回路の出力端子に選択的に与え
る校正用スイッチと、 一方の入力端子に校正用ストローブパルスが与えられ、
他方の入力端子に校正用スイッチを通じて被校正信号が
与えられストローブパルスの供給時点で被校正信号のレ
ベルが所定値に達していることを検出する校正用コンパ
レータと、 上記駆動回路の出力端子に、上記校正用駆動回路を上記
校正用スイッチを通じて選択的に接続すると共に、その
選択接続された出力端子に接続されている駆動用スイッ
チをオフとして、上記校正用駆動回路から校正用信号を
出力し、その選択接続された出力端子からの反射を上記
校正用コンパレータに入力して上記選択接続された出力
端子と上記校正用コンパレータとの間の伝播遅延時間を
測定する手段と、 上記校正用コンパレータを上記駆動回路の出力端子に上
記校正用スイッチを通じて選択的に接続すると共にその
選択接続された出力端子に接続されている駆動用スイッ
チをオンとし、上記被試験素子を上記ケーブルから離し
た状態で、上記選択接続された出力端子にこれに接続さ
れている駆動回路から校正用信号を出力し、その校正用
信号の直接波と、上記ケーブル開放端からの反射波とを
上記校正用コンパレータに入力して、これら直接波と反
射波との時間差から上記駆動回路に接続されたケーブル
の伝播遅延時間を測定する手段と、 によってタイミング校正装置を構成したものである。
この考案の構成によれば校正装置に校正用駆動回路を設
けたことにより、ケーブルの伝播遅延時間と、駆動回路
の出力端子から校正用コンパレータの入力までの間の伝
播遅延時間を別々に求めることができる。
けたことにより、ケーブルの伝播遅延時間と、駆動回路
の出力端子から校正用コンパレータの入力までの間の伝
播遅延時間を別々に求めることができる。
よってケーブルの基準となる基準伝播遅延時間と、駆動
回路の出力端子から校正用コンパレータまでの基準伝播
遅延時間を用意し、この基準伝播遅延時間と、実測して
求めた実測伝播遅延時間との誤差値を求め、この誤差値
によって波形生成部に与えるタイミングパルス又は校正
用コンパレータに与えるストローブパルスのタイミング
を修正し、その修正状態で駆動回路から出力される実波
形信号が所定のタイミングで与えられるストローブパル
スによって校正用コンパレータにおいて検出できるよう
に可変遅延回路の遅延量を調整して可変遅延回路の遅延
量を決定する。この校正動作を各信号伝送路毎に行な
う。
回路の出力端子から校正用コンパレータまでの基準伝播
遅延時間を用意し、この基準伝播遅延時間と、実測して
求めた実測伝播遅延時間との誤差値を求め、この誤差値
によって波形生成部に与えるタイミングパルス又は校正
用コンパレータに与えるストローブパルスのタイミング
を修正し、その修正状態で駆動回路から出力される実波
形信号が所定のタイミングで与えられるストローブパル
スによって校正用コンパレータにおいて検出できるよう
に可変遅延回路の遅延量を調整して可変遅延回路の遅延
量を決定する。この校正動作を各信号伝送路毎に行な
う。
従ってこの考案によればケーブル及び校正装置に伝播遅
延時間のバラツキがあっても、このバラツキが可変遅延
回路の遅延量に加味されて設定される。この結果各信号
伝送路毎に伝播遅延時間が一定値に揃えられ、被試験素
子の各ピンに与えられる信号の位相を合致させることが
できる。
延時間のバラツキがあっても、このバラツキが可変遅延
回路の遅延量に加味されて設定される。この結果各信号
伝送路毎に伝播遅延時間が一定値に揃えられ、被試験素
子の各ピンに与えられる信号の位相を合致させることが
できる。
「実施例」 第１図にこの考案の一実施例を示す。図中100は回路試
験装置を構成する信号伝送路、200は被試験素子、300は
タイミング校正装置を示す。
験装置を構成する信号伝送路、200は被試験素子、300は
タイミング校正装置を示す。
信号伝送路100と、被試験素子200の部分は第５図で説明
した従来の構造と全く同じである。
した従来の構造と全く同じである。
この考案においてはタイミング校正装置300に校正用駆
動回路308と演算処理装置309を設け、校正用駆動回路30
8から実波形を出力し、この実波形の反射波を利用して
校正用コンパレータ301と駆動回路104の間の伝播遅延時
間と、ケーブル106の伝播遅延時間とを各別に計測し、
この実測値を演算処理装置309で基準値と比較して実測
値と基準値との誤差値を求め、その誤差値を加味して可
変遅延回路103の遅延時間を校正する。
動回路308と演算処理装置309を設け、校正用駆動回路30
8から実波形を出力し、この実波形の反射波を利用して
校正用コンパレータ301と駆動回路104の間の伝播遅延時
間と、ケーブル106の伝播遅延時間とを各別に計測し、
この実測値を演算処理装置309で基準値と比較して実測
値と基準値との誤差値を求め、その誤差値を加味して可
変遅延回路103の遅延時間を校正する。
校正用駆動回路308はタイミング発生器101からタイミン
グ信号が与えられることによって実波形を発生する。こ
の実波形は校正用コンパレータ301に直接入力されると
共にリレーマトリックス304を通じて駆動回路104の出力
端子に与えられる。
グ信号が与えられることによって実波形を発生する。こ
の実波形は校正用コンパレータ301に直接入力されると
共にリレーマトリックス304を通じて駆動回路104の出力
端子に与えられる。
校正の準備として予めケーブル106の伝播遅延時間T
BCと、駆動回路104の出力と校正用コンパレータ301の間
の伝播遅延時間TBDとを求める。
BCと、駆動回路104の出力と校正用コンパレータ301の間
の伝播遅延時間TBDとを求める。
このため伝播遅延時間TBDとTBCは例えば次のようにして
計測される。
計測される。
TBDの計測 選択スイッチ105をオフにし、校正用スイッチ305をオン
にした状態で校正用駆動回路308から実波形を出力させ
る。この実波形の出力により校正用コンパレータ301に
は第２図に示す直接波EVS1と、駆動回路104の出力端子
の部分で反射して校正用コンパレータ301に帰って来る
反射波EVS2とが入力される。
にした状態で校正用駆動回路308から実波形を出力させ
る。この実波形の出力により校正用コンパレータ301に
は第２図に示す直接波EVS1と、駆動回路104の出力端子
の部分で反射して校正用コンパレータ301に帰って来る
反射波EVS2とが入力される。
直接波EVS1と反射波EVS2の特定部分の時間差を計測する
と校正用コンパレータ301の入力端子302と、駆動回路10
4の出力端子の間の伝播遅延時間TBDの２倍の値が求めら
れる。
と校正用コンパレータ301の入力端子302と、駆動回路10
4の出力端子の間の伝播遅延時間TBDの２倍の値が求めら
れる。
このため設定器306には所定の時間差を持たせてラッチ
回路306Bに与えるディジタル値を書替え、二つの比較電
圧CV1とCV2を発生させ、校正用ストローブパルスの供給
時点において直接波EVS1の立上りの例えば50％点及び反
射波EVS2の立上りの50％点の電圧と比較し、50％点相互
の時間差２TBDを持つパルスP1,P2（第２図）が校正用コ
ンパレータ301から出力される。
回路306Bに与えるディジタル値を書替え、二つの比較電
圧CV1とCV2を発生させ、校正用ストローブパルスの供給
時点において直接波EVS1の立上りの例えば50％点及び反
射波EVS2の立上りの50％点の電圧と比較し、50％点相互
の時間差２TBDを持つパルスP1,P2（第２図）が校正用コ
ンパレータ301から出力される。
このパルスP1,P2は演算処理装置309に取込まれる。演算
処理装置309は例えばマイクロコンピュータによって構
成することができ、パルスP1とP2の時間差２TBDを計測
し、この計測値から校正用コンパレータ301の入力端子3
01と駆動回路104の出力端子との間の伝播遅延時間TBDを
算出する。
処理装置309は例えばマイクロコンピュータによって構
成することができ、パルスP1とP2の時間差２TBDを計測
し、この計測値から校正用コンパレータ301の入力端子3
01と駆動回路104の出力端子との間の伝播遅延時間TBDを
算出する。
TBCの計測 被試験素子200を取除いた状態で選択スイッチ105と校正
用スイッチ305をオンにし、その状態で駆動回路104から
実波形を出力させる。この実波形の出力により校正用コ
ンパレータ301には第３図に示すように直接波EVS3とケ
ーブル106の開放端で反射した反射波EVS4が与えられ
る。
用スイッチ305をオンにし、その状態で駆動回路104から
実波形を出力させる。この実波形の出力により校正用コ
ンパレータ301には第３図に示すように直接波EVS3とケ
ーブル106の開放端で反射した反射波EVS4が与えられ
る。
直接波EVS3と反射波EVS4の例えば50％点に対応する比較
電圧CV3とCV4を時間差を持たせて校正用コンパレータ30
1に与えストローブパルスの供給時点で直接波EVS3と反
射波EVS4が比較電圧CV3とCV4を例えば越えていることを
検出し、その検出時点を示すパルスP3,P4を出力する。
電圧CV3とCV4を時間差を持たせて校正用コンパレータ30
1に与えストローブパルスの供給時点で直接波EVS3と反
射波EVS4が比較電圧CV3とCV4を例えば越えていることを
検出し、その検出時点を示すパルスP3,P4を出力する。
パルスP3,P4は演算処理装置309に取込まれ、その時間差
２TBCを計測し、その計測値２TBCからケーブル106の伝
播遅延時間TBCを求める。
２TBCを計測し、その計測値２TBCからケーブル106の伝
播遅延時間TBCを求める。
演算処理装置309はこのようにして求めた伝播遅延時間T
BDとTBCを予め記憶している基準値と比較し、その誤差
を求める。誤差が例えば基準値に対して大きい場合を＋
ΔTBD，＋ΔTBCと表現し、基準値より小さい場合は−Δ
TBD，−ΔTBCと表現する。
BDとTBCを予め記憶している基準値と比較し、その誤差
を求める。誤差が例えば基準値に対して大きい場合を＋
ΔTBD，＋ΔTBCと表現し、基準値より小さい場合は−Δ
TBD，−ΔTBCと表現する。
校正動作 誤差値ΔTBD及びΔTBCが求められると、本来の校正動作
を行なう。校正の対象は信号伝送路100であり、この部
分の伝播遅延時間TABを各信号路毎にそれぞれ正規の値
に合致させる校正を行なう。この校正時にケーブル106
の伝播遅延時間のバラツキを修正する校正も行なう。
を行なう。校正の対象は信号伝送路100であり、この部
分の伝播遅延時間TABを各信号路毎にそれぞれ正規の値
に合致させる校正を行なう。この校正時にケーブル106
の伝播遅延時間のバラツキを修正する校正も行なう。
校正時は選択スイッチ105をオフとし、校正用スイッチ3
05をオンに設定する。この状態で波形生成部102にタイ
ミング発生器101からタイミング信号を与え波形生成部1
02から実波形を発生させる。
05をオンに設定する。この状態で波形生成部102にタイ
ミング発生器101からタイミング信号を与え波形生成部1
02から実波形を発生させる。
この実波形信号は可変遅延回路103を通じて駆動回路104
に与えられ、駆動回路104から出力される。駆動回路104
から出力された実波形信号EVS5（第４図参照）は校正ス
イッチ305とリレーマトリックス304を通じて校正用コン
パレータ301に与えられる。
に与えられ、駆動回路104から出力される。駆動回路104
から出力された実波形信号EVS5（第４図参照）は校正ス
イッチ305とリレーマトリックス304を通じて校正用コン
パレータ301に与えられる。
校正用コンパレータ301では被試験素子200の規格で決ま
る比較レベルの値に対応した比較電圧CV5（第４図参
照）が設定器306から与えられ、また規定のタイミング
を持つストローブパルスが与えられ、このストローブパ
ルスのタイミングで実波形信号EVS5の電圧が比較電圧CV
5を越えるか否かを検出する。可変遅延回路103の遅延時
間を例えばディジタル信号DSによって最大の状態から漸
次小さくなる方向に変化させ、実波形信号CV5の電圧が
ストローブパルスのタイミングにおいて初めて比較電圧
CV5を越えた時点で可変遅延回路103の遅延時間を固定す
る。
る比較レベルの値に対応した比較電圧CV5（第４図参
照）が設定器306から与えられ、また規定のタイミング
を持つストローブパルスが与えられ、このストローブパ
ルスのタイミングで実波形信号EVS5の電圧が比較電圧CV
5を越えるか否かを検出する。可変遅延回路103の遅延時
間を例えばディジタル信号DSによって最大の状態から漸
次小さくなる方向に変化させ、実波形信号CV5の電圧が
ストローブパルスのタイミングにおいて初めて比較電圧
CV5を越えた時点で可変遅延回路103の遅延時間を固定す
る。
このとき駆動回路104と校正用コンパレータ301までの間
の校正系に伝播遅延時間TBDに＋ΔTBDの誤差を持ってい
る場合は、実波形信号EVS5が正規のタイミングよりΔT
BDだけ遅れて校正用コンパレータ301に入力されるか
ら、校正用コンパレータ301に与える校正用ストローブ
パルスのタイミングを正規のタイミングより＋ΔTBDだ
け遅らせればよい。
の校正系に伝播遅延時間TBDに＋ΔTBDの誤差を持ってい
る場合は、実波形信号EVS5が正規のタイミングよりΔT
BDだけ遅れて校正用コンパレータ301に入力されるか
ら、校正用コンパレータ301に与える校正用ストローブ
パルスのタイミングを正規のタイミングより＋ΔTBDだ
け遅らせればよい。
また伝播遅延時間TBDに−ΔTBDの誤差を持つ場合は、実
波形信号EVS5が正規のタイミングよりΔTBDだけ速く校
正用コンパレータ301に入力されるから、この場合はス
トローブパルスを正規のタイミングよりΔTBDだけ進ま
せればよい。
波形信号EVS5が正規のタイミングよりΔTBDだけ速く校
正用コンパレータ301に入力されるから、この場合はス
トローブパルスを正規のタイミングよりΔTBDだけ進ま
せればよい。
このようにストローブパルスのタイミングを修正するこ
とにより駆動回路104と校正用コンパレータ301の間の伝
播遅延時間TBDの誤差ΔTBDによる計測誤差を除去するこ
とができる。
とにより駆動回路104と校正用コンパレータ301の間の伝
播遅延時間TBDの誤差ΔTBDによる計測誤差を除去するこ
とができる。
更に校正動作によって可変遅延回路103の遅延時間が決
定された時点で、その遅延時間にケーブル106の伝播遅
延時間のバラツキ誤差値を加え修正すればケーブル106
の伝播遅延時間TBCのバラツキを修正することができ
る。
定された時点で、その遅延時間にケーブル106の伝播遅
延時間のバラツキ誤差値を加え修正すればケーブル106
の伝播遅延時間TBCのバラツキを修正することができ
る。
このためには一例として演算処理装置309に保持したケ
ーブル106の伝播遅延時間TBCの誤差値ΔTBCを可変遅延
回路103に与え、校正用コンパレータ301の検出信号で固
定された遅延時間にケーブル106の伝播遅延時間の誤差
値ΔTBCを加算するように構成することができる。
ーブル106の伝播遅延時間TBCの誤差値ΔTBCを可変遅延
回路103に与え、校正用コンパレータ301の検出信号で固
定された遅延時間にケーブル106の伝播遅延時間の誤差
値ΔTBCを加算するように構成することができる。
伝播遅延時間TBCの誤差値を加える極性は誤差値ΔTBCが
基準値から大きく、＋ΔTBCの場合は可変遅延回路103に
設定された遅延時間τに対して減算方向に加えτ−ΔT
BCとする。
基準値から大きく、＋ΔTBCの場合は可変遅延回路103に
設定された遅延時間τに対して減算方向に加えτ−ΔT
BCとする。
また伝播遅延時間TBCの誤差値が基準値より小さく−ΔT
BCの場合は可変遅延回路103に設定された遅延時間τに
対し加算方向に加えτ＋ΔTBCに修正する。
BCの場合は可変遅延回路103に設定された遅延時間τに
対し加算方向に加えτ＋ΔTBCに修正する。
このように可変遅延回路103の遅延時間τにケーブル106
の誤差値ΔTBCを加えて修正することにより、ケーブル1
06の伝播遅延時間のバラツキは修正され、どの信号伝送
路100の伝播遅延時間も所定値に揃えることができる。
の誤差値ΔTBCを加えて修正することにより、ケーブル1
06の伝播遅延時間のバラツキは修正され、どの信号伝送
路100の伝播遅延時間も所定値に揃えることができる。
尚、他の方法としては校正時にケーブル106の伝播遅延
時間の誤差値ΔTBCをタイミング発生器101に与え、タイ
ミング発生器101から波形生成部102に与えるタイミング
信号を誤差値ΔTBCに応じて進み、遅れを持たせ、この
進み、遅れの修正によって可変遅延回路103に設定され
る遅延時間を補正するようにすることができる。
時間の誤差値ΔTBCをタイミング発生器101に与え、タイ
ミング発生器101から波形生成部102に与えるタイミング
信号を誤差値ΔTBCに応じて進み、遅れを持たせ、この
進み、遅れの修正によって可変遅延回路103に設定され
る遅延時間を補正するようにすることができる。
つまりケーブル106の伝播遅延時間が基準値より大きい
値となる誤差値＋ΔTBCを持つ場合はタイミング発生器1
01から波形生成部102に与えるタイミング信号を正規の
タイミングよりΔTBCだけ進ませて送り出すようにタイ
ミング発生器101を制御する。
値となる誤差値＋ΔTBCを持つ場合はタイミング発生器1
01から波形生成部102に与えるタイミング信号を正規の
タイミングよりΔTBCだけ進ませて送り出すようにタイ
ミング発生器101を制御する。
このようにすれば校正用コンパレータ301に入力される
校正用の実波形信号EVS5は本来のタイミングよりΔTBC
だけ速くなり、これがためにストローブパルスによって
実波形信号EVS5が検出されるタイミングが早まるため可
変遅延回路103に設定される遅延時間は誤差値ΔTBCだけ
小さい値に設定され、これによってケーブル106の伝播
遅延時間TBCの誤差値ΔTBCは除去される。
校正用の実波形信号EVS5は本来のタイミングよりΔTBC
だけ速くなり、これがためにストローブパルスによって
実波形信号EVS5が検出されるタイミングが早まるため可
変遅延回路103に設定される遅延時間は誤差値ΔTBCだけ
小さい値に設定され、これによってケーブル106の伝播
遅延時間TBCの誤差値ΔTBCは除去される。
またケーブル106の伝播遅延時間TBCが基準値より小さい
場合は波形生成部102に与えるタイミング信号のタイミ
ングを正規のタイミングより誤差値ΔTBCだけ遅らせれ
ばよい。このようにすれば校正用コンパレータ301で実
波形信号EVS5が検出されるタイミングは本来のタイミン
グより遅くなり、可変遅延回路103の遅延時間はΔTBCだ
け大きい値に設定され、これによってケーブル106の伝
播遅延時間TBCの誤差ΔTBCの影響は除去される。
場合は波形生成部102に与えるタイミング信号のタイミ
ングを正規のタイミングより誤差値ΔTBCだけ遅らせれ
ばよい。このようにすれば校正用コンパレータ301で実
波形信号EVS5が検出されるタイミングは本来のタイミン
グより遅くなり、可変遅延回路103の遅延時間はΔTBCだ
け大きい値に設定され、これによってケーブル106の伝
播遅延時間TBCの誤差ΔTBCの影響は除去される。
尚、ケーブル106の伝播遅延時間TBCの誤差値ΔTBCによ
る影響を除去するための校正方法としては波形生成部10
2に与えるタイミング信号のタイミングは一定に保持さ
せ、これに代えてストローブパルスのタイミングを進
み、遅れさせて可変遅延回路103の遅延時間を修正する
ようにしてもよい。
る影響を除去するための校正方法としては波形生成部10
2に与えるタイミング信号のタイミングは一定に保持さ
せ、これに代えてストローブパルスのタイミングを進
み、遅れさせて可変遅延回路103の遅延時間を修正する
ようにしてもよい。
「考案の効果」 以上説明したようにこの考案によれば被試験素子200の
各ピンに与える信号を伝送する信号伝送路100の伝播遅
延時間をケーブル106の伝播遅延時間にバラツキがあっ
ても正しく一定値に揃えることができる。よって被試験
素子200の位相が揃った試験パターン信号を与えること
ができるから試験精度が向上し、信頼性の高い試験を行
なうことができる。
各ピンに与える信号を伝送する信号伝送路100の伝播遅
延時間をケーブル106の伝播遅延時間にバラツキがあっ
ても正しく一定値に揃えることができる。よって被試験
素子200の位相が揃った試験パターン信号を与えること
ができるから試験精度が向上し、信頼性の高い試験を行
なうことができる。
またこの考案によればケーブル106の伝播遅延時間T
BCと、校正装置300の伝播遅延時間TBDを別々に計測して
求めたから、これらの伝播遅延時間TBCとTBDを精度よく
求めることができる。
BCと、校正装置300の伝播遅延時間TBDを別々に計測して
求めたから、これらの伝播遅延時間TBCとTBDを精度よく
求めることができる。
更にこの考案ではケーブル106の伝播遅延時間TBCと、校
正装置300の伝播遅延時間TBDを予め計測し、その計測値
を利用して信号伝送路100の伝播遅延時間を校正するか
ら、ケーブル106の伝播遅延時間TBCと校正装置300の伝
播遅延時間TBDは温度変動等によって変化しない値であ
るから一度計測すればかなり長期にわたってその計測値
を利用することができる。
正装置300の伝播遅延時間TBDを予め計測し、その計測値
を利用して信号伝送路100の伝播遅延時間を校正するか
ら、ケーブル106の伝播遅延時間TBCと校正装置300の伝
播遅延時間TBDは温度変動等によって変化しない値であ
るから一度計測すればかなり長期にわたってその計測値
を利用することができる。
よって試験開始毎にケーブル106と校正装置300の伝播遅
延時間を計測しなくて済むため試験を始めるまでの校正
動作に要する時間を短かくすることができる。
延時間を計測しなくて済むため試験を始めるまでの校正
動作に要する時間を短かくすることができる。
更にこの考案によれば信号伝送路100の伝播遅延時間を
校正する場合は選択スイッチ105をオフにして行なうか
らケーブル106の先に被試験素子200が接続されたままの
状態でも校正動作を行なうことができる。この結果被試
験素子200のテスト項目毎に温度変化等を加味しながら
必要に応じて随時校正を行なうことができる。
校正する場合は選択スイッチ105をオフにして行なうか
らケーブル106の先に被試験素子200が接続されたままの
状態でも校正動作を行なうことができる。この結果被試
験素子200のテスト項目毎に温度変化等を加味しながら
必要に応じて随時校正を行なうことができる。
またこの考案によれば校正時は選択スイッチ105をオフ
にし、ケーブル106を切離した状態にするから、このと
き校正用コンパレータ301の入力端子302に与えられる実
波形は反射波を含まない単一の立上り波形となる。この
ため比較電圧は立上りの範囲のどのレベルにも設定する
ことができ、レベル比較値を任意に採ることができる。
にし、ケーブル106を切離した状態にするから、このと
き校正用コンパレータ301の入力端子302に与えられる実
波形は反射波を含まない単一の立上り波形となる。この
ため比較電圧は立上りの範囲のどのレベルにも設定する
ことができ、レベル比較値を任意に採ることができる。
よって被試験素子200の規格によって決められるレベル
比較値を希望するレベル比較値に設定することができ、
どのような規格の被試験素子の試験も正確な校正を行な
った上で行なうことができる利点も得られる。
比較値を希望するレベル比較値に設定することができ、
どのような規格の被試験素子の試験も正確な校正を行な
った上で行なうことができる利点も得られる。
第１図はこの考案の一実施例を示すブロック図、第２図
乃至第４図はこの考案の動作を説明するための波形図、
第５図は従来の装置を説明するためのブロック図、第６
図は従来の装置の動作を説明するための波形図である。
乃至第４図はこの考案の動作を説明するための波形図、
第５図は従来の装置を説明するためのブロック図、第６
図は従来の装置の動作を説明するための波形図である。
フロントページの続き (56)参考文献 特開 昭60−151568（ＪＰ，Ａ) 特開 昭53−84787（ＪＰ，Ａ) 特開 昭60−138479（ＪＰ，Ａ) 特開 昭61−286768（ＪＰ，Ａ) 特開 昭59−15875（ＪＰ，Ａ) 実公 昭47−25916（ＪＰ，Ｙ１)
Claims (1)
- 【請求項１】A.被試験回路に与える波形を具備した信号
を発生する波形生成部、この波形生成部から出力される
信号の波形を必要量遅延させる可変遅延回路、この可変
遅延回路から出力される信号を増幅して出力する駆動回
路とが縦続接続されて校正された複数の信号伝送路と、 B.これら複数の信号伝送路から出力される駆動信号をそ
れぞれ取出す複数の駆動用スイッチと、 C.これら駆動用スイッチによって取出した駆動信号を被
試験回路にそれぞれ与える複数のケーブルと、 D.校正用駆動信号を出力することができる校正用駆動回
路と、 E.この校正用駆動回路から出力される校正用駆動信号を
上記複数の信号伝送路の上記駆動回路の出力端子の一つ
に選択的に与える校正用スイッチと、 F.一方の入力端子に校正用ストローブパルスが与えら
れ、他方の入力端子が上記校正用駆動回路及び上記校正
用スイッチの接続点に接続され、この他方の入力端子に
上記校正用スイッチを通じて被校正信号が与えられスト
ローブパルスの供給時点で被校正信号のレベルが所定値
に達していることを検出する校正用コンパレータと、 G.上記駆動回路の出力端子に、上記校正用駆動回路を上
記校正用スイッチを通じて選択的に接続すると共に、そ
の選択接続された出力端子に接続されている駆動用スイ
ッチをオフとして、上記校正用駆動回路から校正用信号
を出力し、その選択接続された出力端子からの反射を上
記校正用コンパレータに入力して上記選択接続された出
力端子と、上記校正用コンパレータとの間の伝播遅延時
間を測定する手段と、 H.上記校正用コンパレータを上記駆動回路の出力端子に
上記校正用スイッチを通じて選択的に接続すると共にそ
の選択接続された出力端子に接続されている駆動用スイ
ッチをオンとし、上記被試験素子を上記ケーブルから離
した状態で、上記選択接続された出力端子にこれに接続
されている駆動回路から校正用信号を出力し、その校正
用信号の直接波と、上記ケーブル開放端からの反射波と
を上記校正用コンパレータに入力して、これら直接波と
反射波との時間差から上記駆動回路に接続されたケーブ
ルの伝播遅延時間を測定する手段と、 によって構成されるタイミング校正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987183335U JPH0736300Y2 (ja) | 1987-11-30 | 1987-11-30 | タイミング校正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987183335U JPH0736300Y2 (ja) | 1987-11-30 | 1987-11-30 | タイミング校正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0187271U JPH0187271U (ja) | 1989-06-08 |
| JPH0736300Y2 true JPH0736300Y2 (ja) | 1995-08-16 |
Family
ID=31474757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987183335U Expired - Lifetime JPH0736300Y2 (ja) | 1987-11-30 | 1987-11-30 | タイミング校正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736300Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001183432A (ja) * | 1999-12-28 | 2001-07-06 | Advantest Corp | タイミング調整方法、半導体試験装置におけるタイミングキャリブレーション方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5915875A (ja) * | 1982-05-25 | 1984-01-26 | フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン | 自動テスト装置に於けるインタ−フエ−ス回路の歪補正 |
| JPS60138479A (ja) * | 1983-12-26 | 1985-07-23 | Advantest Corp | 論理回路試験装置 |
| JPS60151568A (ja) * | 1984-01-20 | 1985-08-09 | Hitachi Electronics Eng Co Ltd | 集積回路用テスタ |
| JPS61286768A (ja) * | 1985-06-13 | 1986-12-17 | Hitachi Ltd | テスト装置 |
-
1987
- 1987-11-30 JP JP1987183335U patent/JPH0736300Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0187271U (ja) | 1989-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556934B2 (en) | Timing calibration method and semiconductor device testing apparatus having timing calibration function | |
| US7414421B2 (en) | Insertable calibration device | |
| JP4255284B2 (ja) | 差動動作のためのシングル・エンド・チャネルの較正 | |
| US8339141B2 (en) | Method and apparatus for locating a fault in an electrical conductor, with interference compensation | |
| US5703489A (en) | Timing calibration circuit and method for test signals | |
| US6931338B2 (en) | System for providing a calibrated path for multi-signal cables in testing of integrated circuits | |
| US6924651B2 (en) | Printed board inspecting apparatus | |
| US6876938B2 (en) | Method to provide a calibrated path for multi-signal cables in testing of integrated circuits | |
| TWI451108B (zh) | 時序分析裝置及時序分析方法 | |
| US7363551B2 (en) | Systems and methods for measuring signal propagation delay between circuits | |
| JP2002139553A (ja) | 電子回路素子の端部位置特定およびジッタの測定装置 | |
| JPH0736300Y2 (ja) | タイミング校正装置 | |
| US5471145A (en) | Calibrating transition dependent timing errors in automatic test equipment using a precise pulse width generator | |
| JP2606806B2 (ja) | 信号経路の電気的伝播時間の確認方法 | |
| US20100018286A1 (en) | Calibration apparatus, contact judging method and semiconductor testing apparatus | |
| US20020158625A1 (en) | Test apparatus for parallel testing a number of electronic components and a method for calibrating the test apparatus | |
| JPH0210277A (ja) | 回路試験方法及びその装置 | |
| JP2602339Y2 (ja) | 半導体試験装置用遅延量測定回路 | |
| JPH0340835B2 (ja) | ||
| JP2002257901A (ja) | スキュータイミング調整装置および方法 | |
| JPH06324114A (ja) | テスタの自動校正の精度を改良するための方法 | |
| JP4900031B2 (ja) | 半導体試験装置 | |
| CN116125157A (zh) | 信号线缆延时测量系统 | |
| JPH034925B2 (ja) | ||
| SU1615647A1 (ru) | Способ определени места повреждений линий электропередач и св зи |