JPH06324114A

JPH06324114A - テスタの自動校正の精度を改良するための方法

Info

Publication number: JPH06324114A
Application number: JP6038052A
Authority: JP
Inventors: Jean-Marie Lemoine; ジーン−マリー・ルモーヌ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1993-04-29
Filing date: 1994-03-09
Publication date: 1994-11-25
Also published as: EP0622636A1

Abstract

(57)【要約】（修正有）【目的】伝播遅延を判定するための標準的な手法を、
テスタを自動校正するための反射測定にもとづく手法に
よって改良すること。【構成】メモリ・アクセス時間の測定精度を改良する
ために、予備ステップとしてテスタの自動校正が行なわ
れる。これは、テスタ１１の出力端子をＤＵＴ（被験
品）、通常はメモリ・チップ１２の適切なＩ／Ｏコンタ
クト・パッドに接続するグローバル送信ライン１３の伝
播遅延の判定から成る。グローバル送信ラインはそれぞ
れ、理想的な送信ライン要素である同軸ケーブル１３−
１と、不完全な送信ライン要素であり、コンタクト・プ
ローブ１６−１を含むプローブ・ヘッド１３−２から成
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ロジック・アレイ、メ
モリ・アレイを組込んだ高性能のバイポーラ、ＣＭＯＳ
ＶＬＳＩ半導体チップ等の電子部品のテストに関し、
特にウエハ・レベルでメモリ・アドレスへのアクセス時
間を正確に測定するために、テスタ出力端子とＳＲＡＭ
シリコン・チップ製品のＩ／Ｏ（入出力）コンタクト・
パッドとの間のグローバル送信ラインを正確に校正する
方法に関する。アドレス・アクセス時間（ＡＡＴ）は、
このパラメータによってメモリの応答速度が測定される
ので、ＳＲＡＭメモリの品質に関して重要な値である。

【０００２】

【従来の技術】従来のテスタでは、上記のアクセス時間
の測定の前に、グローバル送信ラインによって生じる伝
播遅延をなくすために自動校正という予備ステップが必
要である。グローバル送信ラインとは、テスタの出力端
子とチップのＩ／Ｏコンタクト・パッドを接続するライ
ンのことである。グローバル送信ラインは、基本的に２
つの要素から成る。同軸ケーブルの１線によって形成さ
れるほぼ理想的な送信ラインと、プローブ・ヘッドの構
造のため理想には程遠い送信ラインである。第１の要素
は、特性インピーダンスが比較的安定しているのに対し
て、スペース・トランスフォーマによって形成され、コ
ンタクト・プローブが先端で終端する第２の要素は、特
性インピーダンスが可変である。通常、同軸ケーブルの
特性インピーダンスは抵抗性（以下、Ｒｃと呼ぶ）であ
り、値は約５０オームである。プローブ・ヘッドの特性
インピーダンスもまた抵抗性であり、４０オーム乃至２
００オームの間で可変である。当業者には周知の通り、
プローブ・ヘッドの先端は全てマトリックスに配列さ
れ、チップのコンタクト・パッド・アレイに完全にマッ
チする。

【０００３】従来のテスタの自動校正法では、テスタと
は反対の側を開いたグローバル送信ラインのそれぞれに
ついて反射測定が１回行なわれる。そのため、信号がテ
スタから送られて送信ラインを伝播する。反射した信号
がテスタに戻るまでの時間が測定される。グローバル送
信ラインの伝播遅延（または送信遅延）は、測定時間、
いわゆる反射遅延の１／２とされる。全てのグローバル
送信ラインの伝播遅延がテーブルに格納され、このテー
ブルの値が、ドライバとレシーバの信号エッジの補正に
用いられる。現在の半導体チップでは、Ｉ／Ｏコンタク
ト・パッドが最大で１０００個にもなる。そのためテー
ブルの作成は実に時間のかかるタスクである。実際、こ
の手法で得られるのは、実際の伝播遅延を極めて荒く近
似したものである。これは、送信ラインのプローブ・ヘ
ッドが上述のように不完全であり、反射した信号のエッ
ジがランダムにシフトすることによる。

【０００４】

【発明が解決しようとする課題】本発明の目的は、伝播
遅延を判定するための標準的な手法を、テスタを自動校
正するための反射測定にもとづく手法によって改良する
ことである。

【０００５】本発明の他の目的は、終端を順次に開路及
び短絡としたグローバル送信ラインについて反射測定を
もとにした手法によって反射遅延の測定を行なうことで
ある。

【０００６】本発明の他の目的は、グローバル送信ライ
ンから見たインピーダンスを考慮した、反射測定にもと
づく手法によって反射遅延の測定を行なうことである。

【０００７】本発明の他の目的は、メモリ・チップのア
クセス時間を正確に判定することができる自動校正テス
タのための方法を提供することである。

【０００８】

【課題を解決するための手段】以下、この標準的アプロ
ーチの基本原理について図１を参照しながら説明する。

【０００９】図１は、典型的な生産設備に設置された、
テスト信号を生成するテスタ１１を含むテスト・ステー
ション１０の基本要素を示す。テストされる電子部品
は、標準的なテスト用治具（図示なし）に装着される。
例えば、ＤＵＴ（被験品）がＳＲＡＭチップであれば、
アクセス時間はＲＥＡＤモードで動作するメモリ・チッ
プの対応する入力コンタクト・パッドにアドレス（アド
レス・ビット）が印加される時間と、対応する出力コン
タクト・パッドにデータ（データアウト・ビット）が現
われる時間の間の遅延に相当する。言い換えると、アク
セス時間はテスタによって生成されたテスト信号がＤＵ
Ｔの入力コンタクト・パッド（アドレス・ビットに相
当）によって受信された時間から、この入力コンタクト
・パッドによって起動される出力コンタクト・パッドの
スイッチングまでの経過時間である。ＴＥＳＴ動作の
間、チップは適切な電源及びグラウンドにバイアスされ
る。アドレス・コンタクト・パッドとデータアウト・コ
ンタクト・パッドとに接続されたグローバル送信ライン
だけが起動され、他は抑制される。以下その手続きにつ
いて説明する。テスタ１１のドライバＤ１は、点Ａとし
たテスタ出力端子から遷移入力テスト信号を、点Ｂとし
たＤＵＴの入力コンタクト・パッドに、点Ａ、Ｂを結ぶ
グローバル送信ライン１３を通して送る。ＤＵＴの点Ｂ
では、レシーバＲ２がこのテスト信号を検出する。同様
にテスタ１１は、点ＡにつながるレシーバＲ１も含み、
これが点Ｂで反射されたテスト信号を検出する（点Ｂの
接続が開路か短絡路のいずれかの場合）。点ＣでＤＵＴ
のドライバＤ２によって出力された信号は、別のグロー
バル送信ライン１４によって、点Ｄでテスタ１１のレシ
ーバＲ３に返送される。対称性のために、テスタ１１で
はドライバＤ３も点Ｄに接続される。ドライバＤ２とレ
シーバＲ２は、簡単のためシリコンに形成されたオンチ
ップ回路である。一般的に、レシーバＲ２には２つの入
力インピーダンス値が可能である。約５０オーム乃至６
０オームの低インピーダンス値（上記の特性インピーダ
ンスＲｃに近い）と、約６Ｋオームの高インピーダンス
値である。レシーバの入力抵抗の正確な値は、構造によ
って決まるので、ＴＥＳＴ動作中には変化しない。一
方、ドライバＤ２の出力インピーダンス値は、ドライバ
の論理状態に応じて２オーム、５オーム等、非常に近接
した２つの値である。Ｒｃ値を持つ抵抗器が１つ、テス
タのドライバＤ１、Ｄ３の各出力にセットされ、グロー
バル送信ラインによって、その終端を開いた時に生じる
反射波信号が打ち消され、チップ・ドライバＤ２によっ
て出力された信号も打ち消される。当業者には明らかな
ように、図１に示したテスト・ステーション１０は、は
るかに多くのグローバル送信ラインを含み、これは少な
くともアクセス時間の測定に必要なＩ／Ｏコンタクト・
パッド数と同程度である。ＴＥＳＴ動作時、テスタ１１
は、信号が点Ａから点Ｄに送られる時の総遅延時間Ｔを
実際に測定する。この送信は、テスタからはループを形
成するように見える。ＡＢＣＤ等、一定のループについ
てＤＵＴのアクセス時間Ｔａを、すなわち点Ｂ、Ｃ間の
伝播遅延を得るには、点Ａ、Ｂ間のグローバル送信ライ
ン、すなわちＴｉ（ＡＢ）と、点Ｃ、Ｄ間のグローバル
送信ライン、すなわちＴｉ（ＣＤ）の伝播遅延を、上記
の総遅延時間Ｔから引く必要がある。

【００１０】現在、最新のテスタが用いられる高度な生
産設備で行なわれているように、上記のグローバル送信
ラインの伝播遅延は、テスタの自動校正時に適用される
標準的な反射測定法をもとにした反射遅延測定によって
判定される。この予備ステップは欠かせない。こうした
反射遅延測定を行なうために、ＤＵＴがテスト用治具か
ら取り外され、信号がテスタによって、例えば、グロー
バル送信ライン１３について、テスタ・ドライバＤ１に
よって送られる。この信号は点Ｂで反射される。点Ｂ
は、グローバル送信ライン１３の開路終端だからであ
る。反射した信号はテスタ・レシーバＲ１によって検出
される。１往復ＡＢＡの遅延、すなわち信号が点Ａから
出力され、点Ｂで反射されてから点Ａで検出されるまで
の遅延時間は、テスタが測定することも可能な反射遅延
Ｔｏになる。開路終端を持つこのグローバル送信ライン
１３の伝播遅延は、その半分にセットされる。他のグロ
ーバル送信ラインにもこれと同じ論理が適用され、反射
遅延測定のこの操作がＤＵＴを取り外した状態で各ライ
ンについて繰返される。伝播遅延が全て判定されてか
ら、結果がテスタのメモリにテーブルとして格納され、
その後、全てのＤＵＴアクセス時間の自動計算に用いら
れるだけでなく、テスタ１１によって生成されたテスト
信号間の不要なスキューをなくすためにも用いられる。
この計算は、テスタに組込まれた専用のマイクロコンピ
ュータによって実行される。

【００１１】この伝播遅延判定法が許容できるのは、グ
ローバル送信ライン１３等が「完全」な場合、すなわ
ち、特性インピーダンスが一定の場合である。しかし、
これは反射遅延測定がウエハ・レベルで影響を被る時
は、現実の生産現場の事例にはならない。理想的な送信
ライン要素は、同軸ケーブルによって形成される点Ａ、
Ｂ' 間に位置するグローバル送信ライン１３の１３−１
の部分だけであり、従ってこの部分は特性インピーダン
スが一定であり正確である。逆に、他の部分１３−２
は、スペース・トランスフォーマ１５−１と関連するコ
ンタクト・プローブ１６−１（チップのコンタクト・パ
ッド・アレイに複数のコンタクトを設けるには必須のプ
ローブ・ヘッド１７の部分）から成り、これは、判定さ
れる特性インピーダンスが一定の、理想的送信ラインの
１部とみなすことはできない。つまり、グローバル送信
ライン１３の点Ｂ、Ｂ' 間のこのような不完全な送信ラ
イン要素では、点ＡからＢへの信号の伝播遅延は、上記
の１往復の遅延または反射遅延の１／２に等しくならな
くなる。

【００１２】本発明者による実験によれば、現在一般に
入手できる最高品質のプローブ・ヘッドをもってして
も、誤差は常に１００ｐｓを超えるが低品質のプローブ
・ヘッドが採用されると、最高４００ｐｓと更に大きく
なる。従って、標準的な自動校正法の主な欠点は、伝播
遅延を判定する際のそれ自体の不正確さにあり、これは
プローブ・ヘッドの不完全性により、またその結果、Ｓ
ＲＡＭチップではメモリ・アクセスのアクセス時間を正
確に測定できなくなる。

【００１３】メモリ・アクセス時間の測定精度を改良す
るために、予備ステップとしてテスタの自動校正が行な
われる。このステップは、テスタの出力端子を適切なＤ
ＵＴのＩ／Ｏコンタクト・パッドに接続するグローバル
送信ラインの伝播遅延を判定することから成る。このグ
ローバル送信ラインはそれぞれ、理想的送信ライン要素
（同軸ケーブル）と不完全な送信ライン要素（プローブ
・ヘッド）から成り、本発明に従って、以下のような方
法が用いられる。

【００１４】ＤＵＴが取り除かれ（コンタクト・プロー
ブがＤＵＴのコンタクト・パッドから切り離される）、
基準として終端を開いたグローバル送信ラインそれぞれ
について反射遅延Ｔｏが測定される。コンタクト・プロ
ーブが全て接地され、終端を短絡したグローバル送信ラ
インそれぞれについて反射遅延Ｔｓが測定される。各グ
ローバル送信ラインの反射係数Ｇ＝（Ｒ−Ｒｃ）／（Ｒ
＋Ｒｃ）が測定される。ＲはＤＵＴ入力インピーダンス
（グローバル送信ラインがＤＵＴレシーバに接続されて
いる場合）、またはＤＵＴ出力インピーダンス（グロー
バル送信ラインがＤＵＴドライバに接続されている場
合）、Ｒｃはグローバル送信ラインの同軸ケーブルの特
性インピーダンスである。式、Ｔｉ＝Ｔｏ（１＋Ｇ）／
４＋Ｔｓ（１−Ｇ）／４により各グローバル送信ライン
の実伝播遅延Ｔｉの値が計算される。得られた値がテス
タのメモリにロードされ、グローバル送信ラインそれぞ
れが自動校正される。

【００１５】まとめると、テスタの不正確な校正による
上記の問題は、本発明に従って、終端を開いた基準グロ
ーバル送信ラインについてだけでなく、終端を短絡した
ラインについても、反射遅延の測定によって解決され
る。また、グローバル送信ラインから見た同軸ケーブル
の特性インピーダンスとテスト対象のＤＵＴのインピー
ダンス（ＤＵＴレシーバ入力インピーダンスまたはＤＵ
Ｔドライバ出力インピーダンス）を考慮した反射係数が
用いられる。これら２つの測定値には、この反射係数に
よって重みが付けられ、次に線形に組合わせられ、最終
的に実伝播遅延が的確に近似される。これによりＤＵＴ
アクセス時間を正確に判定することができる。

【００１６】

【実施例】ここで読者の理解を助けるために、反射測定
によって伝播遅延を測定する標準的な手法の基本要素に
ついて簡単に説明する。グローバル送信ラインが完全で
ない場合、ライン上の伝播遅延は、それ自体の固有の一
定の特性ではなくなる。不完全なラインの伝播遅延はパ
ラメータの数と共に変化する。パラメータは、信号の立
ち上がり／立ち下がり時間、グローバル送信ラインを終
端させる負荷の実インピーダンス値等である。そのた
め、１往復の遅延は信号伝播遅延の２倍に等しくならな
くなる。その結果、伝播遅延は反射遅延の１／２ではな
くなる。ただし、これらのパラメータの関数としての遅
延変動則は理解でき、補正に用いることができる。

【００１７】本発明者が行なった実験の結果によれば、
抵抗損失による誤差は無視でき、これは最も出現率の高
い事例である（後述）。また、ＤＵＴドライバとテスタ
のドライバが同じような性能を持つ、すなわち技術的に
大きなギャップがない場合には、グローバル送信ライン
の実伝播遅延Ｔｉは次式から正確に計算することができ
る。

【数１】Ｔｉ＝Ｔｏ（１＋Ｇ）／４＋Ｔｓ（１−Ｇ）／４

【００１８】ここでＴｏは、終端が開いたグローバル送
信ラインの反射遅延、Ｔｓは終端を短絡した副グローバ
ル送信ラインの反射遅延、Ｇは副グローバル送信ライン
の反射係数であり、次式から計算することができる。

【数２】Ｇ＝（Ｒ−Ｒｃ）／（Ｒ＋Ｒｃ）

【００１９】ここでＲは、グローバル送信ラインがレシ
ーバに接続されているかドライバに接続されているかに
応じて、ＤＵＴの入力インピーダンスか出力インピーダ
ンスであり、Ｒｃは同軸ケーブルの特性インピーダンス
である。Ｒは純粋に抵抗性とする（インピーダンスＲが
抵抗性ではない事例については後述する）。ドライバは
出力インピーダンスが非常に低いので（２オーム乃至５
オームの範囲）、０に近似することができ、Ｇの値は−
１に等しくなる。ＤＵＴレシーバの場合、反射係数Ｇ
は、入力インピーダンスが特性インピーダンスＲｃに近
い時は０に、高い値が約６Ｋオームの時は１に近似する
こともできる。簡単にするには、この反射係数Ｇを、Ｄ
ＵＴの全てのレシーバについて同じ値にセットすること
ができる。例えば、通常、レシーバ入力インピーダンス
の高い値は、同じチップの全てのレシーバについて５．
９Ｋオーム乃至６．２Ｋオームの範囲で変化する。これ
は、ＤＵＴドライバを考慮する限りは反射係数Ｇにもあ
てはまる。

【００２０】その結果、実伝播遅延Ｔｉは、両方の反射
遅延測定値を線形に組合わせ、グローバル送信ラインが
レシーバに接続される場合にはＤＵＴの入力インピーダ
ンスを、グローバル送信ラインがドライバに接続される
場合にはＤＵＴ出力インピーダンスを考慮して計算され
る。

【００２１】高性能テスタの場合、この校正方法による
固有測定誤差は１０ｐｓより小さい。実際、この残存誤
差は、基本的にはテスタの測定に固有の不正確さによ
る。

【００２２】抵抗損失による最大タイミング誤差Ｔｅ
は、次式で近似することができる。

【数３】Ｔｅ＝ｒＴｔ／４Ｒｃ

【００２３】ここでｒは、グローバル送信ラインの直列
抵抗値、Ｔｔは信号の立ち上がりまたは立ち下がり時
間、Ｒｃは同軸ケーブルの特性インピーダンスである。

【００２４】抵抗損失による誤差は、ｒが１オームより
も小さい限りは無視できるほど小さいとみなすことがで
きる。これは、高品質のプローブ・ヘッド（現在では一
般に入手可能）が用いられる場合の一般例である。１オ
ーム乃至５オームの範囲の値でも、上記の方法は有効で
あるが、精度は急激に低下する。ｒが５オームを超える
低品質のプローブ・ヘッドを用いると、本発明の方法を
適用できない。

【００２５】一方、ＤＵＴの入力または出力のインピー
ダンスが純粋に抵抗性ではなく、抵抗器Ｒによって表わ
せなくなり、インピーダンスＺ（一般にＺは大きい容量
成分を持つ）で表わされる場合、開いたグローバル送信
ラインと短絡したラインの測定値は、伝播遅延を正確に
計算するには充分でなくなる。この問題はおそらく、Ｄ
ＵＴのＩ／Ｏコンタクト・パッドに対する直接的な反射
測定によって解決されるだろうが、その場合は本発明の
有意性がなくなる。

【００２６】ここで、上述の本発明の方法の実施例につ
いて詳述する。

【００２７】第１ステップは、本発明の第１の重要な特
徴に従って、全てのＤＵＴ入力についてのレシーバの入
力抵抗値と、全てのＤＵＴ出力についてのドライバの出
力抵抗値の予備判定から成る。ただし理論値で充分とす
ることができる。例えば、これらの値は、ＤＵＴの設計
エンジニアがＡＳＴＡＰのシミュレーションから与える
ことができる。実際、ほとんどの場合、これらの抵抗値
の精度は重要ではない。

【００２８】次に、各グローバル送信ラインについて、
数式２から反射係数Ｇが計算される。一般的に、ＤＵＴ
の全てのレシーバに同じ反射係数Ｇを用いることがで
き、良好な近似が得られる。同じことは、ＤＵＴドライ
バの反射係数Ｇにもあてはまる。

【００２９】次に、テスト用治具からＤＵＴが取り除か
れ、終端を開いたグローバル送信ラインの反射遅延Ｔｏ
がそれぞれについて測定される。

【００３０】ＤＵＴは次に、本発明の第２の重要な特徴
に従って、テスト・デバイスに置換えられ、プローブ先
端は全て短くされて地電位に接続される。そのため、グ
ラウンドに接続された銅板が、簡単に短縮できるように
全てのコンタクト・プローブ先端に強く押しつけられる
か、または先端とチップのコンタクト・パッドの間にセ
ットされる（チップはこの時点では、電源には接続され
ず、グラウンドにだけ接続されたままである）。ここで
は、ＤＣテストを充分に行なって、全てのグローバル送
信ラインが効果的に接地されているのを確認するのが望
ましい。次に、終端を短絡したグローバル送信ラインの
反射遅延Ｔｓがそれぞれについて測定される。

【００３１】次に、各グローバル送信ラインの伝播遅延
Ｔｉが数式１で計算される。

【００３２】最後に、上記伝播遅延Ｔｉの値がテスタの
メモリにロードされる。総遅延ＴのＡＢＣＤ（図１）等
の一定のループの場合、経路ＡＢ、ＣＤに対応する伝播
遅延Ｔｉ（ＡＢ）、Ｔｉ（ＣＤ）が引かれ、特定のアド
レス・ビットに求められるアクセス時間Ｔａが得られ
る。上記ステップのほとんどは、生産設備で最新式のテ
スタが用いられる場合は簡単に自動化することができ
る。予測精度改良率は、プローブ・ヘッドの品質による
が、１００ｐｓ乃至４００ｐｓの範囲である。

【００３３】下表に、１２のグローバル送信ラインＬ１
乃至Ｌ１２について行なわれた反射遅延測定によって得
られた実値をＴｏ、Ｔｓとして示す。ラインの終端は開
路と短絡路を交互にした。市販の高品質のプローブ・ヘ
ッド１７をこの実験に使用した。測定値の差異は、３４
８ｐｓ（Ｌ２）乃至５００ｐｓ（Ｌ１）の範囲である。
値は全てｎｓ単位で示している。

【表１】名称ＴｏＴｓＬ１３．２９９３．７９９Ｌ２３．３６１３．７０９Ｌ３３．３３３３．７１４Ｌ４３．３１２３．７５２Ｌ５３．２８２３．６７８Ｌ６３．２９０３．６７５Ｌ７３．３２５３．７０８Ｌ８３．３８９３．７４８Ｌ９３．３２０３．７２３Ｌ１０３．２３７３．７２８Ｌ１１３．４１５３．８３８Ｌ１２３．３３７３．８０１

【００３４】例えば、グローバル送信ラインＬ１の終端
が、高い値の入力インピーダンスＲであれば（Ｇ＝
１）、伝播遅延は、測定された反射遅延Ｔｏの１／２
（３．２９９に等しい）、すなわち約１．６５０ｎｓで
ある（この結果は従来の方法で得られる）。このライン
Ｌ１の終端が、Ｒｃにほぼ等しい入力インピーダンスＲ
であれば（Ｇ＝０）、伝播遅延Ｔｉは、反射遅延Ｔｏ、
Ｔｓの和の１／４、すなわちＴｉ＝（３．２９９＋３．
７９９）／４、約１．７７５ｎｓになる。最後に、この
ラインＬ１が０に近い出力インピーダンスＲで終端され
ている場合（Ｇ＝−１）、伝播遅延Ｔｉは、反射遅延Ｔ
ｓの１／２になり、これは３．７９９／２に等しく、約
１．９００ｎｓである。後者の場合、従来の方法のよう
にＴｏだけで測定が完了したのであれば、伝播遅延は
１．９００ｎｓではなく１．６５０ｎｓになる。最終結
果として誤差は約２５０ｐｓになる。

【００３５】本発明は、ＲＡＭ（ＳＲＡＭ、ＤＲＡＭを
含む）、ＲＯＭ（フラッシュ・メモリを含む）等、各種
のメモリに応用することができる。ＤＵＴは、１つのＳ
ＲＡＭチップではなく、複数のメモリ・チップを実装し
た電子モジュールでもよい。

【００３６】以下に、実施例を整理して記載する。（１）テスタの出力端子と、製品のメモリ・チップのコ
ンタクト・パッドを接続するグローバル送信ラインの伝
播遅延の判定から成る、テスタを自動校正するための改
良された方法であって、上記チップが取り外された状態
で（コンタクト・プローブがチップのコンタクト・パッ
ドから切り離される）、終端が開いた基準グローバル送
信ラインそれぞれについて反射遅延Ｔｏを測定するステ
ップと、上記コンタクト・パッドが全て接地された状態
で、終端を短絡したグローバル送信ラインそれぞれにつ
いて、反射遅延Ｔｓを測定するステップと、ＲがＤＵＴ
の入力インピーダンス（上記グローバル送信ラインがＤ
ＵＴレシーバに接続されている場合）か、またはＤＵＴ
の出力インピーダンス（該グローバル送信ラインがＤＵ
Ｔドライバに接続されている場合）、Ｒｃが該グローバ
ル送信ラインの同軸ケーブルの特性インピーダンスであ
る時、Ｇ＝（Ｒ−Ｒｃ）／（Ｒ＋Ｒｃ）によって与えら
れる反射係数Ｇを、各グローバル送信ラインについて判
定するステップと、式、Ｔｉ＝Ｔｏ（１＋Ｇ）／４＋Ｔ
ｓ（１−Ｇ）／４を用いて各グローバル送信ラインの実
伝播遅延Ｔｉの値を計算するステップと、得られた値を
上記テスタのメモリにロードして、各グローバル送信ラ
インの自動校正を行なうステップと、を含む自動校正方
法である。（２）上記チップが、複数のメモリ・チップを含む電子
モジュールに置換えられ、上記コンタクト・パッドがコ
ンタクト・ピンに置換えられた、（１）記載の方法であ
る。

【図面の簡単な説明】

【図１】高性能テスタと、ＳＲＡＭチップから成るＤＵ
Ｔを接続する２つのグローバル送信ラインを示すブロッ
ク図である。

【図２】グローバル送信ラインを開いた場合に出力信号
の波形をテスタのレシーバから見た図である。

【図３】グローバル送信ラインを短絡した場合に反射信
号の波形をテスタのレシーバから見た図である。

【符号の説明】

１０テスト・ステーション１１テスタ１２メモリ・チップ１３、１４グローバル１３、１４グローバル送信ライン１５−１スペース・トランスフォーマ１６−１コンタクト・プローブ１７プローブ・ヘッド

Claims

【特許請求の範囲】

【請求項１】テスタの出力端子と、製品のメモリ・チッ
プのコンタクト・パッドを接続するグローバル送信ライ
ンの伝播遅延の判定から成る、テスタを自動校正するた
めの改良された方法であって、上記チップが取り外された状態で（コンタクト・プロー
ブがチップのコンタクト・パッドから切り離される）、
終端が開いた基準グローバル送信ラインそれぞれについ
て反射遅延Ｔｏを測定するステップと、上記コンタクト・パッドが全て接地された状態で、終端
を短絡したグローバル送信ラインそれぞれについて、反
射遅延Ｔｓを測定するステップと、ＲがＤＵＴの入力インピーダンス（上記グローバル送信
ラインがＤＵＴレシーバに接続されている場合）か、ま
たはＤＵＴの出力インピーダンス（該グローバル送信ラ
インがＤＵＴドライバに接続されている場合）、Ｒｃが
該グローバル送信ラインの同軸ケーブルの特性インピー
ダンスである時、Ｇ＝（Ｒ−Ｒｃ）／（Ｒ＋Ｒｃ）によ
って与えられる反射係数Ｇを、各グローバル送信ライン
について判定するステップと、式、Ｔｉ＝Ｔｏ（１＋Ｇ）／４＋Ｔｓ（１−Ｇ）／４を
用いて各グローバル送信ラインの実伝播遅延Ｔｉの値を
計算するステップと、得られた値を上記テスタのメモリにロードして、各グロ
ーバル送信ラインの自動校正を行なうステップと、を含む自動校正方法。
【請求項２】上記チップが、複数のメモリ・チップを含
む電子モジュールに置換えられ、上記コンタクト・パッ
ドがコンタクト・ピンに置換えられた、請求項１記載の
方法。