JP2013024729A - 半導体試験装置における電気長測定方法 - Google Patents

半導体試験装置における電気長測定方法 Download PDF

Info

Publication number
JP2013024729A
JP2013024729A JP2011159835A JP2011159835A JP2013024729A JP 2013024729 A JP2013024729 A JP 2013024729A JP 2011159835 A JP2011159835 A JP 2011159835A JP 2011159835 A JP2011159835 A JP 2011159835A JP 2013024729 A JP2013024729 A JP 2013024729A
Authority
JP
Japan
Prior art keywords
electrical length
wafer
probe
signal
probes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011159835A
Other languages
English (en)
Inventor
Koichi Takenaka
公一 竹中
Koji Takada
耕司 高田
Iwao Nakanishi
五輪生 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2011159835A priority Critical patent/JP2013024729A/ja
Priority to KR1020120078272A priority patent/KR101762383B1/ko
Priority to TW101126070A priority patent/TWI580980B/zh
Publication of JP2013024729A publication Critical patent/JP2013024729A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】ウェハを対象とした半導体試験装置において、簡易にプローブ先端を接地状態として電気長測定を行なえるようにする。
【解決手段】試験対象のウェハと接触するプローブを複数備えた半導体試験装置における、プローブを一端とする信号経路の電気長測定方法であって、電気伝導性領域を有するキャリブレーションウェハの電気伝導性領域を全プローブに接触させ、信号経路の他端から測定信号を入力し、電気伝導性領域との接触部で反射した信号波形を他端側で測定することにより電気長を算出する。
【選択図】図１

Description

本発明は、ウェハ段階を対象とした半導体試験装置におけるピン間タイミング調整のための電気長測定技術に関する。
図７は、半導体試験装置と被測定デバイス（ＤＵＴ）との間の接続の基本構成を示す図である。本図に示すように、半導体試験装置１００は、測定制御部１１０とピンエレクトロニクス（ＰＥ）カード１２０とを備えている。ＰＥカード１２０には、図示しないベースユニットに備えられたケーブル６００が接続され、ケーブル６００の他端は、ＤＵＴ８００と接触する複数のプローブを備えたプローブカード７００が接続される。プローブカード７００が備える複数のプローブは、ＤＵＴ８００の信号ピン（Ｓｉｇ）と接触するプローブと、接地ピン（ＧＮＤ）と接触するプローブとを含んでいる。
ＰＥカード１２０は、複数組のドライバ１２１とコンパレータ１２２とを備えている。ドライバ１２１は、測定制御部１１０の指示に基づいて信号波形を発生し、抵抗Ｒを介してケーブル６００およびコンパレータ１２２に出力する。コンパレータ１２２は、入力信号と測定制御部１１０の指示に基づく基準電圧とを比較し、比較結果を測定制御部１１０に出力する。測定制御部１１０は、コンパレータ１２２からの比較結果に基づいてＤＵＴ８００の良否を判定する。
このように、半導体試験装置１００は、ケーブル６００をＤＵＴ８００への出力信号とＤＵＴ８００からの入力信号とで共有する方式を採用している。このような入出力共有型は、タイミング精度を高めるのには不利であるが、面積当りのピン数を増やすことができるため、ウェハ段階を対象とした前工程試験に採用されることが多い。
半導体試験装置１００では、試験信号をＤＵＴ８００の各ピンに印加するタイミングのスキュー（ずれ）を小さくするために、あらかじめピンごとに電気長（信号の遅延時間）を測定しておき、得られた電気長に基づいて試験信号出力のタイミング調整を行なっている。
図８（ａ）は、従来の電気長測定を説明するブロック図であり、説明のため１ピン分のみを示している。電気長測定は、ＴＤＲ法（Time Domain Reflectometry method）を使用するものとする。本図に示すように、従来、電気長測定を行なう場合は、プローブカード７００のプローブ先端をオープン状態にする。そして、ドライバ１２１から試験信号を出力し、経路Ｒ１を通ってコンパレータ１２２に直接届くまでの時間Ｔ１を計測する。次に、再度ドライバ１２１から試験信号を出力し、経路Ｒ２を通ってコンパレータ１２２に届くまでの時間Ｔ２を計測する。経路Ｒ２は、ケーブル６００を経由して、プローブカード７００のオープン端で反射し、またケーブル６００を経由して戻ってくる経路である。
時間Ｔ２と時間Ｔ１との差は、測定すべき電気長の２倍に相当するため、測定制御部１１０は、時間Ｔ２と時間Ｔ１とを測定することにより、測定対象の電気長を取得することができる。
電気長の測定信号は、例えば、ＬｏｗからＨｉｇｈに立ち上がる矩形波が用いられる。このとき、時間Ｔ１は、図９（ａ）に示すように、ドライバ１２１においてＬｏｗからＨｉｇｈに立ち上がった時刻ｔ０から、コンパレータ１２２がＨｉｇｈ信号に対応した第１閾値以上の入力信号を検出する時刻ｔ１までの時間とすることができる。なお、第１閾値は、測定信号電圧より低い値とし、例えば、測定信号電圧の２５％程度とすることができる。
プローブカード７００の先端がオープン状態の場合、戻ってきた反射波が重畳され電圧が上昇するため、時間Ｔ２は、ドライバ１２１においてＬｏｗからＨｉｇｈに立ち上がった時刻ｔ０から、コンパレータ１２２が第１閾値よりも高い第２閾値以上の入力信号を検出する時刻ｔ２までの時間とすることができる。なお、第２閾値は、測定信号電圧より低い値とし、例えば、測定信号電圧の７５％程度とすることができる。
そして、時間Ｔ２から時間Ｔ１を引くことで時刻ｔ１から時刻ｔ２までの時間、すなわち電気長の２倍の時間を得ることができる。もちろん、時刻ｔ１から時刻ｔ２までの時間を直接測定して電気長の２倍の時間を算出するようにしてもよい。
上述の従来例では、プローブカード７００の先端をオープン状態としていたが、近年では、図８（ｂ）に示すように、プローブカード７００のプローブ先端を接地状態とすることも行なわれている。
この場合、接地端からの反射波が戻ってくるとコンパレータ１２２の入力電圧は０Ｖになるため、図９（ｂ）に示すように、時間Ｔ２は、ドライバ１２１においてＬｏｗからＨｉｇｈに立ち上がった時刻ｔ０から、コンパレータ１２２が第２閾値以下の入力信号を検出する時刻ｔ２までの時間とすることができる。この場合の第２閾値は、第１閾値と同程度の値とすることができる。
特開２００５−３３１２６４号公報
一般に、プローブ先端を接地状態として電気長を測定する方がタイミング精度を向上させることができる。近年の半導体デバイスの高速化、小型化、工数短縮化等に伴い、ウェハ段階を対象とした前工程用半導体試験装置においても、高いタイミング精度が求められるようになっており、プローブ先端を接地状態として電気長を測定する必要性が高まっている。
プローブ先端は待機状態において開放されているため、電気長測定時にプローブ先端を接地状態とするためには治具を用いる必要がある。プローブ先端を接地状態とするための治具として、例えば、特許文献１に記載されているようなキャリブレーションウェハを用いることが考えられる。ここで、キャリブレーションウェハは、ＤＵＴのピン配列と同一配列のパッドを有し、パッドをショート配線で接地ポイントとショートさせるものである。
しかしながら、ＤＵＴのピン配列と同一配列のパッドを有するキャリブレーションウェハを用いて電気長測定を行なうとすると、ＤＵＴの種類ごとにキャリブレーションウェハを設計・製造しなければならず、電気長測定のための負荷が増加し、コストの上昇を招来する。
そこで、本発明は、ウェハを対象とした半導体試験装置において、簡易にプローブ先端を接地状態として電気長測定を行なえるようにすることを目的とする。
上記課題を解決するため、本発明の電気長測定方法は、試験対象のウェハと接触するプローブを複数備えた半導体試験装置における、プローブを一端とする信号経路の電気長測定方法であって、電気伝導性領域を有するキャリブレーションウェハの前記電気伝導性領域を全プローブに接触させ、測定対象の信号経路の他端から測定信号を入力し、前記電気伝導性領域との接触部で反射した信号波形を前記他端側で測定することにより電気長を算出することを特徴とする。
また、本発明の電気長測定方法は、試験対象のウェハと接触するプローブを複数備え、１つのプローブに対して複数の信号経路が接続されたプローブを含んだ半導体試験装置における、プローブを一端とする１つの信号経路の電気長測定方法であって、電気伝導性領域を有するキャリブレーションウェハの前記電気伝導性領域を全プローブに接触させ、測定対象の信号経路の他端から測定信号を入力し、前記電気伝導性領域との接触部で反射した信号波形を前記他端側で測定することにより電気長を算出することを特徴としてもよい。
いずれの場合も、前記複数のプローブは接地用プローブを含むことができる。
また、前記キャリブレーションウェハは、前記試験対象のウェハを載置するプローバ装置に載置可能な形状とすることができる。
あるいは、前記キャリブレーションウェハは、表面に導体膜を形成したシリコンウェハで構成してもよいし、金属板で構成してもよいし、表面に導体膜を形成した樹脂で構成してもよい。
本発明によれば、ウェハを対象とした半導体試験装置において、簡易にプローブ先端を接地状態として電気長測定を行なえるようになる。
本実施形態における電気長測定を説明する図である。 本実施形態のキャリブレーションウェハと試験対象のウェハとを示す図である。 本実施形態のキャリブレーションウェハを用いて電気長測定を行なう場合の手順を示すフローチャートである。 インターリーブ動作を説明する図である。 インターリーブ動作を行なう構成で、プローブ端を開放状態で電気長測定するときの問題を説明する図である。 インターリーブ動作を行なう構成で、本実施形態のキャリブレーションウェハを用いて電気長測定を行なう場合を説明する図である。 半導体試験装置と被測定デバイスとの間の接続の基本構成を示す図である。 電気長測定を説明する図である。 電気長測定の際のコンパレータの入力信号を説明する図である。
本発明の実施の形態について図面を参照して説明する。図１は、本実施形態における電気長測定を説明する図である。半導体試験装置１００、ケーブル６００、プローブカード７００の構成は従来と同様とすることができる。すなわち、半導体試験装置１００は、測定制御部１１０とピンエレクトロニクス（ＰＥ）カード１２０とを備えている。ＰＥカード１２０には、図示しないベースユニットに備えられたケーブル６００が接続され、ケーブル６００の他端は、ＤＵＴと接触する複数のプローブを備えたプローブカード７００が接続される。プローブカード７００が備える複数のプローブは、ＤＵＴの信号ピン（Ｓｉｇ）と接触するプローブと、接地ピン（ＧＮＤ）と接触するプローブとを含んでいる。
ＰＥカード１２０は、複数組のドライバ１２１とコンパレータ１２２とを備えている。ドライバ１２１は、測定制御部１１０の指示に基づいて信号波形を発生し、抵抗Ｒを介してケーブル６００およびコンパレータ１２２に出力する。コンパレータ１２２は、入力信号と測定制御部１１０の指示に基づく基準電圧とを比較し、比較結果を測定制御部１１０に出力する。測定制御部１１０は、コンパレータ１２２からの比較結果に基づいてＤＵＴの良否を判定する。
本実施形態では、プローブカード７００のプローブ先端を接地状態で電気長を測定する際に、表面全体あるいは表面の大部分が電気伝導性を有するキャリブレーションウェハ２００を用いて、全プローブ先端をキャリブレーションウェハ２００の表面に接触させる。これにより、プローブの配列・配置状態にかかわらず、すべてのプローブ先端を接地状態とすることができる。
図２に示すように、キャリブレーションウェハ２００は、試験対象のウェハ８２０と略同一形状であって、例えば、表面全体に導体膜を形成したシリコンウェハで構成することができる。導体膜の材料は限定されず、Ａｌ、Ａｇ、Ａｕ、Ｃｕ等種々の材料を用いることができる。また、基板もシリコンに限られず樹脂等を用いてもよい。さらには、金属円盤や表面全体が導体となっている誘電体基板を用いてキャリブレーションウェハ２００を構成してもよい。
半導体試験においては、ウェハを載置するために、図示しないプローバ装置が用いられるが、キャリブレーションウェハ２００は、試験対象のウェハ８２０を載置するプローバ装置に載置可能な形状とすることが望ましい。これにより、ウェハ試験と同等の条件で電気長測定を行なうことができる。また、同一径であれば異なる種類のウェハを対象とした試験の電気長測定に使用することができる。
本実施形態におけるキャリブレーションウェハ２００は、ウェハ上に、パッドやトランジスタ、配線パターン等を形成する必要がないため、極めて安価に製造することが可能である。
図３は、本実施形態のキャリブレーションウェハ２００を用いて電気長測定を行なう場合の手順を示すフローチャートである。まず、キャリブレーションウェハ２００の導電面にプローブカード７００の全プローブ先端を接触させる（Ｓ１０１）。プローブには接地プローブが含まれているため、これにより、すべてのプローブ先端が接地状態となる。
この状態で、測定制御部１１０は、ドライバ１２１から測定信号として矩形波を出力する（Ｓ１０２）。コンパレータ１２２の入力信号が第１閾値（図９（ｂ）参照）以上になったのを検出すると（Ｓ１０３：Ｙｅｓ）、入力信号が第１閾値をクロスしたタイミングを記録する（Ｓ１０４）。タイミングは、例えば、測定信号を出力してからの時間とすることができる。
次に、コンパレータ１２２の入力信号が第２閾値（図９（ｂ）参照）以下になったのを検出すると（Ｓ１０５：Ｙｅｓ）、入力信号が第２閾値をクロスしたタイミングを記録する（Ｓ１０６）。タイミングは、例えば、測定信号を出力してからの時間とすることができる。そして、２つのクロスタイミングの差分から電気長を算出する（Ｓ１０７）。
なお、本実施形態の電気長測定は、図４に示すように、複数の経路をプローブカード上で接続してインターリーブ動作させる場合にも効果的に適用することができる。本図に示す例では、ドライバ１２１ａからの経路とドライバ１２１ｂからの経路とをプローブカード７１０で接続し、ＤＵＴ７１０のクロック端子に接続している。
この構成で、ドライバ１２１ａとドライバ１２１ｂの位相をずらしてインターリーブ動作させと、ＤＵＴ７１０には、ドライバ１２１ａから出力される信号とドライバ１２１ｂから出力される信号との合成波形が入力されることになり、通常よりも高い周波数でＤＵＴ７１０の試験を行なうことができるようになる。
近年、モバイル機器等の小型化要求等から、半導体デバイスは、実装面積削減のためＳｏＰ（システムオンチップ）化される傾向がある。この傾向により、単品の各デバイスは、パッケージングされないベアチップの状態で出荷される場合が増えている。この場合には、従来パッケージング後に後工程用半導体試験装置で行なっていた最終検査をウェハ状態で行なう必要がある。最終検査は、デバイスの最高速度で行なうため、ウェハ段階を対象とした半導体試験装置にも高速化が要求されており、この要求に応えるため、インターリーブ動作が行なわれるようになっている。
図４に示したような構成とした場合に、図５に示すようにプローブ端をオープン状態で電気長を測定しようとすると、２つの経路を往復した経路Ｒ３の電気長が測定され、個々の経路の電気長を測定することができない。
そこで、図６に示すように、プローブ端を、本実施形態のキャリブレーションウェハ２００に接触して接地状態とし、接続された一方の経路のドライバ１２１ａから矩形波を出力し、他方の経路のドライバ１２１ｂは０Ｖ出力とすることで、前者の経路の電気長を測定することができるようになる。
このとき、両経路の接続点とプローブの配線遅延がドライバ１２１ａの立ち上がり時間に比較して十分短くなるように構成する。プローブ端から接地ポイントへのインピーダンスは、経路のインピーダンスに比較して十分小さいため、コンパレータ１２２ａで測定される立ち下がり波形は、プローブ端での固定端反射によるものと略見なすことができる。したがって、プローブカード７１０において接続された経路であっても、単一経路と同等の電気長測定が可能となる。
１００…半導体試験装置
１１０…測定制御部
１２０…ＰＥカード
１２１…ドライバ
１２２…コンパレータ
２００…キャリブレーションウェハ
６００…ケーブル
７００…プローブカード
７１０…プローブカード
８００…ＤＵＴ
８２０…ウェハ

Claims (7)

  1. 試験対象のウェハと接触するプローブを複数備えた半導体試験装置における、プローブを一端とする信号経路の電気長測定方法であって、
    電気伝導性領域を有するキャリブレーションウェハの前記電気伝導性領域を全プローブに接触させ、
    測定対象の信号経路の他端から測定信号を入力し、前記電気伝導性領域との接触部で反射した信号波形を前記他端側で測定することにより電気長を算出することを特徴とする電気長測定方法。
  2. 試験対象のウェハと接触するプローブを複数備え、１つのプローブに対して複数の信号経路が接続されたプローブを含んだ半導体試験装置における、プローブを一端とする１つの信号経路の電気長測定方法であって、
    電気伝導性領域を有するキャリブレーションウェハの前記電気伝導性領域を全プローブに接触させ、
    測定対象の信号経路の他端から測定信号を入力し、前記電気伝導性領域との接触部で反射した信号波形を前記他端側で測定することにより電気長を算出することを特徴とする電気長測定方法。
  3. 前記複数のプローブは接地用プローブを含んでいることを特徴とする請求項１または２に記載の電気長測定方法。
  4. 前記キャリブレーションウェハは、前記試験対象のウェハを載置するプローバ装置に載置可能な形状であることを特徴とする請求項１〜３のいずれか１項に記載の電気長測定方法。
  5. 前記キャリブレーションウェハは、表面に導体膜を形成したシリコンウェハで構成されていることを特徴とする請求項１〜３のいずれか１項に記載の電気長測定方法。
  6. 前記キャリブレーションウェハは、金属板で構成されていることを特徴とする請求項１〜３のいずれか１項に記載の電気長測定方法。
  7. 前記キャリブレーションウェハは、表面に導体膜を形成した樹脂で構成されていることを特徴とする請求項１〜３のいずれか１項に記載の電気長測定方法。
JP2011159835A 2011-07-21 2011-07-21 半導体試験装置における電気長測定方法 Pending JP2013024729A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011159835A JP2013024729A (ja) 2011-07-21 2011-07-21 半導体試験装置における電気長測定方法
KR1020120078272A KR101762383B1 (ko) 2011-07-21 2012-07-18 반도체 시험 장치에 있어서의 전기 길이 측정 방법
TW101126070A TWI580980B (zh) 2011-07-21 2012-07-19 半導體測試裝置的電力長度測定方法、校準晶圓的導電性區域的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011159835A JP2013024729A (ja) 2011-07-21 2011-07-21 半導体試験装置における電気長測定方法

Publications (1)

Publication Number Publication Date
JP2013024729A true JP2013024729A (ja) 2013-02-04

Family

ID=47783249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011159835A Pending JP2013024729A (ja) 2011-07-21 2011-07-21 半導体試験装置における電気長測定方法

Country Status (3)

Country Link
JP (1) JP2013024729A (ja)
KR (1) KR101762383B1 (ja)
TW (1) TWI580980B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021199432A1 (ja) 2020-04-03 2021-10-07 三菱電機株式会社 伝送路長検出装置及びネットワーク通信装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324114A (ja) * 1993-04-29 1994-11-25 Internatl Business Mach Corp <Ibm> テスタの自動校正の精度を改良するための方法
JP2000009801A (ja) * 1998-06-19 2000-01-14 Advantest Corp Ｉｃ試験装置のｔｄｒタイミング校正方法
JP2001281283A (ja) * 2000-03-31 2001-10-10 Sony Corp プリント配線基板の検査装置及びプリント配線基板の検査方法
JP2002100658A (ja) * 2000-09-22 2002-04-05 Sony Corp 半導体装置の検査装置
JP2004156984A (ja) * 2002-11-06 2004-06-03 Tokyo Electron Ltd プローブピンの接触位置の採取方法、プローブピンの接触位置の補正方法及びプローブ装置間の接触誤差の解消方法
JP2004157129A (ja) * 2001-06-07 2004-06-03 Advantest Corp 半導体試験装置のキャリブレーション方法
JP2005331264A (ja) * 2004-05-18 2005-12-02 Yokogawa Electric Corp 半導体試験装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001141792A (ja) * 1999-10-01 2001-05-25 Schlumberger Technol Inc 源同期信号出力を有する電子デバイスを試験する方法および装置
KR20100079126A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 디바이스의 특성 측정 장치 및 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324114A (ja) * 1993-04-29 1994-11-25 Internatl Business Mach Corp <Ibm> テスタの自動校正の精度を改良するための方法
JP2000009801A (ja) * 1998-06-19 2000-01-14 Advantest Corp Ｉｃ試験装置のｔｄｒタイミング校正方法
JP2001281283A (ja) * 2000-03-31 2001-10-10 Sony Corp プリント配線基板の検査装置及びプリント配線基板の検査方法
JP2002100658A (ja) * 2000-09-22 2002-04-05 Sony Corp 半導体装置の検査装置
JP2004157129A (ja) * 2001-06-07 2004-06-03 Advantest Corp 半導体試験装置のキャリブレーション方法
JP2004156984A (ja) * 2002-11-06 2004-06-03 Tokyo Electron Ltd プローブピンの接触位置の採取方法、プローブピンの接触位置の補正方法及びプローブ装置間の接触誤差の解消方法
JP2005331264A (ja) * 2004-05-18 2005-12-02 Yokogawa Electric Corp 半導体試験装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021199432A1 (ja) 2020-04-03 2021-10-07 三菱電機株式会社 伝送路長検出装置及びネットワーク通信装置
CN115349092A (zh) * 2020-04-03 2022-11-15 三菱电机株式会社 传输路径长度检测装置和网络通信装置

Also Published As

Publication number Publication date
TW201319595A (zh) 2013-05-16
KR20130011948A (ko) 2013-01-30
KR101762383B1 (ko) 2017-07-28
TWI580980B (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
US6791344B2 (en) System for and method of testing a microelectronic device using a dual probe technique
US9885746B2 (en) Switching matrix and testing system for semiconductor characteristic measurement using the same
JP2019060768A (ja) 抵抗測定装置、基板検査装置、及び抵抗測定方法
CN110146729A (zh) 主动式探针装置
JP6339834B2 (ja) 基板検査装置
CN115598389A (zh) 一种探针卡结构及wat测试方法
JP2008107216A (ja) 測定方法、スイッチ装置、および、該スイッチ装置を備える測定システム
JP2009294101A (ja) プリント基板検査装置およびプリント基板検査方法
JP2009250761A (ja) 基板接続検査装置
KR20120005941A (ko) 회로 기판 검사용 프로브 유닛 및 회로 기판 검사 장치
JP6109060B2 (ja) プリント基板検査装置
JP2013024729A (ja) 半導体試験装置における電気長測定方法
JP2000199781A (ja) 半導体デバイス試験装置及びそのキャリブレ―ション方法
JP6403395B2 (ja) 半導体チップの測定方法および半導体チップ
JP2008241681A (ja) 分岐型プローブおよび低信号減衰テスター
JP2009156580A (ja) 入力容量測定回路
Grund et al. TLP systems with combined 50-and 500-/spl Omega/impedance probes and Kelvin probes
US11761983B2 (en) Probe card integrated with a hall sensor
JP2019100951A (ja) 半導体装置の検査方法、及び検査装置
US12094789B2 (en) Analog sense points for measuring circuit die
JP2006170700A (ja) プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置
JP2012083262A (ja) 試験装置および試験方法
KR101050111B1 (ko) 자동 테스트 시스템의 차등 신호 발생 장치 및 그 방법
JP2008205282A (ja) プローブカード
KR100577553B1 (ko) 반도체 소자 테스트 장치의 신뢰성 테스트에 적용되는 연결유닛과 신호스큐 및 지터 측정방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20121031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151020