KR100577553B1 - 반도체 소자 테스트 장치의 신뢰성 테스트에 적용되는 연결유닛과 신호스큐 및 지터 측정방법 - Google Patents

Abstract

반도체 소자의 패키지 레벨 테스트에 대한 신뢰성을 개선하기 위하여 반도체 소자 테스트 장치의 신뢰성 테스트에 적용되는 연결유닛과, 신뢰성 테스트를 위한 신호 스큐 및 지터 측정방법이 개시된다. 그러한 연결유닛은, 절연 패드; 상기 반도체 소자 테스트 장치내의 드라이버들로부터 제공되는 신호들을 상기 장치의 출력핀들을 통해 각기 받기 위하여 상기 절연 패드상에 소정의 간격으로 배열된 다수의 입력 리드; 상기 다수의 입력 리드에 대응하여 상기 절연 패드상에 배치되며 상기 제공된 신호들을 상기 장치의 입력핀들을 통해 상기 반도체 소자 테스트 장치의 비교기들로 각기 출력하는 다수의 출력 리드; 및 서로 대응되는 상기 입출력 리드간을 서로 연결하기 위한 저저항 연결선을 구비한다. 반도체 소자 테스트 장치의 신뢰성이 검증됨에 따라 반도체 소자의 패키지 레벨 테스트에 대한 신뢰도는 향상된다.

패키지 레벨 테스트, 반도체 소자 테스트 장치, 신뢰성 테스트, 스큐 및 지터 신호

Description

반도체 소자 테스트 장치의 신뢰성 테스트에 적용되는 연결유닛과 신호스큐 및 지터 측정방법 {connecting unit for reliability test of semiconductor device test equipment and method for calibrating signal skew and jitter}

도 1은 통상적인 반도체 소자 테스트 장치에서의 입출력 신호 스큐 및 지터를 설명하기 위한 신호파형도

도 2는 통상적인 반도체 소자 테스트 장치내의 일부를 보인 개략 구성 및 본 발명의 실시예에 따른 연결유닛의 구성을 함께 보인 배치구조도

도 3a는 도 2의 연결유닛을 테스트 장치에 연결한 경우의 등가 회로도

도 3b는 도 3a의 각 라인에 나타나는 파형 타이밍도

도 4,5,및 6은 상기 연결유닛을 이용하여 신호 스큐 및 지터를 측정하기 위한 방법 및 결과를 설명하기 위해 제시된 도면들

본 발명은 반도체 소자의 패키지 레벨 테스트에 대한 신뢰성을 개선하기 위 하여 반도체 소자 테스트 장치의 신뢰성을 검증할 수 있는 연결유닛의 구조와, 테스트 장치의 신뢰성 테스트를 위한 신호스큐 및 지터 측정방법에 관한 것이다.

일반적으로, 반도체 메모리 또는 비메모리 제품등과 같은 반도체 소자의 각종 특성을 패키지 상태에서 테스트하는 패키지 레벨 테스트는 DC파라메타 검사 및 다이나믹 기능 검사를 포함한다. 여기서, DC파라메타 검사에는 개방 및 단락 유무검사, 핀의 누설전류 검사, 전류 검사등이 있고, 다이나믹 기능 검사에는 소자의 동작기능검사가 있다. 이러한 패키기 레벨 테스트는 웨이퍼 레벨 테스트와는 달리 패키지 상태에서 수행되기 때문에 반도체 소자의 패키지 외부에 돌출된 핀들을 통해 각종 신호들이 입출력 된다. 그러한 반도체 소자의 패키지 레벨 테스트에 대한 신뢰성은 반도체 소자의 각종 특성을 패키지 상태에서 테스트하는 반도체 소자 테스트 장치의 정확도에 의존된다. 테스트 장치의 동작이 항상 안정한 상태로 되고 분해능이 우수할 경우에 그 만큼 소자 테스트 결과 데이터의 신뢰성은 향상될 것임은 당연하다.

따라서, 반도체 제조메이커에서 공정을 관리하고자 하는 경우에 관리대상의 공정 변수를 설정하는 작업 이외에도, 이를 계측할 수 있는 툴(tool) 및 설정된 변수들의 물리적 변동에 대한 계량화 작업등이 필요하게 된다. 통상적인 패키지 레벨 테스트시 테스트를 위한 소오스(source)신호는 반도체 소자 테스트 장치내의 드라이버(driver)에서 출력되어 전송라인을 경유한 후 테스트할 반도체 소자의 핀에 인가된다. 그리고, 반도체 소자에서 출력되는 테스트 결과를 나타내는 신호는 다시 또 다른 전송라인을 경유하여 상기 테스트 장치내의 비교기로 입력된다.

상기한 전송경로를 통해 신호가 전송될 경우에 상기 신호는 내외적인 결함환경에 노출되는데, 그러한 결함환경에 기인하여 신호의 레벨변화를 야기하는 요소가 바로 노이즈이다. 패키지 레벨 테스트시에 노이즈를 유발하는 요인으로는 데이터 클럭패턴, 릴레이등에 의한 전도성 스위칭, 그라운드 바운싱, 전송라인의 누화(크로스 토크)현상, 임피던스 불일치에 따른 반사, 전자파 간섭, 그리고 환경적인 온,습도등이 있다. 상기한 요인들로 부터 영향을 받아 상기 테스트 장치내의 드라이버와 비교기가 안정적으로 동작하지 못하고 그 오차허용 범위를 벗어날 경우에 반도체 소자에 대한 테스트는 신뢰성이 없게 된다. 즉, 노이즈에 필연적으로 영향을 받게 되는 테스트 장치내의 드라이버와 비교기가 안정적으로 동작하지 못할 경우에는 기대치의 신호 전압레벨과 딜레이 타임을 만족시키지 못하고 도 1에 도시된 바와 같은 지터현상 및 신호지연을 보다 심하게 나타낼 수 있다.

도 1은 통상적인 반도체 소자 테스트 장치에서의 입출력 신호 스큐 및 지터를 설명하기 위한 신호파형도이다. 도면을 참조하면, 가로축을 시간(t)으로 나타내고 세로축을 전압(V)로 나타내었을 경우에, 파형 A는 상기 드라이버의 출력 파형이고, 파형 B1이나 Bn은 서로 다른 시각에서 받을 수 있는 상기 비교기의 입력 파형이 된다. 여기서, 전체적인 신호 타임 딜레이(tPD)는, 변화폭 J1을 가지는 지터의 영향에 의해 측정시마다 측정값이 달라짐을 알 수 있다. 테스트 장치가 상기 지터의 영향을 심하게 받을 경우에 얻어지는 테스트 결과 신호는 측정 시각별로 많은 편차를 보이게 되며 그 결과는 신뢰를 하기 어렵게 된다.

물론, 신호 스펙트럼 아날라이저등의 고가의 계측장비를 테스트 장치로서 이 용하는 방법도 알려져 있으나 이는 패키지 레벨의 테스트 효율이 저하되어 반도체 제품의 양산측면에서 바람직하지 못하며, 설치와 계측등의 작업의 어려움과 운용 유지보수에 어려움이 수반된다. 따라서, 종래에는 상대적으로 저가인 상기 테스트 장치를 이용하여 반도체 소자의 패키지 레벨 테스트를 행하여 왔는데, 테스트 데이터의 신뢰성 유지를 위해 상기 테스트 장치의 신뢰성 검증이 빈번히 요구되는 실정이었다. 그러한, 테스트 장치의 정확도를 판정하기 위해서는 입출력되는 신호의 딜레이 편차를 검출하는 것이 중요한데, 통상적인 테스터 장치내의 드라이버와 비교기는 회로적으로 단절되어 있어 딜레이 편차의 검출이 어렵다. 또한, 테스트 장치의 구조나 기능상 실시간 측정이 힘들며, 테스트하고자 하는 반도체 소자를 연결한 상태에서의 신호측정은 소자 특성이 인가된 것이기 때문에 테스터 자체의 이상유무를 검출하는 것은 매우 어려웠다.

상술한 바와 같이, 종래에는 반도체 소자 테스트 장치의 정확도 검증이 어려웠으므로 테스트 장치의 신뢰성이 저하되는 문제점과 패키지 레벨 테스트에 대한 신뢰성이 저하되는 단점이 있어왔다.

따라서, 본 발명의 목적은 반도체 소자의 패키지 레벨 테스트에 대한 신뢰성을 개선하기 위하여 반도체 소자 테스트 장치의 신뢰성 테스트에 적용되는 연결유닛을 제공함에 있다.

본 발명의 다른 목적은 반도체 소자 테스트 장치의 신뢰성 테스트를 위한 신호 스큐 및 지터 측정방법을 제공함에 있다.

상기한 목적들 및 타의 목적을 달성하기 위한 본 발명에 따라, 반도체 소자 테스트 장치의 신뢰성 테스트에 적용되는 연결유닛의 구조는, 절연 패드; 상기 반도체 소자 테스트 장치내의 드라이버들로부터 제공되는 신호들을 상기 장치의 출력핀들을 통해 각기 받기 위하여 상기 절연 패드상에 소정의 간격으로 배열된 다수의 입력 리드; 상기 다수의 입력 리드에 대응하여 상기 절연 패드상에 배치되며 상기 제공된 신호들을 상기 장치의 입력핀들을 통해 상기 반도체 소자 테스트 장치의 비교기들로 각기 출력하는 다수의 출력 리드; 및 서로 대응되는 상기 입출력 리드간을 서로 연결하기 위한 저저항 연결선을 구비함을 특징으로 한다.

또한, 반도체 소자 테스트 장치의 신뢰성 테스트를 위한 신호 스큐 및 지터 측정방법은, 상기 반도체 소자 테스트 장치내의 드라이버와 비교기간을 단락시키는 기능을 행하는 연결유닛을 연결하여, 전체적인 신호 타임 딜레이를 시간별로 측정하고 다수의 비교기들의 입력끼리도 비교분석을 행함에 의해 신호 스큐 및 지터의 범위를 판정하는 것을 특징으로 한다.

이하에서 본 발명에 따른 반도체 소자의 패키지 레벨 테스트에 대한 신뢰성을 개선하기 위하여 반도체 소자 테스트 장치의 신뢰성 테스트에 사용되는 연결유닛과, 신뢰성 테스트를 위한 신호 스큐 및 지터 측정방법의 바람직한 실시예가 첨부된 도면들을 참조로 상세히 설명된다.

도 2에는 통상적인 반도체 소자 테스트 장치내의 일부를 보인 개략 구성 및 본 발명의 실시예에 따른 연결유닛의 구성을 함께 보인 구조가 도시된다. 도 2를 참조하면, 반도체 소자 테스트 장치(10)는 소오스 신호를 출력하는 드라이버(52), 주어지는 신호를 받는 비교기(62), 보오드 (60), 핀들을 수용하는 소켓(57), 테스트용 핀(55,56), 및 전송라인(53,59)을 포함한다. 본 발명의 실시예에 따른 연결유닛(100)은 절연 패드(106), 상기 반도체 소자 테스트 장치(10)내의 드라이버(52)들로부터 제공되는 신호들을 상기 장치의 출력핀(55)들을 통해 각기 받기 위하여 상기 절연 패드(106)상에 소정의 간격으로 배열된 다수의 입력 리드(102,108,112,116), 상기 다수의 입력 리드(102,108,112,116)에 대응하여 상기 절연 패드상(106)에 배치되며 상기 제공된 신호들을 입력핀(56)들을 통해 상기 반도체 소자 테스트 장치(10)의 비교기(62)들로 각기 출력하는 다수의 출력 리드(104,110,114,118), 그리고 서로 대응되는 상기 입출력 리드간을 서로 연결하기 위한 다수의 저저항 연결선(105,120,122,124)을 포함한다. 여기서, 상기 다수의 입출력 리드(102,108,112,116,104,110,114,118) 및 저저항 연결선(105,120,122,124)을 덮기 위한 몰딩 보호층(106')을 더 포함할 수 있다. 상기한 연결유닛(100)의 구조는 테스트 하고자 하는 반도체 소자의 패키지의 사이즈 및 외부 핀들의 개수와 상응되게 형성하는 것이 바람직하며, 다수의 저저항 연결선(105,120,122,124)은 데이터 일치를 위해 서로 동일한 길이의 금도금 선을 사용하는 것이 좋다. 서로 대응되지 아니하는 입출력 리드끼리 단락(쇼트;short)되게 하여서는 아니되며, 동질의 리드를 사용한다. 결국, 상기 연결유닛(100)은 테스트 장치의 드라이버(52)와 비교기(62)간의 경로를 직접적으로 단락시키는 기능을 수행한다.

상기한 연결유닛(100)으로써 어떻게 테스트 장치의 동작신뢰성을 테스트하는 가를 이하에서 설명한다. 상기 도 2의 연결유닛(100)을 테스트 장치(10)에 연결한 경우의 등가 회로를 보인 도 3a를 참조하면, 노드 A는 도 2의 드라이버 출력노드 A에 대응되고 노드 B는 도 2의 비교기 입력노드 B에 대응된다. 상기 연결유닛(10)의 연결에 의해, 예를 들어 50Ω으로 임피던스 매칭이 된 경우라고 하면 노드 A의 파형은 시간의 변화에 따라 도 3b의 파형 A와 같이 나타난다. 그리고, 노드 B의 파형은 시간의 변화에 따라 도 3b의 파형 B와 같이 나타난다. 여기서, 도 3b는 도 3a의 각 라인에 나타나는 파형 타이밍도이다. 결국, 도 3b에서 시각 t0 와 시각 t1간의 지연은 전체적인 신호 타임 딜레이(tPD)가 되며, 테스트 장치(10)의 비교기(62)가 신호를 받아 들이는 시점은 시각 t1이 됨을 알 수 있다. 여기서, 상기 시각 t0에서 부터 시각 t1이 경과한 이후 까지 상기 파형 A의 레벨이 1/2 Vs가 되는 것은 임피던스 매칭이 된 상태이기 때문이며, 파형 B의 레벨이 Vs가 되는 것은 비교기의 입력단을 구성하는 연산증폭기가 무한대의 입력 임피던스를 가지기 때문이다. 여기서, 50Ω으로 임피던스를 매칭한 것은 상기 드라이버(52)의 내부저항 R이 50Ω으로 되어 있기 때문이며, 사안이 다를 경우에는 그에 따라 선로저항을 조절하면 된다. 따라서, 연결유닛(100)을 테스트 장치(10)에 연결하여, 전체적인 신호 타임 딜레이(tPD)를 시간별로 측정하고 다수의 비교기들의 입력끼리도 비교분석을 행하면 신호 스큐 및 지터의 범위를 알 수 있게 되어 테스트 장치의 정확도가 검증되어진다.

이하에서는 도 4,5 및 6을 참조하여, 시뮬레이션 결과를 설명한다. 상기 도 2와 같은 연결유닛(100)을 이용하여 신호 스큐 및 지터를 측정하기 위한 방법적 개요는 도 4로써 설명될 수 있다. 도면들을 참조하면, 주파수 레이트를 15나노초(nS)로, 신호 파형을 5나노초에서 10나노초의 구간을 가지는 구형파로, 스트로빙 타임을 3에서 8나노초로, 신호 전압의 레벨을 0~3볼트로, 비교기 측정 레벨의 기준레벨을 1.5볼트로, 측정 패턴을 100사이클 마다 독출/체크로 한 경우에 대한 방법적 원리 및 결과 데이터가 보여진다. 따라서, 도 4에서 구간 T1은 스트로빙 구간을 나타낸다. 도 5는 비교기 패스/페일 도트 그림을 보인 것으로서, 드라이버(52)에서 제공되는 신호가 연결유닛(100)을 통과하여 비교기(62)에 도달하는 시점을 나타낸 것이다. 여기서, 부호 K는 바로 상기 신호 타임 딜레이(tPD)를 가리킨다. 도 6은 상기한 측정 결과들을 정량화된 수치로써 나타낸 데이터 출력 리스트이다. 여기서, 단위는 나노초이고, 세로 열에 보여지는 데이터는 테스트 장치내의 다수의 비교기들에 대한 것이고, 가로 열에 보여지는 데이터는 주어진 범위에서의 각 시도횟수에 대한 것이다.

그러므로, 상기 도 6에서 얻어지는 결과 데이터를 분석하면, 테스트 장치내의 각 드라이버와 비교기의 쌍에 대한 정확도를 알아볼 수 있어 테스트 장치 전체에 대한 신뢰도를 판정할 수 있게 된다.

상기한 바와 같이, 본 발명은 도면을 기준으로 예를들어 기술되었지만 이에 한정되지 않으며 발명의 기술적 사상을 벗어나지 않는 범위내에서 본 발명이 속하는 기술분야에서 통상의 지식을 갖는 자에 의해 다양한 변화와 변경이 가능함은 물론이다.

상술한 바와 같이 본 발명에 따르면, 반도체 소자 테스트 장치의 신뢰성 테스트에 사용되는 연결유닛을 간단히 제공하고 반도체 소자 테스트 장치의 신뢰성 테스트를 위한 신호 스큐 및 지터 측정방법을 제공하는 것에 의해 반도체 소자의 패키지 레벨 테스트에 대한 신뢰성이 개선되는 효과가 있다. 또한, 반도체 소자의 테스트 효율을 향상시킬 수 있으므로 양산되는 반도체 제품의 코스트 다운이 기대되는 이점을 갖는다.

Claims (3)

1. 반도체 소자 테스트 장치의 신뢰성 테스트를 위해 상기 반도체 소자 테스트 장치 내의 드라이버와 비교기 사이를 단락시키는 기능을 행하는 연결유닛에 있어서:

   절연 패드;

   상기 반도체 소자 테스트 장치내의 드라이버들로부터 제공되는 신호들을 상기 장치의 출력핀들을 통해 각기 받기 위하여 상기 절연 패드상에 소정의 간격으로 배열된 다수의 입력 리드;

   상기 다수의 입력 리드에 대응하여 상기 절연 패드상에 배치되며 상기 제공된 신호들을 상기 장치의 입력핀들을 통해 상기 반도체 소자 테스트 장치의 비교기들로 각기 출력되게 하는 다수의 출력 리드;

   서로 대응되는 상기 입출력 리드간을 서로 연결하기 위한 저저항 연결선; 및

   상기 다수의 입출력 리드 및 상기 저저항 연결선을 덮기 위한 몰딩 보호층을 구비함을 특징으로 하는 연결유닛.
2. (삭제)
3. (삭제)

Images