KR100780685B1 - 반도체 메모리 장치의 임피던스 측정 방법 - Google Patents
반도체 메모리 장치의 임피던스 측정 방법 Download PDFInfo
- Publication number
- KR100780685B1 KR100780685B1 KR1020010037822A KR20010037822A KR100780685B1 KR 100780685 B1 KR100780685 B1 KR 100780685B1 KR 1020010037822 A KR1020010037822 A KR 1020010037822A KR 20010037822 A KR20010037822 A KR 20010037822A KR 100780685 B1 KR100780685 B1 KR 100780685B1
- Authority
- KR
- South Korea
- Prior art keywords
- impedance
- slave
- memory device
- semiconductor memory
- voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 반도체 메모리 장치의 임피던스 측정 방법에 관한 것으로, 디램이 데이타를 읽고 쓰는 채널의 특성 임피던스의 크기를 측정 장비없이도 간단하게 검증할 수 있다. 이를 위한 본 발명의 반도체 메모리 장치의 임피던스 측정 방법은 1개의 마스터와 다수개의 슬래이브로 이루어진 반도체 메모리 장치의 임피던스 측정 방법에 있어서, 상기 슬래이브에서 출력되는 전압과 기준 전압과의 차이를 상기 슬래이브의 차동 증폭기에서 비교 검출하므로써 임피던스 측정 장비를 사용하지 않고도 메모리 모듈의 임피던스를 측정하는 것을 특징으로 한다.
Description
도 1은 본 발명에 의한 반도체 메모리 장치의 임피던스 측정 방법을 설명하기 위한 회로도로서,
도 1a는 점 대 점 배선으로 입력과 출력을 연결하여 임피던스를 측정하는 방법을 나타낸 회로도이고,
도 1b는 점 대 점 배선의 등가 회로도이다.
도 2은 본 발명에 의한 반도체 메모리 장치의 다른 임피던스 측정 방법을 설명하기 위한 회로도로서,
도 2a는 버스 배선으로 입력과 출력을 연결하여 임피던스를 측정하는 방법을 나타낸 회로도이고,
도 2b 및 도 2c는 버스 배선의 등가 회로도이다.
도 3a는 도 2a의 제 1 슬래이브에서의 전압 파형을 나타낸 것이고,
도 3b는 도 2a의 마스터에서의 전압 파형을 나타낸 것이다.
도 4는 본 발명에 의한 반도체 메모리 장치의 또다른 임피던스 측정 방법을 설명하기 위한 회로도로서,
도 4a는 채널 특성을 검증하기 위한 회로도이고,
도 4b는 도 4a의 각 부분의 파형도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 마스터 2 : 제 1 슬래이브
3 : 제 2 슬래이브
본 발명은 반도체 메모리 장치의 임피던스 측정 방법에 관한 것으로, 특히 측정 장비를 사용하지 않고 메모리 모듈의 임피던스를 측정할 수 있는 반도체 메모리 장치의 임피던스 측정 방법에 관한 것이다.
반도체 제조 공정에서는 여러가지의 단위 공정이 있고, 그 각각의 단위공정의 결과에 따라서 제품의 완성 여부를 결정하게 된다. 또한, 각각의 단위공정은 그 과정에 맞는 표준을 갖고 있으며, 이 표준에 따라서 그 단위 공정의 통과 여부를 결정한다. 이러한 각각의 단위 공정 중에서 제품의 전기적 특성을 검사하는 검사 공정이 있으며, 제품이 갖는 기능의 정상적인 동작 여부를 결정하기 위하여 그 기능에 맞는 검사 조건을 자동으로 생성시키는 자동 검사 장치를 이용하여 이 검사 공정을 수행한다.
그리고, 검사 공정후, 전기적 특성 선별 표준에 의하여 양품 및 불량품을 선별하게 된다. 이러한 전기적 특성 선별 규격중에는 제품의 교류 신호(AC)의 (교류) 임피던스를 측정하는 항목이 있다.
일반적인 전기회로에서 전파의 임피던스(Z)는 다음 식(1)과 같이 표현된다.
여기서, E는 전기장을, H는 자기장을 각각 나타낸다.
즉, 전자파가 전파되어 가는 환경에서는 자기장(H)이 우세한가 혹은 전기장(H)이 우세한가에 따라서 전자파의 임피던스를 결정할 수 있게 되며, 전기장의 세기(V/m)를 자기장의 세기(A/m)로 나눈값이 전파의 임피던스가 된다. 그런데, 거의 모든 회로들은 신호 주파수에 대하여 리액턴스 커패시턴스나 인덕턴스를 갖고 있다. 그러므로, 전류와 전압과의 관계는 복소 임피던스에 의해 설명될 수 있다.
이러한 복소 임피던스를 식(1)을 이용하여 다음 식(2)와 같이 다시 정의한다.
여기서, VO-P는 임피던스를 가로지르는 교류 전압을, IO-P는 임피던스를 가로지르는 교류 전류를, θV는 전압의 위상각을, θI는 전류의 위상각을 각각 나타낸다.
식(2)는 다음 식(3)과 같이 표현될 수 있다.
여기서, θZ는 전압의 위상각과 전류의 위상각 사이의 차로서, 임피던스의 위상각이다. 그러므로, 전술한 복소 임피던스(Z)는 다음 식(4)와 같이 표현될 수 있다.
여기서, R은 순수한 저항성분을, X는 리액턴스 임피던스 성분을 각각 나타낸다.
실제, 임피던스 측정에 영향을 미치는 커패시턴스와 인덕턴스의 리액턴스 성분은 다음 식(5) 및 식(6)과 같이 표현된다.
상기 식(5) 및 식(6)으로부터 알수 있듯이, 주파수에 대한 임피던스를 측정하기 위해서는 임피던스 측정기가 필요하게 되는데, 메모리 모듈과 마더 보드(mother board)의 배선 임피던스를 검사하기 위해서는 이를 측정하기 위한 구조와 VNA(Vector Network Analyzer)와 TDR(Time Domain Reflectormetry)와 같은 장비들이 필요하며, 이들 장비를 이용하여 정확하게 재는 것은 많은 노력과 시간이 필요하다.
이와 같이, 종래 기술에 따른 반도체 메모리 장치의 임피던스 측정 방법은 인쇄 회로 기판(PCB)에 흐르는 특성 임피던스를 측정하기 위해서는 임피던스 측정기를 사용하였다. 이러한 임피던스 측정기로는 VNA(Vector Network Analyzer)와 TDR(Time Domain Reflectormetry) 등이 있는데, 모듈이 마더보드(Mother Board)에 장착되었을 때는 임피던스를 측정할 수 없는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 디램(DRAM)이 데이타를 읽고 쓰는 채널(channel)의 특성 임피던스의 크기를 검출하므로써, 모듈의 적합성을 측정 장비없이도 간단하게 검증할 수 있는 반도체 메모리 장치의 임피던스 측정 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 임피던스 측정 방법은 1개의 마스터와 다수개의 슬래이브로 이루어진 반도체 메모리 장치의 임피던스 측정 방법에 있어서, 상기 슬래이브에서 출력되는 전압과 기준 전압과의 차이를 상기 슬래이브의 차동 증폭기에서 비교 검출하므로써 임피던스 측정 장비를 사용하지 않고도 메모리 모듈의 임피던스를 측정하는 것을 특징으로 한다.
상기 슬래이브가 점 대 점(point-to-point)으로 연결된 경우 상기 슬래이브의 출력 전압은
인 것을 특징으로 한다.
상기 슬래이브가 버스(bus)로 연결된 경우 상기 슬래이브의 출력 전압은,
이다. 그런데, 특성 임피던스 ZO가 ΔZO만큼 변화가 발생하였을 때의 슬래이브에서 일정 시간 동안 나타나는 전압은
상기 기준 전압은,
인 것을 특징으로 한다.
여기서, VS-VREF의 차이를 이용하여 배선에서의 특성 임피던스 값의 범위를 예상할 수 있다. 즉, 기준 전압(VREF)을 기준으로 유니트 전압(Unit Voltage)씩 증가시킴으로서 변화하는 지점을 확인하여 특성 임피던스의 범위를 찾아 낼 수 있다. 예로 유니트 전압을 50mV로 설정하였다. 여기서, 유니트 전압을 50mV로 한 이유는 VS와 VREF의 차이를 구분하는 비교기의 해상도가 50mV미만이라고 가정하였기 때문이다.
즉, VREF - VS = ΔV 라고 하면,
과 같이 나타낼 수 있다. 따라서, 이와 같이 ΔV 전압을 측정하기 위해서 VREF의 전압을 유니트 전압 만큼씩 단계적으로 변화시켜 가면서 비교기가 '하이'에서 '로우'로 변화되는 지점을 찾는다. 이때의 VREF의 전압을 변화시킨 정도로 부터 ΔV를 예상할 수 있다. 이 값을 가지고 예상했던 특성 임피던스 값으로부터 특성 임피던스의 값이 ΔZO 만큼 변동하였음을 예측할 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명의 다른 반도체 메모리 장치의 임피던스 측정 방법은 1개의 마스터와 다수개의 슬래이브로 이루어진 반도체 메모리 장치의 임피던스 측정 방법에 있어서, 상기 다수개의 슬래이브 중에서 드라이빙된 슬래이브의 출력(또는 입력) 전압을 그 이웃에 있는 슬래이브에서 수신하여 기준 전압과 비교 검출하므로써 임피던스 측정 장비를 사용하지 않고도 메모리 모듈의 임피던스를 측정하는 것을 특징으로 한다.
상기 슬래이브(메모리)의 리드 모드에서 배선의 신화가 계단형으로 변하는 것을 이용하여 임피던스를 측정하는 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 1은 본 발명에 의한 반도체 메모리 장치의 임피던스 측정 방법을 설명하기 위한 회로도로서, 도 1a는 점 대 점(point-to-point) 배선으로 입력과 출력을 연결하여 임피던스를 측정하는 방법을 나타낸 회로도이고, 도 1b는 점 대 점(point-to-point) 배선의 등가 회로도이다. 이때, 전압(VS)은 다음식과 같다.
도 2은 본 발명에 의한 반도체 메모리 장치의 임피던스 측정 방법을 설명하기 위한 회로도로서, 도 2a는 버스(BUS) 배선으로 입력과 출력을 연결하여 임피던스를 측정하는 방법을 나타낸 회로도이고, 도 2b 및 도 2c는 버스 배선의 등가 회로도이다.
도 2에서 
를 나타낸다.
도 2a에 나타낸 버스에서 드라이버가 구동하게 되면 도 2b와 같이 등가 회로를 구성할 수 있으며, 이때의 값은 도 2c에 나타낸 것과 같이 식(8)에 의해서 결정된다.
이고, 마스터의 임피던스에 대응되는 기준 전압(Vref)과 실제 특성 임피던스에 의해서 변화된 값(Vs)을 비교함으로써 특성 임피던스의 변화를 확인할 수 있다.
도 3a는 도 2a의 제 1 슬래이브(Slave)(2)에서의 전압 파형을 나타낸 것이고, 도 3b는 도 2a의 마스터(Master)(1)에서의 전압 파형을 나타낸 것이다.
도 3a에서 보는 바와 같이, 제 1 슬래이브(2)에서 파형은 중간 정도의 신호 값을 가지고 있다가 충분한 시간이 흐른 뒤에는 최종적으로 '로우' 전압레벨을 갖는다. 이와 같이 인쇄회로기판(PCB)의 두께의 변화와 같은 원인에 의해서 특성 임피던스가 변하게 되면 그 신호 레벨이 변하게 된다. 따라서, 슬래이브의 차동 증폭기를 이용하여 측정 전압(Vs)과 기준 전압(Vref)의 차이를 판별함으로써 적절한 특성 임피던스 값을 가지고 있는지 확인하게 된다.
도 4는 본 발명에 의한 반도체 메모리 장치의 임피던스 측정 방법을 설명하기 위한 회로도로서, 도 4a는 채널(channel) 특성을 검증하기 위한 회로도이고, 도 4b는 도 4a의 각 부분의 파형도이다. 도 4b에서 (a)는 제 1 슬래이브(2)의 전압 파형이고, (b)는 마스터(1)의 전압 파형이며, (c)는 제 2 슬래이브(3)의 전압 파형이고, (d)는 제 1 슬래이브(2)에서 제 2 슬래이브(3)로 전송되는 트리거 신호(T)의 전압 파형을 나타낸 것이다.
도 4a 및 도 4b에서 나타낸 것과 같이 DRAM 모듈의 DQ 핀들 중에서 이웃한 DRAM의 출력과 입력을 사용한다. 즉, 제 1 슬래이브(2)가 출력을 드라이빙(driving)하게 되면 이 결과를 제 2 슬래이브(3)에서 받아들여 기준 전압(Vref)과 비교하여 신호를 검출하게 된다. 제 1 슬래이브(2)에서 생성하는 트리거(trigger) 신호(T)는 중간 신호(도 4b의 A)가 완전히 '로우' 전압 레벨로 떨어지기 전에 그 신호의 전압레벨을 비교한다. 정확히 값의 변화를 알기 위해서는 기준 전압(Vref)을 변화시켜가면서 검출하게 된다.
예를 들면, 기준 전압(Vref)을 식 3의 값을 기준으로 50mV 간격으로 변화시켜가면서 위의 방법을 반복하게 되면 정확한 임피던스 변화를 예측할 수 있다.
모듈에 DRAM이 데이터를 출력하는 경우에 채널의 특성 임피던스가 정확히 맞다면 출력 전압이 스윙 전압의 1/2에 해당하는 전압을 나타내게 된다. 그런데 만약 특성 임피던스에 차이가 발생하게 되면 이전압은 변동이 되게 된다. 따라서 이 차이를 검출함으로써 모듈의 특성 임피던스 변화를 알 수 있다.
이상에서 설명한 바와 같이, 본 발명의 반도체 메모리 장치의 임피던스 측정 방법에 의하면, 임피던스 측정 장비없이도 디램이 데이타를 읽고 쓰는 채널(channel)의 특성 임피던스의 크기를 검출하므로써, 간단하게 임피던스를 측정하여 모듈의 적합성을 검증할 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이 다.
Claims (5)
1개의 마스터와 다수개의 슬래이브로 이루어진 반도체 메모리 장치의 임피던스 측정 방법에 있어서,
상기 슬래이브에서 출력되는 전압과 상기 마스터의 임피던스에 대응되는 기준 전압과의 차이를 상기 슬래이브의 차동 증폭기에서 비교 검출함으로써 임피던스 측정 장비를 사용하지 않고도 메모리 모듈의 임피던스를 측정하는 것을 특징으로 하는 반도체 메모리 장치의 임피던스 측정 방법.
제 1 항에 있어서,
상기 슬래이브가 점 대 점(point-to-point)으로 연결된 경우 상기 슬래이브의 출력 전압은,
인 것을 특징으로 하는 반도체 메모리 장치의 임피던스 측정 방법.
제 1 항에 있어서,
상기 슬래이브가 버스(bus)로 연결된 경우 상기 슬래이브의 출력 전압은,
상기 기준 전압은,
인 것을 특징으로 하는 반도체 메모리 장치의 임피던스 측정 방법.
1개의 마스터와 다수개의 슬래이브로 이루어진 반도체 메모리 장치의 임피던스 측정 방법에 있어서,
상기 다수개의 슬래이브 중에서 드라이빙된 슬래이브의 출력(또는 입력) 전압을 그 이웃에 있는 슬래이브에서 수신하여 상기 임피던스에 대응되는 기준 전압과 비교 검출함으로써 임피던스 측정 장비를 사용하지 않고도 메모리 모듈의 임피던스를 측정하는 것을 특징으로 하는 반도체 메모리 장치의 임피던스 측정 방법.
제 4 항에 있어서,
상기 슬래이브(메모리)의 리드 모드에서 배선의 신화가 계단형으로 변하는 것을 이용하여 임피던스를 측정하는 것을 특징으로 하는 반도체 메모리 장치의 임피던스 측정 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037822A KR100780685B1 (ko) | 2001-06-28 | 2001-06-28 | 반도체 메모리 장치의 임피던스 측정 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037822A KR100780685B1 (ko) | 2001-06-28 | 2001-06-28 | 반도체 메모리 장치의 임피던스 측정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030001949A KR20030001949A (ko) | 2003-01-08 |
| KR100780685B1 true KR100780685B1 (ko) | 2007-11-30 |
Family
ID=27712028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010037822A KR100780685B1 (ko) | 2001-06-28 | 2001-06-28 | 반도체 메모리 장치의 임피던스 측정 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100780685B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6213677B1 (en) * | 1997-12-26 | 2001-04-10 | Kawasaki Jukogyo Kabushiki Kaisha | Joint mechanism for mowing machine |
| US6317382B2 (en) * | 1990-10-15 | 2001-11-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
-
2001
- 2001-06-28 KR KR1020010037822A patent/KR100780685B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6317382B2 (en) * | 1990-10-15 | 2001-11-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US6213677B1 (en) * | 1997-12-26 | 2001-04-10 | Kawasaki Jukogyo Kabushiki Kaisha | Joint mechanism for mowing machine |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030001949A (ko) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100565217C (zh) | 接触型单面探针装置及测试导线开路或短路的设备和方法 | |
| JP2002156399A (ja) | 回路基板の検査装置及び検査方法 | |
| US20030061701A1 (en) | Printed board inspecting apparatus | |
| KR20020065000A (ko) | 회로 기판의 검사 장치 및 검사 방법 | |
| EP1039389B1 (en) | Method and apparatus for adaptively learning test error sources to reduce the total number of test measurements required in real-time | |
| US8008938B2 (en) | Testing system module | |
| US6922062B2 (en) | Timing markers for the measurement and testing of the controlled impedance of a circuit board | |
| US6665627B2 (en) | Method and apparatus for evaluating and correcting the tester derating factor (TDF) in a test environment | |
| KR100780685B1 (ko) | 반도체 메모리 장치의 임피던스 측정 방법 | |
| US20010028256A1 (en) | Diagnostic apparatus for electronics circuit and diagnostic method using same | |
| JP2009109445A (ja) | 回路基板検査装置 | |
| JP2002014132A (ja) | 回路基板検査装置 | |
| JP3195195B2 (ja) | 被試験基板における電子回路動作試験方法及びその装置 | |
| US20210311118A1 (en) | Systems and methods for automatic time domain reflectometer measurement on a uni-directional drive channel | |
| JP3784479B2 (ja) | 回路基板検査方法 | |
| JP3494942B2 (ja) | 集積半導体回路 | |
| JP3247321B2 (ja) | 電子ユニットの検査方法 | |
| JP4924231B2 (ja) | 半導体試験装置 | |
| KR100476740B1 (ko) | 인쇄회로기판상의 rlc 병렬 회로 검사 방법 | |
| US11761983B2 (en) | Probe card integrated with a hall sensor | |
| CN116449175A (zh) | 集成电路检测装置和集成电路检测系统 | |
| EP3091365A1 (en) | Method for analyzing the rf performance of a probe card, detector assembly and system for analyzing the rf performance of a probe card | |
| JP2009192239A (ja) | 半導体試験装置とその経路診断方法 | |
| CN114879009A (zh) | 电容测量装置及电容测量方法 | |
| KR100577553B1 (ko) | 반도체 소자 테스트 장치의 신뢰성 테스트에 적용되는 연결유닛과 신호스큐 및 지터 측정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |