JP2002014132A - 回路基板検査装置 - Google Patents

回路基板検査装置

Info

Publication number
JP2002014132A
JP2002014132A JP2000195654A JP2000195654A JP2002014132A JP 2002014132 A JP2002014132 A JP 2002014132A JP 2000195654 A JP2000195654 A JP 2000195654A JP 2000195654 A JP2000195654 A JP 2000195654A JP 2002014132 A JP2002014132 A JP 2002014132A
Authority
JP
Japan
Prior art keywords
conductor pattern
circuit board
inspection
capacitance
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000195654A
Other languages
English (en)
Other versions
JP4582869B2 (ja
Inventor
Hideaki Minami
秀明 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2000195654A priority Critical patent/JP4582869B2/ja
Publication of JP2002014132A publication Critical patent/JP2002014132A/ja
Application granted granted Critical
Publication of JP4582869B2 publication Critical patent/JP4582869B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

(57)【要約】 【課題】 導体パターンの断線や短絡についての検査に
加えて、導体パターンの形状不良を検査し得る回路基板
検査装置を提供する。 【解決手段】 検査対象の回路基板Pに形成された導体
パターンに接触可能な接触型プローブ3,4を少なくと
も2つ備え、接触型プローブ3,4を用いて導体パター
ンおよび基準電極2b間の静電容量を測定し、その測定
した静電容量に基づいて導体パターンの良否を検査可能
に構成された回路基板検査装置1であって、導体パター
ンの各端点に接触型プローブ3,4をそれぞれ接触させ
て両端点間のインピーダンスおよびインダクタンスの少
なくとも一方を測定し、その測定値と基準値とを比較
し、その比較結果に基づいて導体パターンの良否を検査
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、検査対象の回路基
板に形成された導体パターンと基準電極との間の静電容
量を測定し、その測定した静電容量に基づいて導体パタ
ーンの良否を検査可能に構成された回路基板検査装置に
関するものである。
【0002】
【従来の技術】この種の静電容量測定に基づいて導体パ
ターンの良否を検査する回路基板検査装置は、一般的
に、表面に絶縁層が形成された平板状の基準電極(図示
せず)と、接触型の検査用プローブを少なくとも2つ備
えている。そして、基板検査時には、図5に示すよう
に、基準電極上に載置された検査対象の回路基板Pに形
成されている導体パターン24の各端点に検査用プロー
ブ3,4をそれぞれ接触させる。次いで、導体パターン
24の各端点と基準電極との間の静電容量をそれぞれ測
定する。その後、測定した2つの静電容量と、良品の回
路基板から予め吸収した測定容量に基づいて規定された
基準容量範囲とを比較する。この場合、測定した両静電
容量が共に基準容量範囲内のときには、導体パターン2
4が正常と判別する。一方、各静電容量が共に基準容量
範囲を超えるときには、導体パターン24が隣接する他
の導体パターンと短絡していると判別する。また、各静
電容量が共に基準容量範囲に満たないときには、導体パ
ターン24に断線が存在していると判別する。このよう
に、この回路基板検査装置では、1つの導体パターンに
対して、静電容量測定を2回行うことにより、各導体パ
ターンの短絡および断線を検査することが可能となって
いる。
【0003】上記の回路基板検査装置とは異なる検査方
法で導体パターンについての短絡および断線を検査する
回路基板検査装置も従来から知られている(特公平4−
17394号公報)。この回路基板検査装置では、1つ
の導体パターンに対して、導体パターンおよび基準電極
間の静電容量を1回測定し、その際に測定した静電容量
と所定値とを比較することによって短絡を検査し、か
つ、その導体パターンの両端点間の抵抗値を1回測定
し、その際に測定した抵抗値と所定値とを比較して断線
を検査する。
【0004】
【発明が解決しようとする課題】ところが、これらの従
来の回路基板検査装置には、以下の問題点がある。すな
わち、導体パターンを螺旋状に形成してコイル部品とし
て機能させることがある。このような導体パターンにつ
いては、例えば、螺旋状導体パターンの中間部位などで
短絡している場合には、インダクタンスが不足してコイ
ル部品として機能しないにも拘わらず、上記の短絡およ
び断線の検査では、正常と判別されてしまうおそれがあ
る。また、近年、コンピュータ装置に関連する分野など
では、導体パターンのファインピッチ化が進み、しか
も、そのファインピッチの導体パターンに高周波信号を
導通させるケースが増えている。したがって、このよう
な回路基板では、導体パターンの端点間のインピーダン
スやインダクタンスが保証されている必要がある。その
一方、例えば、図5に示すように、本来であれば実線で
示すパターン幅の導体パターン24が、破線で示すよう
に、より狭幅に形成されることがある。かかる場合、導
体パターンの各端点間のインピーダンスやインダクタン
スが保証されていないにも拘わらず、従来の回路基板検
査装置による検査方法では、正常な導体パターンと判別
されてしまう。したがって、従来の回路基板検査装置に
は、導体パターンの形状不良を検査することができない
という問題点がある。
【0005】本発明は、かかる問題点に鑑みてなされた
ものであり、導体パターンの断線や短絡についての検査
に加えて、導体パターンの形状不良を検査し得る回路基
板検査装置を提供することを主目的とする。
【0006】
【課題を解決するための手段】上記目的を達成すべく請
求項1記載の回路基板検査装置は、検査対象の回路基板
に形成された導体パターンに接触可能な接触型プローブ
を少なくとも2つ備え、接触型プローブを用いて導体パ
ターンおよび基準電極間の静電容量を測定し、その測定
した静電容量に基づいて導体パターンの良否を検査可能
に構成された回路基板検査装置であって、導体パターン
の各端点に接触型プローブをそれぞれ接触させて両端点
間のインピーダンスおよびインダクタンスの少なくとも
一方を測定し、その測定値と基準値とを比較し、その比
較結果に基づいて導体パターンの良否を検査することを
特徴とする。
【0007】また、請求項2記載の回路基板検査装置
は、請求項1記載の回路基板検査装置において、互いに
隣接する一対の導体パターンに対して、測定した静電容
量に基づく良否検査および比較結果に基づく良否検査を
それぞれ行い、かつ、一対の導体パターンに接触型プロ
ーブをそれぞれ接触させた状態で、一対の導体パターン
間の静電容量、インダクタンス、抵抗およびインピーダ
ンスの少なくとも1つを測定し、その測定結果に基づい
て両導体パターン間の短絡をさらに検査することを特徴
とする。
【0008】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係る回路基板検査装置の好適な発明の実施の形態に
ついて説明する。
【0009】最初に、回路基板検査装置1の構成につい
て、図1を参照して説明する。
【0010】同図に示すように、回路基板検査装置1
は、電極部2、接触型の検査用プローブ3,4、移動機
構5a,5b、測定部6、制御部7、RAM8およびR
OM9を備えて構成されている。この場合、電極部2
は、表面に絶縁フィルム2aが貼付された平板状の基準
電極2bを有し検査対象の回路基板Pを載置可能に構成
されている。また、検査用プローブ3,4は、プローブ
固定具3a,4aを介して移動機構5a,5bに取り付
けられた状態で基準電極部2の上方に配設されている。
測定部6は、回路基板Pにおける所定の検査位置間の静
電容量、抵抗、インダクタンスおよびインピーダンスの
少なくとも一つを測定する。制御部7は、測定部6によ
って測定された静電容量などの測定値に基づく回路基板
Pに対する検査処理や、移動機構5a,5bの駆動制御
などを実行する。RAM8は、良品回路基板から予め吸
収した検査用基準データ、導体パターン同士の短絡を検
査すべき一対の導体パターンを特定するパターン番号デ
ータ、および制御部7の演算結果などを一時的に記憶す
る。この場合、この回路基板検査装置1では、検査用基
準データとして、各導体パターンおよび基準電極2b間
の静電容量、各導体パターンの両端点間のインダクタン
スおよびインピーダンスの少なくとも一方、並びに、特
定の一対の導体パターン間の抵抗、インダクタンス、静
電容量およびインピーダンスのうちの少なくとも1つ、
などが用いられている。ROM9は、制御部7の動作プ
ログラムを記憶する。
【0011】次に、回路基板検査装置1による検査処理
について、図3を参照して説明する。
【0012】まず、導体パターン21,22・・の形成
面を上向きにして回路基板Pを電極部2の上に載置す
る。次に、制御部7が、移動機構5a,5bを制御して
検査用プローブ3,4を回路基板Pの各導体パターンの
各々の端点にそれぞれ接触させる。例えば、図2に示す
導体パターン21の端点21aに検査用プローブ3を接
触させ、他の導体パターン22の端点22aに検査用プ
ローブ4を接触させる。次いで、測定部6が、検査信号
として例えば16kHzの交流電圧を検査用プローブ
3,4に順次出力することにより、導体パターン21と
基準電極2bとの間の静電容量C11、および導体パタ
ーン22と基準電極2bとの間の静電容量C12を測定
する(ステップ11)。
【0013】次いで、制御部7が、測定した各静電容量
C11,C12と、RAM8から読み出した対応する検
査用基準データとを順次比較することにより、導体パタ
ーン21,22の各々についての断線、および両導体パ
ターン21,22の各々についての短絡を判定する(ス
テップ12)。具体的には、例えば、図2に示すよう
に、導体パターン21に断線箇所Bが存在する場合に
は、測定した静電容量C11が検査用基準データの下限
値を下回るため、制御部7は、導体パターン21に断線
が生じていると判定する。また、同図に示すように、導
体パターン21,22間に短絡箇所Aが存在する場合に
は、測定した静電容量C11(およびC12)が検査用
基準データの上限値を超えるため、制御部7は、導体パ
ターン21(および22)に短絡が生じていると判定す
る。この後、制御部7は、移動機構5a,5bを制御し
て検査用プローブ3,4を順次移動させつつ、すべての
導体パターンについて、上記した断線・短絡の判定を順
次実行する。
【0014】次に、制御部7は、移動機構5a,5bを
制御して回路基板Pの導体パターンにおける2つの端点
に検査用プローブ3,4をそれぞれ接触させ、測定部6
に対して端点間の例えばインダクタンスLを測定させる
(ステップ13)。具体的には、導体パターン21を検
査する際には、3つの端点21a〜21cのうちの端点
21aに検査用プローブ3を接触させ、端点21bに検
査用プローブ4を接触させる。次いで、測定部6が、検
査信号としての交流電流を検査用プローブ3,4間に出
力しつつ両検査用プローブ3,4間の交流電圧を測定す
ることにより、両端点21a,21b間のインダクタン
スLを測定する。この場合、インピーダンスZを測定し
てもよい。なお、インダクタンスLについては、例え
ば、交流電流の位相よりも位相が90度進んだ電圧成分
に基づいて測定する。また、インピーダンスZについて
は、インダクタンスL測定に加えて、交流電流の位相と
同位相の電圧成分に基づいて抵抗Rを測定し、この抵抗
RとインダクタンスLとに基づいて算出する。この場
合、インピーダンスZについては、交流電流の電流値と
両検査用プローブ3,4間の交流電圧とに基づいて算出
してもよい。
【0015】次いで、制御部7は、測定した各導体パタ
ーンのインダクタンスLと、RAM8から読み出した各
検査用基準データとを比較する。具体的には、図5にお
いて破線で示すように、導体パターンが狭幅に形成され
ているときや、先細り、中細り、または異常な広幅に形
成されているときなど、導体パターンの形状が良品の形
状とは異なると予測される場合には、導体パターンのイ
ンダクタンスLが良品の回路基板から吸収した検査用基
準データのインダクタンスとは異なる値となる。したが
って、制御部7は、測定した導体パターンのインダクタ
ンスLが、検査用基準データの上限値から下限値までの
範囲内にあるときは、導体パターンが正常であると判定
し、その上限値から下限値までの範囲を外れているとき
には、その導体パターンについては、断線は生じていな
いものの、導体パターンの先細りや、螺旋状導体パター
ンの中間部位での短絡などの形状的に異常が生じている
と判定する(ステップ14)。
【0016】次いで、制御部7は、移動機構5a,5b
を制御して、導体パターン21の他の端点間(例えば、
端点21a,21c間、端点21b,21c間)に検査
用プローブ3,4を接触させ、上記したようにインダク
タンスLを測定させ、その測定値に基づいて導体パター
ンに対する形状判定を行う(ステップ14)。この後、
制御部7は、移動機構5a,5bを制御して、検査用プ
ローブ3,4を順次移動させつつ、すべての導体パター
ンに対して形状判定を行う。この結果、各導体パターン
の断線・短絡および形状不良が検査され、これにより、
各導体パターンにおける各端点間のインピーダンスやイ
ンダクタンスを保証し得る回路基板Pを製造することが
できる。
【0017】一方、導体パターンの端点および基準電極
2b間の静電容量による短絡検査では、導体パターン同
士の短絡を検査できない場合も生じる。つまり、上記し
た静電容量による断線・短絡検査では、各導体パターン
21,22・・と電極部2の基準電極2bとの間の静電
容量C11,C12・・を測定することにより、隣接す
る導体パターン間の短絡を検査している。この場合、回
路基板Pの導体パターン21、隣接する他の導体パター
ン(例えば導体パターン22とする)、および電極部2
の基準電極2bは、図4に示す等価回路図で表される。
同図における静電容量C1,C2,C3は、それぞれ、
導体パターン21および基準電極2b間の理論的な静電
容量、導体パターン22および基準電極2b間の理論的
な静電容量、並びに、導体パターン21,22間の結合
に起因する理論的な静電容量を意味する。したがって、
測定した静電容量C11,C12は、導体パターン2
1,22間の静電容量C3の影響を受けるため、下記の
式および式で表される。 C11=C1+(C2・C3/(C2+C3))・・・・式 C12=C2+(C1・C3/(C1+C3))・・・・式
【0018】この場合、両導体パターン21,22が長
目でかつ互いに接近した状態で対向するように形成され
ているときなどでは、静電容量C1,C2自体が小さな
値であっても、静電容量C3が静電容量C1,C2と比
較して十分に大きな値になることがある。かかる場合に
は、両導体パターン21,22間に短絡が生じていたと
しても、測定した静電容量C11,C12に与える影響
が小さいため、静電容量C11,C12が共に検査用基
準データの上限値を超えないことがある。したがって、
導体パターンの端点および基準電極2b間の静電容量に
よる短絡検査のみでは、導体パターン同士の短絡を精度
良く検査できないこととなる。
【0019】このような現象が生じる一対の隣接導体パ
ターンは回路基板設計時や検査用基準データの吸収時に
予め特定することができる。このため、このような特定
の隣接する導体パターンを特定するパターン番号データ
等をRAM8に記憶させておき、特定の隣接する一対の
導体パターンについては、形状判定(ステップ14)を
行った後に、後述するステップ15,16の処理を実行
することで、短絡検査の精度を向上させることができ
る。
【0020】まず、制御部7は、パターン番号データに
従い、移動機構5a,5bを制御して隣接する各導体パ
ターンのそれぞれの所定箇所(例えば端点)に検査用プ
ローブ3,4をそれぞれ接触させる。次いで、上記した
ステップ13と同様にして、測定部6が、検査信号とし
ての交流電流を検査用プローブ3,4間に出力すると共
に、両検査用プローブ3,4間の交流電圧を測定するこ
とにより、抵抗R、インダクタンスL、静電容量Cおよ
びインピーダンスZの少なくとも1つを測定する(ステ
ップ15)。なお、抵抗Rを測定する場合には、検査用
信号として直流電流を両検査用プローブ3,4間に供給
しつつ両検査用プローブ3,4間の直流電圧を測定し、
その測定値に基づいて算出してもよい。
【0021】次いで、制御部7が、抵抗R、インダクタ
ンスL、静電容量CおよびインピーダンスZの少なくと
も1つの測定値に基づいて、その両導体パターン間の短
絡を判定する(ステップ16)。具体的には、両導体パ
ターン21,22間が短絡している場合、検査用信号が
導体パターン21,22を介して短絡するため、両検査
用プローブ3,4間に過大電流が流れる。したがって、
抵抗R、インダクタンスL、静電容量Cおよびインピー
ダンスZの測定自体が不能となるため、パターン間に短
絡が生じていることを確実に判別することができる。一
方、両導体パターン21,22間が短絡していない場
合、静電容量Cについては、検査用基準データとしての
上限値から下限値までの範囲内の値が測定され、抵抗
R、インダクタンスLおよびインピーダンスZについて
は、検査用基準データの下限値を超える値が測定され
る。したがって、導体パターン同士の静電容量が大き
く、かつ各導体パターンおよび基準電極2b間の静電容
量が小さい特定の一対の導体パターン間の短絡を確実に
検査することができる。この後、制御部7は、移動機構
5a,5bを制御し、検査用プローブ3,4を順次移動
させつつ、すべての特定の隣接する一対の導体パターン
に対して、この短絡検査を実行する。次いで、制御部7
は、上記の各検査の検査結果に基づいて、回路基板Pの
良否を最終的に判定する(ステップ17)。
【0022】なお、本発明は、上記した発明の実施の形
態に限定されない。例えば、各検査(ステップ11〜1
6)の実行順序は、上記した例に限らず、適宜変更が可
能である。例えば、各導体パターンと基準電極2bとの
間の静電容量測定(ステップ11)を行った後に、続い
て、隣接する導体パターン同士の静電容量Cやインピー
ダンスZなどを測定(ステップ15)することもでき
る。かかる方式を採用した場合には、導体パターンの形
成数および形成位置によっては、検査用プローブ3,4
の移動回数および移動距離が少なくなるため、検査時間
を短縮することができる。また、回路基板検査装置1で
は、二端子法によって測定する例について説明したが、
四端子構造の検査用プローブを用いて四端子法によって
各種測定を行うこともできる。さらに、インダクタンス
L、インピーダンスZおよび静電容量の測定方法自体
は、任意の測定方法を採用することができる。加えて、
本発明の実施の形態では、本発明における基準電極とし
て電極部2の基準電極2bを用いた静電容量測定の例に
ついて説明したが、例えば、検査対象の回路基板Pにお
いて広い面積を有するグランドパターンや電源パターン
などを基準電極として用いることもできる。また、ラダ
ー状の導体パターンの短絡や断線を検査する際に、本発
明を適用できるのは勿論である。
【0023】
【発明の効果】以上のように、請求項1記載の回路基板
検査装置によれば、各導体パターンおよび基準電極間の
静電容量をそれぞれ測定し、その測定した静電容量に基
づいて導体パターンの良否を検査し、かつ、検査導体パ
ターンの各端点間のインピーダンスおよびインダクタン
スの少なくとも一方を測定し、その測定値と基準値とを
比較して導体パターンの良否を検査することにより、各
導体パターンの断線や短絡の検査に加えて、導体パター
ンの形状の良否についても検査することができ、これに
より、導体パターンの各端点間のインピーダンスやイン
ダクタンスを保証する必要がある回路基板を高精度で検
査することができる。
【0024】また、請求項2記載の回路基板検査装置に
よれば、互いに隣接する一対の導体パターン間の静電容
量、インダクタンス、抵抗およびインピーダンスの少な
くとも1つを測定し、その測定結果に基づいて両導体パ
ターン間の短絡をさらに検査することにより、各導体パ
ターンおよび基準電極間の静電容量に基づく検査のみで
は完全に検査し得ない特定の導体パターン同士の短絡を
確実に検査できるため、検査対象の回路基板をさらに高
精度で検査することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る回路基板検査装置1
の構成を示す構成図である。
【図2】導体パターンが形成された検査対象の一例であ
る回路基板Pの上面図である。
【図3】回路基板検査装置1による検査処理を示すフロ
ーチャートである。
【図4】電極部2における基準電極2b、および回路基
板Pにおける導体パターン21,22の等価回路図であ
る。
【図5】従来の回路基板検査装置の動作を説明するため
の説明図である。
【符号の説明】
1 回路基板検査装置 2 電極部 2b 基準電極 3,4 検査用プローブ 5a,5b 移動機構 6 測定部 7 制御部 8 RAM 9 ROM 21,22 導体パターン P 回路基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/00 H05K 3/00 T

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 検査対象の回路基板に形成された導体パ
    ターンに接触可能な接触型プローブを少なくとも2つ備
    え、当該接触型プローブを用いて前記導体パターンおよ
    び基準電極間の静電容量を測定し、その測定した静電容
    量に基づいて当該導体パターンの良否を検査可能に構成
    された回路基板検査装置であって、 前記導体パターンの各端点に前記接触型プローブをそれ
    ぞれ接触させて当該両端点間のインピーダンスおよびイ
    ンダクタンスの少なくとも一方を測定し、その測定値と
    基準値とを比較し、その比較結果に基づいて当該導体パ
    ターンの良否を検査することを特徴とする回路基板検査
    装置。
  2. 【請求項2】 互いに隣接する一対の導体パターンに対
    して、前記測定した静電容量に基づく良否検査および前
    記比較結果に基づく良否検査をそれぞれ行い、かつ、当
    該一対の導体パターンに前記接触型プローブをそれぞれ
    接触させた状態で、当該一対の導体パターン間の静電容
    量、インダクタンス、抵抗およびインピーダンスの少な
    くとも1つを測定し、その測定結果に基づいて当該両導
    体パターン間の短絡をさらに検査することを特徴とする
    請求項1記載の回路基板検査装置。
JP2000195654A 2000-06-29 2000-06-29 回路基板検査装置 Expired - Lifetime JP4582869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000195654A JP4582869B2 (ja) 2000-06-29 2000-06-29 回路基板検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000195654A JP4582869B2 (ja) 2000-06-29 2000-06-29 回路基板検査装置

Publications (2)

Publication Number Publication Date
JP2002014132A true JP2002014132A (ja) 2002-01-18
JP4582869B2 JP4582869B2 (ja) 2010-11-17

Family

ID=18694281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000195654A Expired - Lifetime JP4582869B2 (ja) 2000-06-29 2000-06-29 回路基板検査装置

Country Status (1)

Country Link
JP (1) JP4582869B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005071746A1 (ja) * 2004-01-21 2007-09-06 パイオニア株式会社 半導体装置およびその製造方法
CN100356183C (zh) * 2002-07-23 2007-12-19 井上商事株式会社 印刷电路板的检查工具
KR100868071B1 (ko) 2006-09-27 2008-11-10 연세대학교 산학협력단 차동 전극 임피던스의 상대적인 측정을 이용한 전극의 접촉모니터링 방법
JP2010044087A (ja) * 2009-11-02 2010-02-25 Hitachi Chem Co Ltd コンデンサ検査方法及びインダクタ検査方法
JP2010216827A (ja) * 2009-03-13 2010-09-30 Hioki Ee Corp 回路基板の良否判定方法
JP2011106973A (ja) * 2009-11-18 2011-06-02 Hioki Ee Corp コンタクトプローブ、プローブ装置、測定装置および検査装置
WO2013035357A1 (ja) * 2011-09-08 2013-03-14 日本メクトロン株式会社 導通検査装置および導通検査方法
JP2013516220A (ja) * 2009-12-30 2013-05-13 セント・ジュード・メディカル・エイトリアル・フィブリレーション・ディヴィジョン・インコーポレーテッド 延在するアクティブ固定リード線の電気計測
JP2015147487A (ja) * 2014-02-06 2015-08-20 矢崎総業株式会社 車両のアースケーブル接続ポイント決定方法
JP2018198512A (ja) * 2017-05-24 2018-12-13 株式会社デンソー 検査システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04503105A (ja) * 1988-10-17 1992-06-04 バス、サイエンティフィック、リミテッド 電気回路の試験

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565966A (en) * 1983-03-07 1986-01-21 Kollmorgen Technologies Corporation Method and apparatus for testing of electrical interconnection networks
FR2572183B1 (fr) * 1984-10-22 1987-01-09 Aerospatiale Procede et appareil pour la verification par mesure d'impedance de la continuite electrique d'un dispositif de matiere electriquement conductrice
JP3228631B2 (ja) * 1993-12-24 2001-11-12 東京エレクトロン株式会社 テスタ
JPH10123198A (ja) * 1996-10-21 1998-05-15 Hioki Ee Corp 回路基板検査装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04503105A (ja) * 1988-10-17 1992-06-04 バス、サイエンティフィック、リミテッド 電気回路の試験

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100356183C (zh) * 2002-07-23 2007-12-19 井上商事株式会社 印刷电路板的检查工具
JP4701087B2 (ja) * 2004-01-21 2011-06-15 パイオニア株式会社 半導体装置およびその製造方法
JPWO2005071746A1 (ja) * 2004-01-21 2007-09-06 パイオニア株式会社 半導体装置およびその製造方法
KR100868071B1 (ko) 2006-09-27 2008-11-10 연세대학교 산학협력단 차동 전극 임피던스의 상대적인 측정을 이용한 전극의 접촉모니터링 방법
JP2010216827A (ja) * 2009-03-13 2010-09-30 Hioki Ee Corp 回路基板の良否判定方法
JP2010044087A (ja) * 2009-11-02 2010-02-25 Hitachi Chem Co Ltd コンデンサ検査方法及びインダクタ検査方法
JP2011106973A (ja) * 2009-11-18 2011-06-02 Hioki Ee Corp コンタクトプローブ、プローブ装置、測定装置および検査装置
JP2013516220A (ja) * 2009-12-30 2013-05-13 セント・ジュード・メディカル・エイトリアル・フィブリレーション・ディヴィジョン・インコーポレーテッド 延在するアクティブ固定リード線の電気計測
WO2013035357A1 (ja) * 2011-09-08 2013-03-14 日本メクトロン株式会社 導通検査装置および導通検査方法
JP2013057597A (ja) * 2011-09-08 2013-03-28 Nippon Mektron Ltd 導通検査装置および導通検査方法
CN103097901A (zh) * 2011-09-08 2013-05-08 日本梅克特隆株式会社 导通检测装置和导通检测方法
JP2015147487A (ja) * 2014-02-06 2015-08-20 矢崎総業株式会社 車両のアースケーブル接続ポイント決定方法
JP2018198512A (ja) * 2017-05-24 2018-12-13 株式会社デンソー 検査システム

Also Published As

Publication number Publication date
JP4582869B2 (ja) 2010-11-17

Similar Documents

Publication Publication Date Title
JP3558434B2 (ja) 電気的配線検査方法及び装置
JP5177851B2 (ja) 絶縁検査方法及び絶縁検査装置
JP4582869B2 (ja) 回路基板検査装置
JP2008203077A (ja) 回路検査装置及び回路検査方法
WO2004057350A1 (ja) 回路パターン検査装置及びパターン検査方法
JP4219489B2 (ja) 回路基板検査装置
JP5420277B2 (ja) 回路基板検査装置および回路基板検査方法
JP2001242211A (ja) 回路基板検査装置
JP6918659B2 (ja) 回路基板検査装置
JP3784479B2 (ja) 回路基板検査方法
JPS6379075A (ja) 導通検査装置
JP6633949B2 (ja) 基板検査装置及び基板検査方法
JP2006200973A (ja) 回路基板検査方法およびその装置
JP6943648B2 (ja) 基板検査装置および基板検査方法
JP4369002B2 (ja) 回路基板検査装置
JP5485012B2 (ja) 回路基板検査装置および回路基板検査方法
JP2000232141A (ja) 半導体パッケージ用基板の導通検査方法
JP4411115B2 (ja) 配線パターンの検査方法
JP2006071567A (ja) プローブの接触状態判別方法、回路基板検査方法および回路基板検査装置
JP2014020815A (ja) 基板検査装置および基板検査方法
JPS62282277A (ja) 導通検査装置
JP4282589B2 (ja) 回路基板検査装置および回路基板検査方法
JP2010243507A (ja) 回路基板検査装置
JP2007178154A (ja) 回路基板検査装置および回路基板検査方法
JP2008185509A (ja) 回路基板検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100831

R150 Certificate of patent or registration of utility model

Ref document number: 4582869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term