JP4701087B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4701087B2
JP4701087B2 JP2005517305A JP2005517305A JP4701087B2 JP 4701087 B2 JP4701087 B2 JP 4701087B2 JP 2005517305 A JP2005517305 A JP 2005517305A JP 2005517305 A JP2005517305 A JP 2005517305A JP 4701087 B2 JP4701087 B2 JP 4701087B2
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive layer
manufacturing
protective film
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005517305A
Other languages
English (en)
Other versions
JPWO2005071746A1 (ja
Inventor
健一 永山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34805367&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4701087(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP2005517305A priority Critical patent/JP4701087B2/ja
Publication of JPWO2005071746A1 publication Critical patent/JPWO2005071746A1/ja
Application granted granted Critical
Publication of JP4701087B2 publication Critical patent/JP4701087B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70Testing, e.g. accelerated lifetime tests
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861Repairing

Description

【技術分野】
本発明は、有機EL(エレクトロルミネッセント)素子、発光ダイオードまたは容量素子などの半導体素子の封止構造に関する。
【背景技術】
有機ELパネルは、主に有機材料の発光層を有する有機EL素子を備えており、有機EL素子は水分や酸素などに曝されると劣化するため、外気から遮断すべく、有機EL素子全体を被覆し封止する保護膜(パッシベーション膜)が形成されている。前記保護膜は、封止性能の向上のために、緻密で、不純物の透過に対する阻止性能の高い膜を含むのが一般的である。
この保護膜にクラックやピンホールなどの欠陥があると、当該欠陥を通じて透過した水分や酸素などの不純物が素子構成材料の酸化などを促進させ、有機EL素子を劣化させる。この種の劣化は、発光面中のダークスポット(非発光点)の発生とその拡大、素子の短寿命化並びに歩留まりの低下を招来してしまうため、保護膜の欠陥の発生をいかに防止するか、欠陥が発生した場合に当該欠陥をいかに補修するかは、重要な課題である。かかる課題を解決するための封止技術は、たとえば、特許文献1(特開2002−134270号公報)、特許文献2(特開2002−164164号公報)、特許文献3(特開平6−96858号公報)、特許文献4(特開平10−312883号公報)、特許文献5(特開2002−260846号公報)および特許文献6(特開2002−329720号公報)に開示されている。
また、製造工程で発生した保護膜の欠陥を検出する技術も、歩留まりの向上を図り欠陥を補修するために重要である。保護膜に生じた欠陥を目視や画像処理で検出することは可能ではあるが、目視や画像処理では、予期しない欠陥や保護膜の表面に現れない欠陥などを正確に検出することが難しく、検出精度に限界がある。
以上の状況などに鑑みて本発明の主な目的は、有機EL素子などの半導体素子を封止する保護膜に生じた欠陥を高精度に検出せしめる封止構造を有する半導体装置およびその製造方法を提供する点にある。
【発明の開示】
上記目的を達成すべく、本発明は、基板と、前記基板上に形成されている半導体素子と、前記半導体素子を封止する保護膜とを備えた半導体装置であって、前記保護膜の裏面と接し且つ前記半導体素子の形成領域外における前記基板の周縁部上に延在している第1導電層と、前記保護膜の表面と接し且つ前記半導体素子の形成領域外における前記基板の周縁部上に延在している第2導電層と、前記第1導電層に接続され且つ前記半導体素子の形成領域外における前記基板の周縁部上に設けられた第1の電極端子と、前記第2導電層に接続され且つ前記半導体素子の形成領域外における前記基板の周縁部上に設けられた第2の電極端子と、を備えることを特徴としている。
また、他の発明は、基板上に形成されている半導体素子を封止する保護膜の欠陥を検出する半導体装置の製造方法であって、(a)前記半導体素子上に前記半導体素子の形成領域外における前記基板の周縁部上に延在するように第1導電層を形成するとともに、前記基板の周縁部上に前記第1導電層に接続する第1の電極端子を形成するステップと、(b)前記第1導電層上に、前記半導体素子を被覆する前記保護膜を形成するステップと、(c)前記保護膜上に前記半導体素子の形成領域外における前記基板の周縁部上に延在するように第2導電層を形成するとともに、前記基板の周縁部上に前記第2導電層に接続する第2の電極端子を形成するステップと、(d)前記第1の電極端子と前記第2の電極端子との間の電気伝導を測定し、その測定結果に基づいて前記保護膜の欠陥を検出するステップと、を備えることを特徴としている。
【図面の簡単な説明】
図1は、本発明に係る第1の実施例の有機ELパネルの断面を概略的に示す図である。
図2は、有機EL素子を構成する有機機能層の一例を概略的に示す断面図である。
図3は、第1の実施例の有機ELパネルの断面を概略的に示す図である。
図4は、保護膜の欠陥が補修された有機ELパネルの断面を概略的に示す図である。
図5は、本発明に係る第2の実施例の有機ELパネルを概略的に示す平面図である。
図6は、第2の実施例の有機ELパネルを概略的に示す平面図である。
図7Aおよび図7Bは、第2の実施例の欠陥検出処理を説明するグラフである。
図8は、本発明に係る第3の実施例の有機ELパネルを概略的に示す平面図である。
図9は、第3の実施例の有機ELパネルを概略的に示す平面図である。
図10は、本発明に係る第4の実施例の有機ELパネルの断面を概略的に示す図である。
図11は、第4の実施例の有機ELパネルを概略的に示す平面図である。
図12は、保護膜の欠陥が補修された有機ELパネルの断面を概略的に示す図である。
【発明を実施するための形態】
以下、本発明に係る種々の実施例について説明する。
1.第1の実施例
図1は、本発明に係る第1の実施例の有機ELパネル(半導体装置)1の断面を概略的に示す図である。この有機ELパネル1は、絶縁基板10と、この絶縁基板10上に形成される、第1電極層11、有機機能層12および第2電極層13からなる有機EL素子(半導体素子)14とを備えている。絶縁基板10としては、たとえば、ガラス基板、あるいはポリカーボネートなどを基材とした可撓性のプラスチック基板を用いることができる。
また、有機ELパネル1は、有機EL素子14上に、電気絶縁性の絶縁膜15、第1導電層16、保護膜(パッシベーション膜)17および第2導電層18をこの順で積層して構成されている。第1導電層16は保護膜17の裏面(内側の面)と接するように、第2導電層18は保護膜17の表面(外側の面)と接するように、それぞれ形成されている。
保護膜17は、水分や酸素などの不純物の有機EL素子14への浸透を阻止する単層または複数層の膜からなり、第1導電層16と第2導電層18とに挟み込まれ、且つ第1導電層16と第2導電層18との間を電気的に絶縁するように形成されている。保護膜17の構成材料としては、たとえば、酸化シリコン(SiO)などの金属酸化物、シリコン窒化物などの金属窒化物、窒化酸化シリコン(SiON)などの金属窒化酸化物、またはポリイミド系樹脂などの有機絶縁材料が挙げられる。このような膜材料を、真空蒸着法,スピンコート法,スパッタリング法,プラズマCVD(Chemical Vapor Deposition;化学蒸着)法,レーザCVD法,熱CVD法,イオンプレーティング法またはスピンコート法などの製法により堆積して保護膜17を形成することができる。
特に、第1導電層16との密着性を向上させ、ピンホールの少ない保護膜17を形成するには、イオンプレーティング法またはCVD法を採用するのが好ましい。また、ピンホールの少ない緻密な膜を均一に且つ一定の膜厚で形成するには、ポリパラキシリレン,ポリモノクロロパラキシリレン,ポリジクロロパラキシリレンまたはポリモノブロムパラキシリレンなどのポリパラキシレン系樹脂を用いて、CVD法により保護膜17を成膜することも好ましい。
さらに、保護膜17は、防湿性能の向上の観点から、酸化カルシウム,酸化バリウムなどのアルカリ金属酸化物、またはイソシアネート基を有する有機物などの水分吸収膜を含むのが好ましい。
第1導電層16と第2導電層18の構成材料としては、アルミニウム(Al),銀(Ag),銅(Cu),金(Au),白金(Pt),パラジウム(Pd),クロム(Cr),モリブデン(Mo),チタン(Ti)およびニッケル(Ni)などの金属材料のうちから選択した一種若しくは二種以上からなる合金、またはITO(酸化インジウム錫;Indium Tin Oxide),IZO(酸化亜鉛;Indium Zinc Oxide)若しくは酸化スズなどの透明導電材料、またはポリチオフェン若しくはポリアニリンなどの導電性高分子材料が挙げられる。特に、後述する保護膜17の欠陥検出を精度良く行う観点からは、高い電気伝導率を持つ金属材料や透明導電材料を選択するのが好ましい。
第1導電層16は、図1に示されるように、有機EL素子14の形成領域外における絶縁基板10の周縁部上に延在しており、当該周縁部上の第1導電層16は、第1の電極端子19Aと連続し且つ電気的に接続している。この第1の電極端子19Aは、欠陥検出用の金属製の探針(プローブ)20Aが接触し得る表面積を有している。また、第2導電層18も、有機EL素子14の形成領域外における絶縁基板10の周縁部上に延在しており、当該周縁部上の第2導電層18は、第1の電極端子19Bと連続し且つ電気的に接続している。この電極端子19Bも、欠陥検出用の金属製の探針(プローブ)20Bが接触し得る表面積を有している。第1および第2の探針20A,20Bは、欠陥検出処理を実行する検出器21と接続されている。欠陥検出処理については後述する。
絶縁膜15は、有機EL素子14と第1導電層16とを電気的に絶縁する膜であれば良く、絶縁膜15の構成材料およびその製法は特に制限されない。ただし、絶縁膜15の成膜工程において、下方の素子構造に与えるダメージをできるだけ小さくし得る膜材料を選択することが好ましい。また、スパッタリング法,真空蒸着法,CVD法,スピンコート法またはスクリーン印刷法などの製法により絶縁膜15を形成することができる。
有機EL素子14を構成する第1電極層11と第2電極層13の電極パターンは図に明示されていないが、第1電極層11と第2電極層13は、互いに直交するように帯状に形成されていてもよい。第1電極層11は、有機機能層12への正孔注入の観点から大きな仕事関数を有する陽極材料からなることが好ましい。たとえば、ITO(酸化インジウム・錫;Indium Tin Oxide)、IZO(酸化亜鉛;Indium Zinc Oxide)または酸化スズなどの導電性金属酸化物の陽極材料を、真空蒸着法、スパッタリング法、イオンプレーティング法または気相成長法などによって絶縁基板10上に堆積し、レジストをマスクとしてパターニングすることで第1電極層11を形成することができる。また、第2電極層13は、有機機能層12への電子注入の観点から小さな仕事関数を有し且つ化学的に比較的安定している陰極材料からなることが好ましい。たとえば、MgAg合金、マグネシウム、アルミニウムまたはアルミニウム合金などの陰極材料を真空蒸着法などにより有機機能層12の上に成膜しパターニングすることで第2電極層13を形成することができる。
なお、本実施例では、第1電極層11が有機機能層12に正孔を注入する陽極として、第2電極層13が有機機能層12に電子を注入する陰極としてそれぞれ説明されているが、この代わりに、第1電極層11を陰極とし、第2電極層13を陽極としてもよい。
次に、図2は、有機機能層12の一例を概略的に示す断面図である。図2を参照すると、有機機能層12は、絶縁基板10上の第1電極層11の上に、正孔注入層30,正孔輸送層31,発光層32および電子注入層33をこの順で積層して構成される。電子注入層33上には、第2電極層13が形成されている。外部からの電圧により第1電極層11から正孔が注入され第2電極層13から電子が注入されると、正孔と電子は有機機能層12中を移動し、発光層32において所定の確率で再結合する。再結合のエネルギーは、発光層32を構成する有機分子の一重項励起状態および三重項励起状態のうち一方または双方を介して放出され、蛍光もしくはりん光、または蛍光とりん光の双方が発せられることとなる。正孔注入層30および正孔輸送層31の構成材料としては、銅フタロシアニンおよびTPD(トリフェニルアミンの2量体)、または、ポリチオフェンおよびポリアニリンを採用できる。また、発光層32を構成する発光材料としては、Alq(アルミキノリノール錯体)、BAlq(アルミキノリノール錯体)、DPVBi(ジスチリルアリーレン誘導体)、EM2(オキサジアゾール誘導体)、BMA−nT(オリゴチオフェン誘導体;nは正整数)などが挙げられる。そして電子注入層33の構成材料としてはLiO(酸化リチウム)などが挙げられる。
なお、上記有機機能層12は4層型素子であるが、この代わりに、有機機能層12が、発光層32のみからなる単層型素子、または発光層32と正孔輸送層31と正孔注入層30とからなる3層型素子でもよい。
また、有機ELパネル1は、図1に示される構成要素の他に、有機EL素子14を分断する複数の隔壁、TFT(薄膜トランジスタ)およびキャパシタなどを含む駆動回路といった図示されない構成要素を含んでもよい。
以上の構成を有する有機ELパネル1の製造方法の一手順を以下に概説する。
図1を参照すると、まず、絶縁基板10上に、第1電極層11,有機機能層12および第2電極層13をこの順で形成することで絶縁基板10上の素子形成領域に有機EL素子14を形成する。次いで、有機EL素子14の上に金属窒化膜などの絶縁材料を用いて絶縁膜15を形成する。
その後、有機EL素子14および絶縁膜15を被覆するように、蒸着法またはスパッタリング法などによりアルミニウムなどの金属材料を堆積しパターニングする。この結果、電極端子19Aと第1導電層16とが形成される。続けて、CVD法により、第1導電層16を被覆するように窒化シリコンなどの絶縁材料を堆積することで保護膜17を形成する。さらに、この保護膜17を被覆するように、蒸着法またはスパッタリング法などによりアルミニウムなどの金属材料を堆積しパターニングして第2導電層18と電極端子19Bとを形成する。
その後、保護膜17の欠陥検出処理を実行する。具体的には、図1に示されるように、一方の探針20Aを電極端子19Aに接触させ、他方の探針20Bを電極端子19Bに接触させる。かかる状態で、検出器21は、電極端子19A,19Bに電位差を与えて電極端子19A,19Bの間の電気抵抗率などの電気伝導を測定し、その測定結果に基づいて保護膜17の欠陥を検出するのである。図3に示すように保護膜17に欠陥40がある場合は、当該欠陥40を介して第1導電層16と第2導電層18とが電気的に導通する一方、図1に示すように保護膜17に欠陥が無い場合は、第1導電層16と第2導電層18とは電気的にほとんど導通せず、両層間の電気伝導度は低く、両層間の電気抵抗率は高い。よって、検出器21は、電極端子19A,19Bの間に電気伝導が生じていると判断した場合は、保護膜17に欠陥有りと判定する一方、電極端子19A,19Bの間に電気伝導が生じていないと判断した場合は、保護膜17に欠陥無しと判定する。たとえば、測定した電気抵抗率が予め設定した値を超えている場合は、保護膜17にピンホールなどの欠陥が無いと判定し、前記電気抵抗率が設定した値以下の場合は、保護膜17に欠陥があると判定することができる。その欠陥の有無の判定結果は、LED表示器などに表示される。
このような欠陥検出処理により、保護膜17の欠陥を高精度に検出することが可能である。また、上記欠陥検出処理を有機ELパネル1の製造工程に組み入れることで不良品を早期に発見することができるため、信頼性の高い有機ELパネル1の提供が可能となる。
上記欠陥検出処理で保護膜17の欠陥が検出されたときは、次の補修工程において、少なくとも欠陥個所付近の第2導電層18の凹凸状の表面を平坦化した後に、バリア性の高い絶縁材料を欠陥個所付近の第2導電層18の上に堆積し、図4に示すような補修層(パッチ層)41を成膜する。具体的には、CVD法などのドライプロセスでパレリンなどの樹脂膜を成膜するか、或いは、ウェットプロセスで光硬化性または熱硬化性の樹脂を塗布し硬化させることで欠陥個所付近の凹凸状の表面を平坦化し、その後、その平坦化した表面上に窒化シリコンなどのバリア性の高い絶縁材料を堆積することができる。
なお、前記補修層41は、有機ELパネル1の素子形成領域の全体に亘って成膜してもよいし、若しくは、欠陥個所付近の第2導電層18の表面のみを局所的に被覆するように補修層41を成膜しても構わない。たとえば、真空蒸着法やスパッタリング法などの成膜工程において、孔またはノズルが設けられた遮蔽板を有機ELパネル1の前面に配設し、この遮蔽板をマスクとして、欠陥箇所付近の領域のみに局所的に膜材料を堆積させることが可能である。
前記補修工程により、図4に示すように保護膜17の欠陥40が補修された有機ELパネル1Aを提供できるため、歩留まりが向上し、有機EL素子の劣化を予防し且つ寿命の長い有機ELパネル1を提供することが可能となる。
なお、上記補修層41を形成した後は、更なる封止性能の向上と機械的強度の補強のために、有機ELパネル1Aの全体を封止する封止部材を設けてもよい。具体的には、不活性ガスの雰囲気下で、乾燥剤付きの金属製部材を封止部材として、紫外線硬化性樹脂などの接着剤で絶縁基板10に接合すればよい。
2.第2の実施例
次に、本発明に係る第2の実施例について説明する。図5は、第2の実施例の有機ELパネル(半導体装置)1を概略的に示す平面図である。図5中、図1に示した符号と同一符号を付された構成要素は、上記第1の実施例の構成要素と同一の構成および同一の製法で製造されるため、その詳細な説明を省略する。
図5を参照すると、絶縁基板10上の素子形成領域に有機EL素子14(図示せず)が形成されており、この素子形成領域の全体を被覆するように第1導電層16,保護膜17および第2導電層18がこの順で成膜されている。素子形成領域外における絶縁基板10の一方の周縁部上に、一方の電極端子19Aが当該周縁部に沿ったX方向に帯状に形成されており、素子形成領域外における絶縁基板10の他方の周縁部上には、他方の電極端子19Bが当該周縁部に沿ったY方向すなわちX方向と直交する方向に帯状に形成されている。
第1導電層16と第2導電層18との間の電気伝導を測定する際には、図6に示すように、まず、電極端子19Aの表面の測定点Pに一方の探針20Aを接触させる。次に、電極端子19Bの表面に他方の探針20Bを接触させつつ、電極端子19Bの一方の端から他方の端までY方向へ探針20Bを走査させる。この探針20Bの走査の間、検出器21は、探針20A,20B間の電気伝導を示す量(たとえば、電気抵抗率)のY方向に関する分布を測定しこれを内部メモリ(図示せず)に記録する。次に、新たな測定点Pについて以上の測定処理を繰り返し実行する。
その後、全ての測定点P,P,…,P(Nは2以上の正整数)について測定処理が終了した後は、検出器21は、内部メモリに蓄積した電気伝導の分布を読み出しこれらを解析して保護膜17の欠陥を検出するとともに欠陥箇所を特定する。図7Aおよび図7Bは、それぞれ、或る測定点P(Kは1〜Nの整数)についての電気抵抗率の分布曲線の一例を概略的に示すグラフである。測定点Pに関して保護膜17に欠陥が無い場合は、図7Aのグラフに示すように、電気抵抗率の分布は略一定の値を有する一方、測定点Pに関して保護膜17に一つの欠陥が有る場合は、図7Bのグラフに示すように、電気抵抗率の分布は、欠陥箇所に対応する位置Yにおいてピークを形成する。検出器21は、測定された電気伝導分布中に、図7Bに示すピークなどの異常を検出することによって保護膜17の欠陥を検出することができる。
また、図6に示すように保護膜17に欠陥40が存在するときは、2つの探針20A,20Bの位置に対応して、測定された電気伝導分布に図7Bに示すような異常が現れるため、検出器21は当該欠陥40の位置の特定が可能である。その後、少なくとも当該欠陥箇所近傍の第2導電層18の表面上に補修層41を局所的に成膜することにより、欠陥40は補修される。
以上の通り、第2の実施例では、保護膜17の欠陥個所を特定できるため、保護膜17中の欠陥の位置および数に応じて、補修層41の成膜範囲や補修の有無を迅速且つ容易に判断することが可能となる。
3.第3の実施例
次に、本発明に係る第3の実施例について説明する。図8は、第3の実施例の有機ELパネル(半導体装置)2を概略的に示す平面図である。図8中、図1に示した符号と同一符号を付された構成要素は、上記第1の実施例の構成要素と同一の構成および同一の製法で製造されるため、その詳細な説明を省略する。
図8を参照すると、絶縁基板10上の素子形成領域に有機EL素子14(図示せず)が形成されており、この素子形成領域の全体を被覆するように第1導電層16,保護膜17および第2導電層18がこの順で成膜されている。第1導電層16および第2導電層18は互いに交差するようにストライプ状に形成されている。第1導電層16は、絶縁基板10の一方の周縁部に沿ったX方向に所定間隔で配列し且つX方向と直交するY方向に延びる複数の帯状導電片16,16,…,16から構成されており、第2導電層18は、絶縁基板10の他方の周縁部に沿ったY方向に所定間隔で配列し且つX方向に延びる複数の帯状導電片18,18,…,18から構成されている。
また、素子形成領域外における絶縁基板10の一方の周縁部上に、第1導電層16と連続的に接続する電極端子19Aが形成され、他方の周縁部上に、第2導電層18と連続的に接続する電極端子19Bが形成されている。一方の電極端子19Aは、絶縁基板10の一方の周縁部に沿ったX方向へ配列する複数の電極片19A,19A,…19Aから構成され、電極片19A,19A,…,19Aは、それぞれ、帯状導電片16,16,…,16と連続している。他方の電極端子19Bは、他方の周縁部に沿ったY方向へ配列する複数の電極片19B,19B,…,19Bから構成され、電極片19B,19B,…,19Bは、それぞれ、帯状導電片18,18,…,18と連続している。
第1導電層16と第2導電層18との間の電気伝導を測定する際には、図9に示すように、まず、電極片19Aの表面に一方の探針20Aを接触させる。次に、電極片19Bの表面に他方の探針208を接触させた状態で、検出器21は、探針20A,20B間の電気伝導を示す量(たとえば、電気抵抗率)を測定しこれを探針20A,20Bの位置に関連付けて内部メモリ(図示せず)に記録する。次に、他方の探針20Bを電極片19Bの表面に移動させ接触させる。かかる状態で、電気伝導を示す量を測定しこれを探針20A,20Bの位置に関連付けて前記内部メモリに記録する。このようにして、X方向に配列する電極片19A,…,19Aと、Y方向に配列する電極片19B,…,19Bとの全ての組み合わせについてM×N個の電気伝導を測定し、その測定結果を内部メモリに蓄積する。
その後、検出器21は、内部メモリに蓄積したM×N個の測定量を読み出しこれらを解析して保護膜17の欠陥を検出するとともに欠陥箇所を特定する。具体的には、保護膜17に欠陥40があると、当該欠陥箇所を交差する2電極片19A,19B(Pは1〜Mの整数;Qは1〜Nの整数)が電気的に導通するか、若しくは両電極片19A,19B間の電気抵抗率が低くなるため、検出器21は、かかる状態を測定量から検出したときに、2電極片19A,19Bが交差する領域に保護膜17の欠陥40が含まれていると判定し、欠陥箇所を特定することができる。保護膜17の欠陥40を検出した後は、少なくとも当該欠陥箇所近傍の第2導電層18の表面上に補修層41を局所的に成膜することで欠陥40は補修される。
以上の通り、第3の実施例では、上記第2の実施例と同様に、保護膜17の欠陥個所を特定できるため、保護膜17中の欠陥の位置および数に応じて、補修層41の成膜範囲や補修の有無を迅速且つ容易に決定することが可能となる。また、第2の実施例と比べると、欠陥個所を容易に特定することが可能である。
4.第4の実施例
次に、本発明に係る第4の実施例について説明する。図10は、第4の実施例の有機ELパネル(半導体装置)3の断面を概略的に示す図である。図10中、図1に示した符号と同一符号を付された構成要素は、上記第1の実施例の構成要素と同一の構成および同一の製法で製造されるため、その詳細な説明を省略する。
この有機ELパネル3は、絶縁基板10と、この絶縁基板10上に形成される、第1電極層11、有機機能層12および第2電極層13Aからなる有機EL素子(半導体素子)14Aとを備えている。第2電極層13Aは有機EL素子14Aの最外層を形成する。有機ELパネル3は、さらに、有機EL素子14上に、保護膜(パッシベーション膜)17と導電層18がこの順で成膜されている。
保護膜17は、第2電極層13Aと導電層18との間に挟み込まれ、且つ第2電極層13Aと導電層18との間を電気的に絶縁するように形成されている。このように有機EL素子14Aの第2電極層13Aを欠陥検出用に使用している点で、本実施例の構造は上記第1の実施例の構造と相違する。
第2電極層13Aは、図10に示されるように、有機EL素子14Aの形成領域外における絶縁基板10の周縁部上に延在しており、当該周縁部上の第2電極層13Aは、第1の電極端子50Aと連続し且つ電気的に接続している。この電極端子50Aは、欠陥検出用の探針20Aが接触し得る表面積を有している。また、導電層18は、有機EL素子14Aの形成領域外における絶縁基板10の他方の周縁部上に延在し、当該周縁部上の導電層18は、第2の電極端子50Bと連続し且つ電気的に接続している。この電極端子50Bは、欠陥検出用の探針20Bが接触し得る表面積を有している。
図11は、上記有機ELパネル3を概略的に示す平面図である。図11を参照すると、絶縁基板10上の素子形成領域に有機EL素子14A(図示せず)が形成されており、絶縁基板10の表面に沿って、第2電極層13Aがストライプ状に形成されて帯状の導電膜13A,13A,…,13Aを構成している。これら導電膜13A,13A,…,13Aは、それぞれ、絶縁基板10の周縁部上に延伸して複数の電極片50A,50A,…,50Aと連続している。第1の電極端子50Aは、これら電極片50A,50A,…50Aによって構成される。また、電極端子50A上には、保護膜17および導電層18がこの順で成膜されている。
なお、図11に示した例では、導電層18は、素子形成領域の全体に亘って連続的に形成されている。この代わりに、導電層18は、帯状の導電膜13A,13A,…,13Aと交差するようにストライプ状に形成されてもよい。また、図11に示した例では第2電極層13Aがストライプ状に形成されているが、この代わりに、第2電極層13Aが素子形成領域の全体に亘って連続的に形成されてもよい。
以上の構成を有する有機ELパネル3の製造方法の一手順を以下に概説する。
図10を参照すると、まず、絶縁基板10上に、第1電極層11および有機機能層12をこの順で成膜し、続けて、有機機能層12の上に導電材料を堆積しパターニングして電極端子50Aと導電層18とを成膜する。その後、第1導電層16を被覆するように窒化シリコンなどの絶縁材料を堆積して保護膜17を形成する。さらに、この保護膜17を被覆するように、蒸着法またはスパッタリング法などによりアルミニウムなどの金属材料を堆積しパターニングすることで導電層18と電極端子50Bとを成膜する。
その後、第2電極層13Aと電極端子50Aとの間の電気伝導を測定しこれを解析する欠陥検出処理を実行するが、この欠陥検出処理の方法は、上記第1〜第3の実施例の欠陥検出法と略同じであるため、その詳細な説明を省略する。
図12に示すように保護膜17に欠陥51がある場合は、検出器21は、電極端子50Aに当てた探針20Aと、電極端子50Bに当てた探針20Bとの間の電気抵抗率などに異常を検出する。かかる場合、次の補修工程において、少なくとも欠陥箇所近傍の導電層18の表面を被覆するように、金属窒化物などの絶縁材料を導電層18上に堆積して補修層(パッチ層)52を成膜する。この結果、図12に示すように保護膜17の欠陥51が補修された有機ELパネル3Aを提供することができる。
なお、上記補修層52を形成した後は、更なる封止性能の向上と機械的強度の補強のために、有機ELパネル3Aの全体を封止する封止部材を設けてもよい。具体的には、不活性ガスの雰囲気下で、乾燥剤付きの金属製部材を封止部材として、紫外線硬化性樹脂などの接着剤で絶縁基板10に接合すればよい。
以上に説明した通り、第4の実施例では、有機EL素子14Aを構成する第2電極層13Aを保護膜17の欠陥検出に併用しているため、スペース効率の高い有機ELパネルの提供が可能であり、製造工程数が少なくて済むため製造コストの抑制が可能となる。
以上、本発明に係る第1〜第4の実施例について説明した。上記した各実施例の封止構造および製造方法は、有機EL素子に限らず、レーザダイオードや容量素子などの、保護膜を必要とするあらゆる半導体素子に適用可能である。

Claims (19)

  1. 基板と、前記基板上に形成されている半導体素子と、前記半導体素子を封止する保護膜とを備えた半導体装置であって、
    前記保護膜の裏面と接し且つ前記半導体素子の形成領域外における前記基板の周縁部上に延在している第1導電層と、
    前記保護膜の表面と接し且つ前記半導体素子の形成領域外における前記基板の周縁部上に延在している第2導電層と、
    前記第1導電層に接続され且つ前記半導体素子の形成領域外における前記基板の周縁部上に設けられた第1の電極端子と、
    前記第2導電層に接続され且つ前記半導体素子の形成領域外における前記基板の周縁部上に設けられた第2の電極端子と、を備えることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置であって、
    前記半導体素子上に形成された電気絶縁性の絶縁膜をさらに備え、前記絶縁膜上に前記第1導電層が形成されていることを特徴とする半導体装置。
  3. 請求項1記載の半導体装置であって、
    前記半導体素子は、最外層をなす電極層を前記第1導電層として含むことを特徴とする半導体装置。
  4. 請求項1から請求項3のうちのいずれか1項に記載の半導体装置であって、
    前記第1導電層および前記第2導電層のうちの少なくとも一方がストライプ状に形成されていることを特徴とする半導体装置。
  5. 請求項1から請求項3のうちのいずれか1項に記載の半導体装置であって、
    前記第1導電層および前記第2導電層は互いに交差するようにストライプ状に形成されていることを特徴とする半導体装置。
  6. 請求項1から請求項5のうちのいずれか1項に記載の半導体装置であって、
    前記第1の電極端子および前記第2の電極端子のうちの少なくとも一方は、前記基板の周縁部に沿って所定間隔で配列する複数の電極片からなることを特徴とする半導体装置。
  7. 請求項1から請求項のうちのいずれか1項に記載の半導体装置であって、
    前記半導体素子はエレクトロルミネッセント素子からなることを特徴とする半導体装置。
  8. 基板上に形成されている半導体素子を封止する保護膜の欠陥を検出する半導体装置の製造方法であって、
    (a)前記半導体素子上に前記半導体素子の形成領域外における前記基板の周縁部上に延在するように第1導電層を形成するとともに、前記基板の周縁部上に前記第1導電層に接続する第1の電極端子を形成するステップと、
    (b)前記第1導電層上に、前記半導体素子を被覆する前記保護膜を形成するステップと、
    (c)前記保護膜上に前記半導体素子の形成領域外における前記基板の周縁部上に延在するように第2導電層を形成するとともに、前記基板の周縁部上に前記第2導電層に接続する第2の電極端子を形成するステップと、
    (d)前記第1の電極端子と前記第2の電極端子との間の電気伝導を測定し、その測定結果に基づいて前記保護膜の欠陥を検出するステップと、を備えることを特徴とする半導体装置の製造方法。
  9. 請求項記載の半導体装置の製造方法であって、
    前記ステップ(d)で前記保護膜の欠陥を検出した後は、少なくとも前記保護膜の欠陥個所近傍の前記第2導電層の表面を被覆する補修層を形成するステップ、をさらに備えることを特徴とする半導体装置の製造方法。
  10. 請求項または請求項記載の半導体装置の製造方法であって、
    前記半導体素子上に電気絶縁性の絶縁膜を形成するステップ、をさらに備え、前記ステップ(a)において、前記第1導電層は前記絶縁膜上に形成されることを特徴とする半導体装置の製造方法。
  11. 請求項または請求項記載の半導体装置の製造方法であって、
    前記半導体素子は、最外層をなす電極層を前記第1導電層として含むことを特徴とする半導体装置の製造方法。
  12. 請求項から請求項11のうちのいずれか1項に記載の半導体装置の製造方法であって、
    前記ステップ(a)において、前記第1導電層はストライプ状に形成されることを特徴とする半導体装置の製造方法。
  13. 請求項から請求項12のうちのいずれか1項に記載の半導体装置の製造方法であって、
    前記ステップ(c)において、前記第2導電層はストライプ状に形成されることを特徴とする半導体装置の製造方法。
  14. 請求項から請求項11のうちのいずれか1項に記載の半導体装置の製造方法であって、
    前記ステップ(a)および(c)は、前記第1導電層および前記第2導電層を互いに交差するようにストライプ状に形成する工程を含むことを特徴とする半導体装置の製造方法。
  15. 請求項8から請求項14のいずれか1項に記載の半導体装置の製造方法であって、
    前記ステップ(d)は、前記第1の電極端子および前記第2の電極端子のうちの一方の表面に第1の探針を接触させる一方、前記第1の電極端子および前記第2の電極端子のうちの他方の表面に第2の探針を接触させつつ走査したときに、前記第1および第2の探針間の電気伝導を測定し、その測定結果に基づいて前記保護膜の欠陥箇所を特定する工程を含むことを特徴とする半導体装置の製造方法。
  16. 請求項8から請求項14のいずれか1項に記載の半導体装置の製造方法であって、
    前記ステップ(d)は、前記第1の電極端子および前記第2の電極端子のうちの一方の表面に第1の探針を接触させる一方、前記第1の電極端子および前記第2の電極端子のうちの他方の表面上の所定の複数の点に第2の探針を順次接触させたときに、前記第1および第2の探針間の電気伝導を測定し、その測定結果に基づいて前記保護膜の欠陥個所を特定する工程を含むことを特徴とする半導体装置の製造方法。
  17. 請求項から請求項16のうちのいずれか1項に記載の半導体装置の製造方法であって、
    前記ステップ(a)は、前記基板の周縁部に沿って所定間隔で配列するように複数の電極片を前記第1の電極端子として形成する工程を含むことを特徴とする半導体装置の製造方法。
  18. 請求項から請求項17のうちのいずれか1項に記載の半導体装置の製造方法であって、
    前記ステップ(c)は、前記基板の周縁部に沿って所定間隔で配列するように複数の電極片を前記第2の電極端子として形成する工程を含むことを特徴とする半導体装置の製造方法。
  19. 請求項から請求項18のうちのいずれか1項に記載の半導体装置の製造方法であって、
    前記半導体素子はエレクトロルミネッセント素子からなることを特徴とする半導体装置の製造方法。
JP2005517305A 2004-01-21 2005-01-19 半導体装置およびその製造方法 Expired - Fee Related JP4701087B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005517305A JP4701087B2 (ja) 2004-01-21 2005-01-19 半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004012967 2004-01-21
JP2004012967 2004-01-21
PCT/JP2005/000934 WO2005071746A1 (ja) 2004-01-21 2005-01-19 半導体装置およびその製造方法
JP2005517305A JP4701087B2 (ja) 2004-01-21 2005-01-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2005071746A1 JPWO2005071746A1 (ja) 2007-09-06
JP4701087B2 true JP4701087B2 (ja) 2011-06-15

Family

ID=34805367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005517305A Expired - Fee Related JP4701087B2 (ja) 2004-01-21 2005-01-19 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US20080237872A1 (ja)
JP (1) JP4701087B2 (ja)
KR (1) KR100853242B1 (ja)
CN (1) CN100446226C (ja)
WO (1) WO2005071746A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538304B2 (ja) * 2004-12-02 2010-09-08 パイオニア株式会社 有機エレクトロルミネセンス表示パネルおよびその製造方法
JP2007066656A (ja) * 2005-08-30 2007-03-15 Toyota Industries Corp 有機エレクトロルミネッセンス素子及びその製造方法並びに有機エレクトロルミネッセンス素子の修理方法
JP4927462B2 (ja) * 2006-07-07 2012-05-09 株式会社 日立ディスプレイズ 有機el表示装置
WO2010131171A2 (en) * 2009-05-14 2010-11-18 Koninklijke Philips Electronics N.V. Short circuit prevention in electroluminescent devices
EP2436059B1 (en) * 2009-05-27 2017-03-29 Koninklijke Philips N.V. Sealed thin-film device, method of and system for repairing a sealing layer applied to a thin-film device
US20120315382A1 (en) * 2011-06-10 2012-12-13 Aliphcom Component protective overmolding using protective external coatings
WO2013035173A1 (ja) * 2011-09-07 2013-03-14 トヨタ自動車株式会社 半導体装置およびその製造方法
EP2597697A1 (en) * 2011-11-28 2013-05-29 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Sealed thin-film device as well as method of repairing, system for repairing and computer program product
DE102012109207B4 (de) * 2012-09-28 2018-05-09 Osram Oled Gmbh Verfahren und Vorrichtung zum Herstellen eines optoelektronischen Bauelementes
DE102012109228A1 (de) * 2012-09-28 2014-04-03 Osram Opto Semiconductors Gmbh Verfahren zum Ermitteln der Permeabilität einer dielektrischen Schicht eines optoelektronischen Bauelementes; Vorrichtung zum Ermitteln der Permeabilität einer dielektrischen Schicht eines optoelektronischen Bauelementes; optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelementes
JP6223463B2 (ja) * 2012-12-05 2017-11-01 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 電気デバイス、特に有機発光デバイス
DE102013105003A1 (de) * 2013-05-15 2014-11-20 Osram Opto Semiconductors Gmbh Organisches optoelektronisches Bauteil
KR20150017991A (ko) * 2013-08-08 2015-02-23 삼성디스플레이 주식회사 봉지막을 구비하는 표시장치 및 봉지막 검사 방법
KR102336682B1 (ko) * 2013-08-08 2021-12-08 삼성디스플레이 주식회사 봉지막을 구비하는 표시장치 및 봉지막 검사 방법
DE102015204960A1 (de) * 2015-03-19 2016-09-22 Osram Oled Gmbh Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
KR102422103B1 (ko) * 2015-05-28 2022-07-18 엘지디스플레이 주식회사 플렉서블 유기발광다이오드 표시장치
CN106784361A (zh) * 2017-02-13 2017-05-31 京东方科技集团股份有限公司 一种发光器件及其制作方法
CN108470841B (zh) * 2017-02-23 2020-10-09 上海和辉光电股份有限公司 显示器件、显示面板以及显示面板封装良率的测量方法
CN108878473B (zh) * 2018-04-23 2021-01-26 京东方科技集团股份有限公司 显示面板及其制造方法、检测方法和显示装置
CN109884712B (zh) * 2019-03-20 2021-09-28 深圳精智达技术股份有限公司 接触式检测装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275680A (ja) * 1997-03-31 1998-10-13 Toyota Central Res & Dev Lab Inc 有機el素子
JP2000068056A (ja) * 1998-08-17 2000-03-03 Matsushita Electric Ind Co Ltd 有機発光ダイオードパネルの駆動方法
JP2001077097A (ja) * 1999-06-30 2001-03-23 Matsushita Electric Works Ltd プラズマ処理装置及びプラズマ処理方法
JP2002014132A (ja) * 2000-06-29 2002-01-18 Hioki Ee Corp 回路基板検査装置
JP2004063466A (ja) * 2002-07-30 2004-02-26 Xerox Corp 電極上に多キャッピング層パッシベーション領域を有する有機発光装置(oled)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275741A (ja) * 1993-03-19 1994-09-30 Toppan Printing Co Ltd 半導体装置
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP2003524035A (ja) * 2000-02-23 2003-08-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アリール置換ポリ−p−アリーレンビニレン
JP4101468B2 (ja) * 2001-04-09 2008-06-18 豊田合成株式会社 発光装置の製造方法
JP4010394B2 (ja) * 2001-12-14 2007-11-21 大日本印刷株式会社 エレクトロルミネッセント素子
JP3989738B2 (ja) * 2002-01-16 2007-10-10 シャープ株式会社 画像形成方法および画像形成装置ならびにプログラム、記録媒体
JP2003282241A (ja) * 2002-03-25 2003-10-03 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル及び製造方法
JP4329302B2 (ja) * 2002-04-08 2009-09-09 ソニー株式会社 光電変換素子
JP2003303682A (ja) * 2002-04-09 2003-10-24 Pioneer Electronic Corp エレクトロルミネッセンス表示装置
US6771077B2 (en) * 2002-04-19 2004-08-03 Hitachi, Ltd. Method of testing electronic devices indicating short-circuit
KR100470570B1 (ko) * 2002-12-18 2005-03-09 삼성전자주식회사 잉크젯 프린터 헤드칩
KR100640997B1 (ko) * 2002-12-24 2006-11-02 엘지.필립스 엘시디 주식회사 액정 표시 장치 일체형 터치 패널

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275680A (ja) * 1997-03-31 1998-10-13 Toyota Central Res & Dev Lab Inc 有機el素子
JP2000068056A (ja) * 1998-08-17 2000-03-03 Matsushita Electric Ind Co Ltd 有機発光ダイオードパネルの駆動方法
JP2001077097A (ja) * 1999-06-30 2001-03-23 Matsushita Electric Works Ltd プラズマ処理装置及びプラズマ処理方法
JP2002014132A (ja) * 2000-06-29 2002-01-18 Hioki Ee Corp 回路基板検査装置
JP2004063466A (ja) * 2002-07-30 2004-02-26 Xerox Corp 電極上に多キャッピング層パッシベーション領域を有する有機発光装置(oled)

Also Published As

Publication number Publication date
US20080237872A1 (en) 2008-10-02
CN100446226C (zh) 2008-12-24
KR100853242B1 (ko) 2008-08-20
WO2005071746A1 (ja) 2005-08-04
JPWO2005071746A1 (ja) 2007-09-06
CN1934700A (zh) 2007-03-21
US20100044736A1 (en) 2010-02-25
KR20070000433A (ko) 2007-01-02

Similar Documents

Publication Publication Date Title
JP4701087B2 (ja) 半導体装置およびその製造方法
KR20060136403A (ko) 반도체 장치 및 그 제조방법
KR101074682B1 (ko) 유기발광장치의 제조방법
US20130134403A1 (en) Organic electroluminescence element
US6774561B2 (en) Light-emitting device and process for production thereof having an emission laser held between electrodes
JP2005209647A (ja) 有機発光デバイス
KR20050012684A (ko) 가스 검출 방법, 가스 센서, 가스 센서의 보관 방법, 및보관기
US8847258B2 (en) Organic electroluminescent devices
KR20150122272A (ko) 유기 el 디바이스 및 유기 el 디바이스의 제조 방법
JP2009277549A (ja) 有機elパネル、及び有機elパネルの欠陥検出方法
US8653506B2 (en) Organic Electroluminescence device including organic layer arranged between transparent electrode and metal electrode, and manufacturing method thereof
JP2010147257A (ja) 有機el素子
US7579768B2 (en) Organic electroluminescent device with improved moisture protection
JP5684826B2 (ja) 有機エレクトロルミネセントデバイス
JP2003086357A (ja) 発光素子及びその製造方法
JP5708602B2 (ja) 有機el表示装置及びその製造方法
US9136496B2 (en) Organic el device
KR100601324B1 (ko) 유기 전계 발광 소자
US20160336535A1 (en) Strengthened counter electrode of electroluminescent devices
JP2007080633A (ja) エレクトロルミネッセンス装置の製造方法と検査方法とエレクトロルミネッセンス装置
JP2009276721A (ja) 電気光学装置及びその検査方法並びに電子機器
WO2010131545A1 (en) Method of producing organic light-emitting device
JP2018156722A (ja) 有機elパネル
JP2013051218A (ja) 有機el素子
JP2019050128A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

R150 Certificate of patent or registration of utility model

Ref document number: 4701087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees