JP4219489B2 - 回路基板検査装置 - Google Patents
回路基板検査装置 Download PDFInfo
- Publication number
- JP4219489B2 JP4219489B2 JP15127899A JP15127899A JP4219489B2 JP 4219489 B2 JP4219489 B2 JP 4219489B2 JP 15127899 A JP15127899 A JP 15127899A JP 15127899 A JP15127899 A JP 15127899A JP 4219489 B2 JP4219489 B2 JP 4219489B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- circuit board
- conductor pattern
- insulation
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は、検査対象の回路基板における複数の導体パターンについての断線短絡検査および絶縁検査の両検査を実行可能な回路基板検査装置に関するものである。
【0002】
【従来の技術】
例えば、図4に示す回路基板PCに形成された導体パターンPA ,PB (以下、区別しないときには、「導体パターンP」という)などの数多くの導体パターンについての断線短絡検査を行い得る回路基板検査装置として、図5に示す回路基板検査装置21が従来から知られている。この回路基板検査装置21は、制御装置22、接触型のプローブ3a、検査対象の回路基板PCに対してプローブ3aをXYZ方向(縦、横、高さ方向)に移動するプローブ移動機構4a、および検査用治具5を備えている。この場合、検査用治具5は、ベース盤6、ベース電極7および絶縁フィルム8を備え、絶縁フィルム8上に回路基板PCを載置可能に構成されている。
【0003】
この回路基板検査装置21では、検査時には、検査用治具5の絶縁フィルム8上に回路基板PCをセットする。次いで、制御装置22が、プローブ移動機構4aを駆動してプローブ3aを検査対象の導体パターンPに接触させ、その状態で、プローブ3aおよびベース電極7間に例えば160KHz程度の検査用交流信号SACを印加して導体パターンPおよびベース電極7間の静電容量を測定する。この際に、制御装置22は、良品の回路基板PCから予め吸収した実際の静電容量に対して許容される許容範囲(例えば、実際の静電容量±20%)と比較し、測定静電容量が許容範囲の下限値よりも小さいときには、導体パターンPが断線していると判定し、測定静電容量が許容範囲の上限値よりも大きいときには、導体パターンPが短絡していると判定する。この処理を他の導体パターンPに対して順次行い、すべての導体パターンPに断線短絡が生じていないと判定したときに、検査対象の回路基板PCが良品回路基板であると判定する。
【0004】
ところが、この回路基板検査装置21では、半田ブリッジなどによって完全に短絡している導体パターンP,Pの存在を検出することはできても、導体パターンP,P同士に例えば数MΩというような高抵抗の絶縁不良が生じている場合に、その絶縁不良を検出することができないという問題がある。つまり、検査対象の導体パターンPおよびベース電極7間の静電容量は1pF〜数10pF程度である。このため、例えば10pFのときには、そのインピーダンスは、100KΩ程度となる。これに対して、絶縁不良箇所のインピーダンスは、数MΩである。したがって、その絶縁不良個所のインピーダンスは、実際には、測定誤差程度となるため、その存在を検出することは非常に困難である。このため、導体パターンPの断線短絡検査を終了した回路基板PCに対して、通常は、静電容量測定による絶縁検査を行うことなく、図6に示す絶縁検査用の回路基板検査装置31を併用することによって絶縁検査を行っている。
【0005】
回路基板検査装置31は、検査用治具5に代えて、検査対象の回路基板PCの上方または下方に配設されるプローブ3bと、プローブ3bをXYZ方向に移動させるプローブ移動機構4bとを備えている。この回路基板検査装置31では、制御装置32が、プローブ移動機構4aを駆動して検査対象の導体パターンPに一方のプローブ3aを接触させ、かつプローブ移動機構4bを駆動して、他の導体パターンPに他方のプローブ3bを接触させる。次いで、両導体パターンP,P間に例えば100V程度の検査用直流信号SDCを印加して絶縁抵抗を測定する。その際に、制御装置32は、測定した絶縁抵抗が所定のしきい値(例えば10MΩ)未満のときに、その導体パターンPに絶縁不良が存在すると判定する。この処理をすべての導体パターンP,P・・について順次行い、すべての導体パターンPに絶縁不良が存在しないと判定したときに検査対象の回路基板PCが良品回路基板であると判定する。
【0006】
一方、1台で導体パターンPの断線短絡検査および絶縁検査の両検査を行い得る回路基板検査装置として、図7に示す回路基板検査装置41が従来から知られている。この回路基板検査装置41は、いわゆるピンボードタイプであって、数多くのプローブ42,42・・がそれぞれ配設された検査用治具43a,43bと、プローブ42を選択切替するスキャナ部44a,44b、および各種の制御を実行する制御部45を有する制御装置46とを備えている。
【0007】
この回路基板検査装置41では、検査対象の回路基板PCを所定位置にセットした状態で、制御部45が、図外の駆動装置を起動させて検査用治具43a,43bをそれぞれ回路基板PC側に移動させる。各プローブ42,42・・が回路基板PCに接触した状態で、制御部45が、スキャナ部44a,44bの選択切替を制御することにより、特定の1つのプローブ42を選択し、その特定のプローブ42と、他のすべてのプローブ42,42・・との間に検査用直流信号SDCを印加する。次いで、その間の絶縁抵抗を測定し、所定のしきい値未満のときに、その特定の導体パターンPに短絡または絶縁不良が存在すると判定する。続いて、特定の1つのプローブを順次選択することにより、すべての導体パターンP,P・・について絶縁検査を順次実行する。また、断線については、各導体パターンPの端部間にプローブ42,42を接触させ、その間の抵抗値を測定することにより検査する。すべての導体パターンPに断線、短絡および絶縁不良が存在しないと判定したときに検査対象の回路基板PCが良品回路基板であると判定する。
【0008】
【発明が解決しようとする課題】
ところが、従来の回路基板検査装置21,31,41には、以下の問題点がある。
すなわち、回路基板検査装置21には、上記したように、回路基板検査装置31を併用しない限り絶縁検査を行うことができないため、実質的には、検査システム全体としての価格が極めて高騰するという問題点がある。また、回路基板検査装置31を使用した場合であっても、例えば、1枚の回路基板PCに1000個の独立した導体パターンPが形成されている場合、1対の導体パターンP,Pのすべての組み合わせについて絶縁検査を行うためには、その検査回数が、約50万回と膨大な回数となる。したがって、プローブ3a,3bの移動に約0.1秒必要とすれば、その総検査時間は、約13.9時間となる。この場合、特定の導体パターンP,P間についてのみ絶縁検査を行うこともできるが、かかる場合であっても、多層基板で電源層が複数層形成されているときには、当然に測定回数が多くなる。このため、従来の回路基板検査装置31には、検査時間の長時間化を招いているという問題がある。
【0009】
また、回路基板検査装置41では、専用の検査用治具43a,43bを必要とする。この場合、検査用治具43a,43bは、一般的には高価であり、しかも、回路基板PCの種類毎に必要とされる。このため、回路基板検査装置41の製造コストのみならず、ランニングコストも高騰するという問題がある。さらに、数多くの種類の回路基板PCを検査するには、数多くの検査用治具43a,43bを必要とするため、その保管場所を確保するのも困難であるという問題もある。
【0010】
本発明は、かかる問題点に鑑みてなされたものであり、製造コストの低減および検査時間の短縮を図ることが可能な回路基板検査装置を提供することを主目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成すべく請求項1記載の回路基板検査装置は、検査対象の回路基板の一面側に配設されるベース電極と、回路基板の他面側に配設される接触型プローブとを備え、検査対象導体パターンに接触型プローブを接触させた状態で検査対象導体パターンとベース電極との間に検査用交流信号を印加して測定した静電容量に基づいて検査対象導体パターンの断線短絡を検査する回路基板検査装置において、検査対象導体パターンおよびベース電極間の静電容量を値C1とし、他の導体パターンおよびベース電極間の静電容量を値C2とし、検査対象導体パターンと他の導体パターンとの間の絶縁検査時における絶縁抵抗のしきい値をRrとし、所定の上限値を値CLとしたときに、
CL<C1+(C2/(1+(2・π・f・C2・Rr) 2 ))
の関係式を満たす周波数fの検査用交流信号を検査対象導体パターンとベース電極との間に印加して静電容量を測定し、絶縁検査時において、測定した静電容量が上限値CLを超えているときに検査対象導体パターンと他の導体パターンとの間に短絡または絶縁不良が生じていると判定することを特徴とする。
【0012】
請求項2記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、絶縁検査において絶縁不良と判定された検査対象導体パターンに対して、1対の接触型プローブを用いた絶縁抵抗測定による絶縁検査を行うことを特徴とする。
【0013】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る回路基板検査装置の好適な実施の形態について説明する。なお、従来の回路基板検査装置21と同一の構成要素については、同一の符号を付して重複した説明を省略する。
【0014】
最初に、回路基板検査装置1の構成について、図1を参照して説明する。
【0015】
回路基板検査装置1は、導体パターンPについての断線短絡検査および絶縁検査の両検査を同時に実行可能に構成されている。具体的には、回路基板検査装置1は、同図に示すように、制御装置2と、プローブ3a,3b(以下、区別しないときには、「プローブ3」という)を検査対象の回路基板PCに対してX−Y方向および上下方向(Z方向)にそれぞれ移動するプローブ移動機構4a,4b(以下、区別しないときには、「プローブ移動機構4」という)と、検査用治具5とを備えている。
【0016】
制御装置2は、図1に示すように、回路基板検査における各種の制御を実行する制御部11、ROM12およびRAM13を備えている。制御部11は、検査の際の静電容量測定処理、プローブ移動機構4の駆動制御、および、測定した静電容量に基づいての回路基板PCに対する良否判別処理などを実行する。ROM12は、制御部11の動作プログラムなどを記憶し、RAM13は、制御部11の演算結果などを一時的に記憶する。
【0017】
静電容量測定用治具5は、平板状のベース盤6と、ベース盤6の上面に配設されたベース電極7と、電極6の上面に取り付けられた薄板状の絶縁フィルム8とを備え、絶縁フィルム8上の所定位置に回路基板PCを固定可能に構成されている。
【0018】
次に、回路基板検査装置1による回路基板PCに対する検査処理について説明する。
【0019】
最初に、回路基板PCを検査用治具5上に固定する。この際には、検査用治具5における絶縁フィルム8の上面に回路基板PCの下面が当接することにより、回路基板PCとベース電極7とは互いに所定の一定距離分離間した状態を維持する。
【0020】
次いで、各導体パターンPについての静電容量を測定する。この際には、制御部11が、プローブ移動機構4a,4bを駆動制御することにより、例えば、図4に示す導体パターンPA の端部PA1にプローブ3aを接触させる。次に、制御部11は、例えば周波数が16KHzで電圧が10V(1V〜100Vの間の任意の電圧でよい)の検査用交流信号SACをベース電極7に出力すると共にプローブ3aを介して検査用交流信号SACを入力し、ベース電極7およびプローブ3a間を流れる電流と検査用交流信号SACの電圧とに基づいて、導体パターンPA およびベース電極7間の静電容量Caを測定する。次いで、その測定静電容量Caが、良品回路基板PCから吸収した検査用基準静電容量に基づいて予め規定した所定許容範囲内に収まっているか否かによって導体パターンPA の断線短絡および絶縁不良の有無を判定する。
【0021】
この場合、例えば、導体パターンPA の端部PA2近傍と、導体パターンPB の端部PB2の近傍との間に絶縁不良箇所PABが存在するものとする。また、その絶縁不良箇所PABの絶縁抵抗をRとし、導体パターンPA およびベース電極7間の静電容量を値C1とし、導体パターンPB およびベース電極7間の静電容量を値C2とする。かかる場合、両導体パターンPA ,PB および絶縁不良箇所PABは、等価的には、図2(a)に示すように、絶縁抵抗Rを介して静電容量C1,C2が並列接続された等価回路EC1で表され、等価回路EC1は、同図(b)に示す等価回路EC2としても表される。なお、静電容量C2は、多数の導体パターンPのうち絶縁不良を引き起こすおそれのある1つの導体パターンPB の静電容量とする。ここで、等価回路EC2全体としてのアドミッタンスYの実数部(コンダクタンス)をGとすれば、測定静電容量Caが虚数部(サセプタンス)に等しいため、そのアドミッタンスは下記の(1)式で表される。
Y=G+jωCa・・・・・・(1)式
ただし、ω=2πf、fは検査用交流信号SACの周波数とする。
【0022】
また、コンダクタンスGおよび測定される静電容量Caは、変換演算により下記の(2)式および(3)式でそれぞれ表される。
G=(ω・C2)2・R/(1+(ω・C2・R)2)・・・・(2)式
Ca=C1+(C2/(1+(ω・C2・R)2))・・・・・・(3)式
【0023】
(3)式によれば、絶縁状態が良好でその絶縁抵抗Rが無限大のときには、測定静電容量Caは静電容量C1と等しくなり、短絡状態でその絶縁抵抗Rが0Ωのときには、測定静電容量Caは静電容量C1と静電容量C2の加算値(C1+C2)となることが理解できる。この場合、静電容量C1,C2は、良品回路基板PCから検査用基準静電容量として予め吸収してあるため既知である。また、絶縁抵抗Rについても、良品、不良品に分別する際の検査基準値であるため既知である。なお、絶縁抵抗Rの検査用しきい値Rrを例えば、10MΩとし、静電容量C1,C2の実際の静電容量がそれぞれ2pF,3pFであるとする。
【0024】
したがって、断線検査については、導体パターンPA についての測定静電容量Caが静電容量C1の検査用基準静電容量(2pF)に対して100%〜70%の範囲か否かを判定し、70%未満のときには、断線していると判定する。
【0025】
一方、短絡絶縁検査については、以下の原理に基づいて判定する。すなわち、検査用交流信号SACを高い周波数に設定すれば、絶縁抵抗Rが高抵抗のため、上記したように、絶縁不良箇所PABのインピーダンス(数MΩ)と、導体パターンPB およびベース電極7間の静電容量C2(3pF)の直列回路との合計インピーダンスは、導体パターンPA およびベース電極7間の静電容量C1(2pF)のインピーダンスに対して測定誤差程度となる。しかし、絶縁抵抗Rは純抵抗成分のため、検査用交流信号SACの周波数に依存せずに、一定値である。このため、検査用交流信号SACの周波数をある程度低い周波数に設定することにより、静電容量C1,C2のインピーダンスを実質的に大きくする。この場合には、絶縁抵抗Rの大小の影響が測定静電容量Caに反映され易くなるため、絶縁不良箇所PABの存在を検出することができる。具体的には、短絡や絶縁不良の場合、導体パターンPA についての測定静電容量Caが検査用基準静電容量よりも大きくなるため、導体パターンPA についての測定静電容量Caの許容範囲を検査用基準静電容量に対して例えば120%となる静電容量(110%〜130%の範囲で予め設定する)を上限値CLとする。
【0026】
この場合、絶縁不良が生じている導体パターンPA についての測定静電容量Caが上限値CLを超えるためには、検査用交流信号SACの周波数fの条件は下記の(4)式で表される。
CL<Ca=C1+(C2/(1+(2・π・f・C2・Rr)2))・・(4)式
具体的に図をもって説明すれば、導体パターンPA に絶縁不良が生じている場合、検査用交流信号SACの周波数を可変すると、導体パターンPA についての測定静電容量Caは、図3に示す周波数特性を有することになる。同図に示すように、検査用交流信号SACがある程度高い周波数のときには、測定静電容量Caは、絶縁不良が存在するにも拘わらず、導体パターンPA およびベース電極7間の静電容量C1から殆ど変化しないことが理解できる。また、導体パターンPB についての静電容量C2による測定静電容量Caに対する影響は、検査用交流信号SACの周波数を同図に示す周波数fsよりも低下させるにつれて顕著となり、検査用交流信号SACの周波数をf1よりも低下させたときには、測定静電容量Caが上限値CLを超えることが理解できる。
【0027】
このため、f1よりも低い周波数の検査用交流信号SACを使用した際の測定静電容量Caが上限値CLを超えたときには、両導体パターンPA ,PB 間にしきい値Rrよりも低絶縁抵抗の絶縁不良が生じていると判定することができる。したがって、制御部11は、測定静電容量Caが上限値CLを超えたときには、導体パターンPA に短絡または絶縁不良が生じていると判定し、その導体パターンPA のパターン番号をRAM13に記憶させる。なお、回路基板PCの製造上のはらつきや、測定静電容量Caのばらつきを考慮すれば、検査用交流信号SACの周波数をf1よりも若干低くしてマージンをとることが好ましい。この場合には、短絡・絶縁不良の有無の判定精度を向上させることができる。ただし、導体パターンPA およびベース電極7間の静電容量C1に対して、導体パターンPB およびベース電極7間の静電容量C2が十分に小さいときには、静電容量C1に対する静電容量C2の影響が現れにくいことになるが、かかる場合、導体パターンPB についての短絡絶縁検査において、導体パターンPB に短絡絶縁不良が生じていると判定できるのは、勿論である。
【0028】
制御部11は、上記した断線検査を各導体パターンPの各端部(例えば、端部PA2,PA3,PB1,PB2,PB3・・・)に対して実行すると共に、短絡・絶縁検査を各導体パターンPに対して順次実行し、すべての検査において正常と判定した回路基板PCを良品回路基板PCと判定する。一方、短絡または絶縁不良が生じている導体パターンPA のパターン番号がRAM13に記憶されているときには、制御部11は、そのパターン番号の導体パターンPに対して、プローブ3a,3bを用いての絶縁検査を実行する。この絶縁検査では、制御部11は、プローブ移動機構4aを駆動することにより、プローブ3aを検査対象の導体パターンPに接触させると共に、プローブ移動機構4bを駆動することにより、その導体パターンPとの間で絶縁不良を引き起こすおそれのある複数の導体パターンPに順次接触させ、その都度、絶縁抵抗Rを測定する。この結果、短絡絶縁検査において絶縁不良と判定した導体パターンPについて、いずれの導体パターンPとの間で、どの程度の絶縁抵抗Rで絶縁不良を生じているかを検査することができる。これにより、絶縁検査の確実性を高めることができると共に、その絶縁不良個所を特定することができる。なお、この場合には、従来の回路基板検査装置31による絶縁検査とは異なり、絶縁不良を生じていると判定した導体パターンPに対してのみ絶縁検査を行えばよいため、絶縁検査時間を大幅に短縮することができる。
【0029】
このように、この回路基板検査装置1によれば、各導体パターンPについて測定した測定静電容量Caに基づいて、断線、短絡および絶縁不良の有無を同時に検査することができる。また、1対の導体パターンP,Pの組み合わせのすべてについて絶縁検査を行う必要のある従来の回路基板検査装置31とは異なり、各導体パターンP毎に絶縁検査を行えばよいため、絶縁検査時間の大幅な短縮化を図ることができる。また、短絡絶縁検査において絶縁不良と判定した導体パターンPに対して、1対のプローブ3a,3bを用いた絶縁抵抗測定による絶縁検査を行うことにより、絶縁検査の確実性を高めることができると共に、その絶縁不良個所を確実に特定することができる。
【0030】
なお、本発明は、上記した発明の実施の形態に示した構成に限定されない。例えば、本発明の実施の形態では、接触型のプローブ3を用いて短絡絶縁検査を行う例について説明したが、非接触型の静電容量測定用プローブを用いて行うことも原理上可能である。また、検査用交流信号SACの周波数や電圧値も本発明の実施の形態で示した数値に限定されず、適宜変更することができる。さらに、検査用交流信号SACの周波数fを可変できる構成を採用し、検査対象の導体パターンPおよびベース電極7間の各検査用基準静電容量に応じて、その周波数を可変してもよい。この場合には、導体パターンPの絶縁不良を、より確実に検出することができる。
【0031】
【発明の効果】
以上のように、請求項1記載の回路基板検査装置によれば、所定の関係式を満たす周波数fの検査用交流信号を印加した状態で測定した静電容量および上限値CLに基づいて、断線、短絡および絶縁不良の有無を同時に検査することができるため、検査時間の大幅な短縮化を図ることができる。また、従来の回路基板検査装置41とは異なり、専用治具を必要としないため、回路基板検査装置の製造コストおよびランニングコストを大幅に低減することができる。
【0032】
また、この回路基板検査装置によれば、所定の関係式を満たす周波数fの検査用交流信号を用いることにより、絶縁不良が生じている導体パターンを確実に検出することができる。
【0033】
さらに、請求項2記載の回路基板検査装置によれば、絶縁検査において絶縁不良と判定された検査対象導体パターンに対して、1対の接触型プローブを用いた絶縁抵抗測定による絶縁検査を行うことにより、絶縁検査の確実性を高めることができると共に、その絶縁不良個所を確実に特定することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係る回路基板検査装置1の構成を示す構成図である。
【図2】 (a)は検査対象の導体パターンP,Pの模式的な等価回路EC1の回路図、(b)は等価回路EC1についての等価回路EC2の回路図である。
【図3】 検査用交流信号SACの周波数に対する測定静電容量Caの周波数特性図である。
【図4】 回路基板PC上の導体パターンPA ,PB の形成例を示すパターン図である。
【図5】 従来の回路基板検査装置21の構成図である。
【図6】 従来の他の回路基板検査装置31の構成図である。
【図7】 従来のさらに他の回路基板検査装置41の構成図である。
【符号の説明】
1 回路基板検査装置
2 制御装置
3a,3b プローブ
4a,4b プローブ移動機構
5 検査用治具
7 ベース電極
11 制御部
PC 回路基板
SAC 検査用交流信号
Claims (2)
- 検査対象の回路基板の一面側に配設されるベース電極と、前記回路基板の他面側に配設される接触型プローブとを備え、検査対象導体パターンに前記接触型プローブを接触させた状態で当該検査対象導体パターンと前記ベース電極との間に検査用交流信号を印加して測定した静電容量に基づいて当該検査対象導体パターンの断線短絡を検査する回路基板検査装置において、
前記検査対象導体パターンおよび前記ベース電極間の前記静電容量を値C1とし、他の導体パターンおよび前記ベース電極間の前記静電容量を値C2とし、前記検査対象導体パターンと前記他の導体パターンとの間の絶縁検査時における絶縁抵抗のしきい値をRrとし、所定の上限値を値CLとしたときに、
CL<C1+(C2/(1+(2・π・f・C2・Rr) 2 ))
の関係式を満たす周波数fの前記検査用交流信号を前記検査対象導体パターンと前記ベース電極との間に印加して前記静電容量を測定し、
前記絶縁検査時において、前記測定した静電容量が前記上限値CLを超えているときに当該検査対象導体パターンと当該他の導体パターンとの間に短絡または絶縁不良が生じていると判定することを特徴とする回路基板検査装置。 - 前記絶縁検査において絶縁不良と判定された前記検査対象導体パターンに対して、1対の前記接触型プローブを用いた絶縁抵抗測定による絶縁検査を行うことを特徴とする請求項1記載の回路基板検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15127899A JP4219489B2 (ja) | 1999-05-31 | 1999-05-31 | 回路基板検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15127899A JP4219489B2 (ja) | 1999-05-31 | 1999-05-31 | 回路基板検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000338168A JP2000338168A (ja) | 2000-12-08 |
JP4219489B2 true JP4219489B2 (ja) | 2009-02-04 |
Family
ID=15515194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15127899A Expired - Lifetime JP4219489B2 (ja) | 1999-05-31 | 1999-05-31 | 回路基板検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4219489B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002202335A (ja) * | 2000-12-28 | 2002-07-19 | Hioki Ee Corp | 回路基板検査装置 |
JP3956790B2 (ja) * | 2002-07-18 | 2007-08-08 | 日産自動車株式会社 | 地絡検出装置 |
JP2006200973A (ja) * | 2005-01-19 | 2006-08-03 | Hioki Ee Corp | 回路基板検査方法およびその装置 |
DE102008030545A1 (de) * | 2008-06-27 | 2010-01-07 | Siemens Aktiengesellschaft | Vorrichtung und Verfahren zur berührungslosen Ankontaktierung von leitfähigen Strukturen, insbesondere von Dünnschicht-Transistor-Flüssigkristallanzeigen (Thin Film Transistor Liquid Crystal Displays) |
AT507468B1 (de) * | 2008-10-15 | 2010-10-15 | Dtg Int Gmbh | Ermittlung von eigenschaften einer elektrischen vorrichtung |
JP5060499B2 (ja) * | 2009-02-10 | 2012-10-31 | マイクロクラフト株式会社 | プリント配線板の検査装置及び検査方法 |
JP5420303B2 (ja) * | 2009-04-16 | 2014-02-19 | 日置電機株式会社 | 回路基板検査装置および回路基板検査方法 |
CN101799508B (zh) * | 2010-03-09 | 2012-06-13 | 上海松下等离子显示器有限公司 | 电极断线检测方法 |
JP5899961B2 (ja) * | 2012-01-24 | 2016-04-06 | 日本電産リード株式会社 | 絶縁検査装置及び絶縁検査方法 |
-
1999
- 1999-05-31 JP JP15127899A patent/JP4219489B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000338168A (ja) | 2000-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3558434B2 (ja) | 電気的配線検査方法及び装置 | |
KR20090027610A (ko) | 기판 검사 장치 및 기판 검사 방법 | |
JP4219489B2 (ja) | 回路基板検査装置 | |
JP4068248B2 (ja) | 基板の絶縁検査装置及びその絶縁検査方法 | |
JP2002014134A (ja) | 回路基板検査装置 | |
JP4607295B2 (ja) | 回路基板検査装置 | |
JP4582869B2 (ja) | 回路基板検査装置 | |
JP5420277B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
JP2001242211A (ja) | 回路基板検査装置 | |
JPH09230005A (ja) | 回路基板検査装置 | |
JP2006200973A (ja) | 回路基板検査方法およびその装置 | |
JPH04501763A (ja) | 回路試験 | |
JP5307085B2 (ja) | 回路基板検査装置 | |
JP2001235505A (ja) | 回路基板検査装置 | |
JP6918659B2 (ja) | 回路基板検査装置 | |
JP2010066050A (ja) | 絶縁検査装置および絶縁検査方法 | |
JP5425709B2 (ja) | 絶縁検査装置および絶縁検査方法 | |
JP2014020815A (ja) | 基板検査装置および基板検査方法 | |
KR20230089427A (ko) | 절연 검사 장치 및 절연 검사 방법 | |
JP4369002B2 (ja) | 回路基板検査装置 | |
JPH07244105A (ja) | 実装基板の基板検査装置によるブリッジ半田検出方法 | |
JP5323502B2 (ja) | 基板検査装置および基板検査方法 | |
JP4292013B2 (ja) | 回路基板検査装置 | |
JPH07280868A (ja) | セラミック基板の配線パターン検査装置と方法 | |
JPH06347502A (ja) | プリント基板試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4219489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |