JPH06347502A

JPH06347502A - プリント基板試験方法

Info

Publication number: JPH06347502A
Application number: JP5138754A
Authority: JP
Inventors: Tadashi Sawada; 正澤田; Midori Tsuchiya; みどり土屋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-06-10
Filing date: 1993-06-10
Publication date: 1994-12-22

Abstract

(57)【要約】【目的】本発明はプリント基板試験装置におけるプリ
ント基板試験方法に関し、プローブとプリント基板の電
極との接触状態の異常を検出した場合には試験を中止し
て、無駄な試験を防止することができることを目的とす
る。【構成】ステップ１０１では、測定プローブをプリン
ト基板上の試験済ではない所定数の電極に接触させて、
電気特性の良否を試験する。ステップ１０２では、上記
試験結果の不良内容に応じて、試験済の電極についての
不良内容の履歴を更新する。ステップ１０３では、上記
不良内容の履歴を基にして、測定プローブとプリント基
板の電極との接触状態が正常かどうかを判断する。上記
測定プローブとプリント基板の電極との接触状態が異常
であると判断した場合には、ステップ１０４で試験を中
止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプリント基板試験方法に
係り、特に、多数のＬＳＩ（大規模集積回路）を実装す
るプリント基板を試験するプリント基板試験装置におけ
るプリント基板試験方法に関する。

【０００２】近年、電子計算機システムに搭載されるプ
リント基板ユニットでは、高機能化、高性能化に伴い、
搭載される素子のピン数の増大、高密度化が進んでい
る。このため、プリント基板ユニットの試験に要する時
間が長大化しており、試験時間の短縮が必要とされてい
る。

【０００３】

【従来の技術】電子計算機システムに搭載するプリント
基板ユニットには、高機能化、高性能化に伴い、多数の
ＬＳＩが実装されるため、ＬＳＩ実装用の電極が多数設
けられている。このプリント基板ユニットを試験するプ
リント基板試験装置では、上記のＬＳＩ実装用の電極と
この電極が導体パターンを介して接続されているプリン
ト基板ユニットの入出力端子との導通を試験する。ま
た、ＬＳＩ実装用の各電極と隣接する電極とのショート
がないかどうかを試験する。

【０００４】上記の試験は、プリント基板試験装置の測
定用プローブをプリント基板ユニット上の電極に接触さ
せた状態で行われる。

【０００５】

【発明が解決しようとする課題】従来のプリント基板試
験方法では、プリント基板ユニットの全ての電極につい
ての試験を行った後、その試験結果から、プローブとプ
リント基板ユニットの電極との接触状態が正常かどうか
を判断している。このため、プローブと電極との接触状
態が異常であっても、全ての電極の試験が行われてから
でないと、接触状態の異常がわからず、無駄な試験に時
間を費やしてしまうという問題がある。

【０００６】本発明は、上記の点に鑑みてなされたもの
で、プローブとプリント基板の電極との接触状態の異常
を検出した場合には試験を中止して、無駄な試験を防止
することができるプリント基板試験方法を提供すること
を目的とする。

【０００７】

【課題を解決するための手段】本発明は、測定プローブ
をプリント基板上の電極に接触させた状態で、上記電極
及び導体パターンの電気特性の良否を試験するプリント
基板試験装置におけるプリント基板試験方法において、
上記プリント基板の電極のうち、所定数の電極につい
て、上記電気特性の良否を試験するステップ１０１と、
上記試験結果の不良内容に対応して、試験済の電極につ
いての不良内容の履歴を更新するステップ１０２と、上
記不良内容の履歴を基にして、測定プローブとプリント
基板の電極との接触状態が正常かどうかを判断するステ
ップ１０３と、上記測定プローブとプリント基板の電極
との接触状態が異常であると判断した場合に、試験を中
止するステップ１０４とを有する。

【０００８】

【作用】本発明では、不良内容の履歴を基にして測定プ
ローブとプリント基板の電極との接触状態が正常かどう
かを判断して、接触状態が異常であると判断した場合に
は試験を中止する。このため、異常な接触状態での無駄
な試験を行うことを防ぐことを可能とする。

【０００９】

【実施例】図２は本発明の実施例を適用するプリント基
板ユニット試験装置の構成図を示す。このプリント基板
ユニット試験装置は、電子計算機システムに搭載される
プリント基板ユニットを試験するものである。プリント
基板ユニット試験装置は、試験の処理を実行する制御プ
ロセッサ１１、試験結果のデータ等を記憶するメモリー
１２及び磁気ディスク装置１３、操作コマンド等を入力
するための操作部２７、試験結果等を表示する表示装置
１４を備えている。

【００１０】また、プリント基板ユニット２１の試験す
る電極に接触させる測定用プローブ１８、プローブ１８
の移動を制御する機構制御部１７、プリント基板ユニッ
ト２１の電気特性を測定する測定ユニット１９、インタ
フェースユニット１６を備えている。なお、制御プロセ
ッサ１１、メモリー１２、磁気ディスク装置１３、表示
装置１４、操作部２７、インタフェースユニット１６
は、バス１５を介して接続されている。また、試験対象
のプリント基板ユニット２１は、ステージ２３に備えら
れたコネクタ２２に装着される。

【００１１】図３はプリント基板ユニット２１の斜視図
を示す。プリント基板ユニット２１には、多数のＬＳＩ
と、抵抗、コンデンサ等の電子部品が搭載される。プリ
ント基板ユニット２１の一面２１ａには、一定の電極
（入出力ピン）配置を持つＬＳＩを多数搭載するための
電極が形成されている。一つのＬＳＩの電極を接続する
電極のまとまりをセル２４と呼ぶこととする。プリント
基板ユニット２１の一面２１ａには、搭載するＬＳＩの
数だけ、セル２４が形成されている。

【００１２】図４は、セル２４とプローブの説明図を示
す。図４（Ａ）は、図３の円部Ｒの拡大図を示す。図４
（Ａ）に示すように、セル２４では、縦横マトリックス
状にＬＳＩの電極と接続される電極２５が形成されてい
る。例えば、ＬＳＩの電極数が４６０の場合、電極２５
は縦横２０×２３個の配置となり、セル２４の大きさ
は、１．５ｃｍ²程度である。電極２５は、例えば、プ
リント基板ユニット２１上に形成された導体膜上に、Ｌ
ＳＩ搭載用のピン状の導電性部材（入出力ピン）が搭載
された構造である。

【００１３】プリント基板ユニット２１には、例えば、
４６０ピンのＬＳＩを１４４個搭載する場合、一面２１
ａに、４６０個の電極２５を持つセル２４が１４４個形
成されている。

【００１４】プリント基板ユニット２１には、プリント
基板ユニット試験装置のコネクタ２２に接続されるコネ
クタ部が設けられている。プリント基板ユニット２１は
多層の基板で、セル２４の各電極２５は、プリント基板
ユニット２１の各層に形成されている導体パターンを介
して、上記コネクタ部の所定の端子に直接又は部品を介
して接続されており、また、その他の電極端子、部品等
に接続されている。

【００１５】図４（Ｂ）は、プローブ１８の先端部の斜
視図を示す。プローブ１８は、一つのセル２４の全部の
電極２５に同時に接触させる複数のプローブピン２６を
持つ。各プローブピン２６は、セル２４の電極２５と同
一に配置されている。プローブピン２６には、スプリン
グが内蔵されており、測定時には、プローブピン２６
は、このスプリングの弾性により、プリント基板ユニッ
ト２１の電極２５の入出力ピンに押しつけられて接触が
保たれる。

【００１６】次に、プリント基板試験装置の動作の概略
について説明する。プリント基板ユニット試験装置で
は、セル２４にＬＳＩを実装する前のプリント基板ユニ
ット２１に対して、電極２５と電極２５が導体パターン
を介して接続されるコネクタ部の端子間の導通、及び、
隣接する電極２５間でのショートの有無を試験する。

【００１７】制御プロセッサ１１は、インタフェースユ
ニット１６を介して機構制御部１７にプローブ１８を移
動させる指令を供給する。機構制御部１７は、制御プロ
セッサ１１からの指令に従って、プローブ１８を試験す
るセル２４の真上に移動した後、電極２５にプローブピ
ン２６を押しつけて接触させる。

【００１８】なお、機構制御部１７は、ビデオカメラ等
による位置検出手段を備えており、この位置検出手段に
より、プリント基板ユニット２１上の基準位置のマーク
を検出する。機構制御部１７は、この基準位置から試験
するセル２４までの移動距離をセル２４の配置に関する
データから算出した後、この算出した移動距離に従っ
て、試験セル２４までプローブ１８を移動させる。

【００１９】制御プロセッサ１１は、プローブピン２６
をセル２４の電極２５に接触させた状態で、測定するプ
ローブピン２６とコネクタ２２の端子、或いは、測定す
る２つのプローブピン２６同士を指定して、測定を実行
させる指令を測定ユニット１９に供給する。

【００２０】測定ユニット１９は、制御プロセッサ１１
からの指令に従って、指定されたプローブピン２６とコ
ネクタ２２の端子間、或いは測定する２つのプローブピ
ン２６間に所定の電流を流し、プローブピン２６とコネ
クタ２２の端子間の電圧、或いは２つのプローブピン２
６間の電圧を測定する。この電流と電圧から電極２５と
コネクタ部の端子間の抵抗値、又は２つの電極２５間の
抵抗値を算出する。

【００２１】測定結果のデータは、測定ユニット１９か
ら、インタフェースユニット１６を介して制御プロセッ
サ１１に供給される。制御プロセッサ１１は、測定結果
のデータを、メモリー１２、又は磁気ディスク装置１３
に記憶させる。また、制御プロセッサ１１は、上記算出
された抵抗値から、電極２５と対応するコネクタ部の端
子間の導通の良否、また、隣接する電極２５間のショー
トの有無を判断する。

【００２２】また、制御プロセッサ１１は、表示装置１
４に、試験処理の進行状況、測定結果のデータ等を表示
する。

【００２３】図５は、本発明の一実施例の試験処理のフ
ローチャートを示す。本実施例では、プリント基板ユニ
ット２１の各セル２４について、電極２５の１個毎に電
気特性を測定して試験結果のデータをメモリー１２又は
磁気ディスク装置１３に記憶する。また、試験した電極
２５について、コネクタ部の端子との導通の不良、又は
隣接する電極２５とのショート（抵抗値小不良）がある
場合には、不良内容の履歴を更新する。

【００２４】本実施例では、４種類の不良内容の履歴デ
ータを、下記のカウンタにより記憶している。不良電極
数カウンタは、１つのセル２４中での導通不良となった
不良電極２５の数を記憶する。連続不良電極数カウンタ
は、１つのセル２４中での連続して導通不良となった電
極２５の数を記憶する。抵抗値小不良カウンタは、１つ
のセル２４中での抵抗値小不良（ショート不良）となっ
た電極２５の数を記憶する。

【００２５】また、連続して試験する複数のセル２４に
渡って、同一プローブピン２６で連続発生した導通不良
の数を記憶する、固定ピン不良カウンタを設けている。
この、固定ピン不良カウンタは、各プローブピン２６毎
に設けている。例えば、一つのセル２４の電極２５の
数、即ち、プローブピン２６の数が４６０の場合、固定
ピン不良カウンタも４６０個設ける。

【００２６】なお、上記の各カウンタは、メモリー１
２、又は、磁気ディスク装置１３の所定領域に設定され
る。

【００２７】プリント基板ユニット試験装置は、操作部
２７での操作者の操作により、試験動作が開始される。
先ず、上記不良電極数カウンタ、連続不良電極数カウン
タ、抵抗値小不良カウンタ、固定ピン不良カウンタの値
を０にして、不良履歴データを初期化する（ステップ２
０１）。

【００２８】次に、機構制御部１７はプローブ１８を移
動させて、プローブピン２６を試験するセル２４の各電
極２５に接触させる（ステップ２０２）。

【００２９】次に、測定ユニット１９は、制御プロセッ
サ１１により指定された１つの電極２５に対して、電気
特性試験を行う（ステップ２０３）。この電気特性試験
では、測定ユニット１９は、指定された試験対象の電極
２５に接触するプローブピン２６と、指定されたコネク
タ部の端子に接続されるコネクタ２２の端子との間に電
流Ｉｃを流し、上記プローブピン２６とコネクタ２２の
端子間の電圧Ｖｃを測定する。測定ユニット１９は、こ
の電流Ｉｃと電圧Ｖｃから、指定された電極２５と指定
されたコネクタ部の端子間の抵抗値Ｒｃを算出する。こ
の抵抗値Ｒｃから、電極２５と電極２５が導体パターン
により直接又は部品を介して接続されているコネクタ部
の端子間の導通の良否を判断することができる。

【００３０】また、測定ユニット１９は、指定された試
験対象の電極２５と隣接する電極２５間にプローブピン
２６を介して電流Ｉｓを流し、２つのプローブピン２６
間の電圧Ｖｓを測定する。測定ユニット１９は、この電
流Ｉｓと電圧Ｖｓから、指定された電極２５と隣接する
電極２５間の抵抗値Ｒｓを算出する。上記算出した抵抗
値Ｒｓから、隣接する電極２５間のショートの有無を判
断することができる。

【００３１】上記抵抗値等の試験結果のデータは、制御
プロセッサ１１により、メモリー１２、又は磁気ディス
ク装置１３に記憶される。

【００３２】次に、制御プロセッサ１１は、ステップ２
０３での試験結果の良否を判断する。試験対象の電極２
５と上記電極２５が導体パターンにより直接又は部品を
介して接続されているコネクタ部の端子間の抵抗値Ｒｃ
が、試験電極２５に対応して設定されている規定範囲の
下限値Ｒｃ_L未満であるか、規定範囲の上限値Ｒｃ_Uを
越える値である場合は、導通不良と判断する。また、試
験電極２５と隣接する電極２５間の抵抗値Ｒｓが規定値
Ｒｓ₀未満であるときは、抵抗値小不良（ショート不
良）であると判断する。規定値Ｒｓ₀は、例えば、２０
オーム程度に設定する（ステップ２０４）。

【００３３】ステップ２０４での判断の結果、導通不
良、又は、抵抗値小の不良がある場合は、ステップ２０
５〜ステップ２０９において、不良履歴データを更新す
る。導通不良の場合には、不良電極数カウンタの値に１
を加算して、１セル中の不良電極数の履歴を更新する
（ステップ２０５）。

【００３４】また、試験対象の電極２５に接触している
プローブピン２６に対応する固定ピン不良カウンタの値
に１を加算して、上記プローブピン２６で複数のセル２
４に渡って連続発生した導通不良数の履歴を更新する
（ステップ２０６）。

【００３５】また、連続不良電極数カウンタの値に１を
加算して、１セル中で連続して発生した導通不良の電極
数の履歴を更新する（ステップ２０７）。

【００３６】次に、不良が抵抗値小不良であるかどうか
を判断する（ステップ２０８）。抵抗値小不良の場合に
は、抵抗値小不良カウンタの値に１を加算して、抵抗値
小不良の履歴を更新する（ステップ２０９）。抵抗値小
不良ではない場合は、ステップ２１０に進む。

【００３７】次に、不良履歴データを記憶している各カ
ウンタの値が、設定されている上限値をオーバーしてい
ないかどうかを調べ、その結果により、プローブ１８の
プローブピン２６とプリント基板ユニット２１の電極２
５間の接触状態が正常かどうかを判断する（ステップ２
１０）。

【００３８】即ち、ステップ２１０では、不良電極数カ
ウンタの値と上限値Ｍ₁、連続不良電極数カウンタの値
と上限値Ｍ₂、抵抗値小不良カウンタの値と上限値
Ｍ₃、固定ピン不良カウンタの値と上限値Ｍ₄とを比較
して、上記カウンタの何れかの値が上限値をオーバーし
ていないかどうかを調べる。上記カウンタの何れかの値
が上限値をオーバーしている場合は、プローブ１８のプ
ローブピン２６とプリント基板ユニット２１の電極２５
間の接触状態が異常であると判断する。

【００３９】なお、上記各上限値Ｍ₁，Ｍ₂，Ｍ₃，Ｍ
₄は、上記接触状態の良否を正しく判断できるように、
適切な値に設定しておく。

【００４０】ステップ２１０で、プローブピン２６とプ
リント基板ユニット２１の電極２５との接触状態が異常
であると判断した場合は、試験を中止する。また、プロ
ーブ１８とプリント基板ユニット２１の接触状態が異常
であることを伝えるために、表示装置１４にメッセージ
を表示したり、警報音を出力したりする（ステップ２１
３）。

【００４１】上記のように、本実施例では、不良データ
の履歴から、プローブ１８とプリント基板ユニット２１
の接触状態が正常かどうかを判断し、プローブ１８とプ
リント基板ユニット２１の接触状態が異常であると判断
した場合は、直ちに試験を中止して、接触状態の異常を
操作者に知らせることができる。このため、接触状態の
異常が生じた直後に対策を取ることができ、接触状態が
異常なまま無駄な試験を続けて無駄な時間を費やすこと
を無くすことができる。

【００４２】プローブ１８とプリント基板ユニット２１
の接触状態の異常が検出されて、試験が中止されたとき
は、プリント基板ユニット試験装置の操作者は、表示装
置１４に表示される不良内容等から接触状態が異常とな
った原因を調べて、プローブ１８とプリント基板ユニッ
ト２１の接触状態を正常な状態に直す。

【００４３】接触状態の良否に関わる要因としては、プ
ローブ１８のプローブピン２６先端部の位置ずれ、プロ
ーブ１８の移動に用いる電極２５の配置に関するデータ
の適否等がある。

【００４４】接触状態が正常になったかどうかを確認す
るには、例えば、接触状態をチェックするためのチェッ
ク用プリント基板ユニットを用いる。この接触状態チェ
ック用プリント基板ユニットは、試験対象の製品プリン
ト基板ユニット２１と電極２５の配置が同一で、各電極
２５の導通が正常で、かつ、ショート不良が無いもので
ある。このチェック用プリント基板ユニットを用いて、
プローブ１８と接触状態の良否を正しくチェックするこ
とができる。

【００４５】プローブ１８とプリント基板ユニット２１
の接触状態を正常にした後、操作者は、操作部２７から
試験再開のコマンドを入力して試験を再開させる。この
際、接触状態が異常となった以後のセル２４について試
験を行う。試験開始から中止までの間で、接触状態が正
常であったセル２４についての試験データは、そのまま
生かすことができる。

【００４６】ステップ２１０での判断の結果、各カウン
タ共、上限値をオーバーしていない場合は、プローブ１
８のプローブピン２６とプリント基板ユニット２１の電
極２５間の接触状態が正常であると判断して、ステップ
２１２に進む。

【００４７】また、ステップ２０４で、試験対象の電極
２５の試験結果が正常である場合は、連続不良電極数カ
ウンタの値、及び、試験対象の電極２５に対応する固定
ピン不良カウンタの値を０にして、連続不良履歴のデー
タを初期化する（ステップ２１１）。ステップ２１１で
の処理の後、ステップ２１２に進む。

【００４８】ステップ２１２では、プローブ１８を接触
させている１つのセル２４の電極２５の全てについて試
験を終了したかどうかを判断する。全ての電極２５につ
いて試験を終了していない場合は、ステップ２０３に戻
って、次に試験する電極２５を指定して試験を続ける。

【００４９】全ての電極２５について試験を終了した場
合は、不良電極数カウンタ、連続不良電極数カウンタの
値を０にして、１つのセル２４についての不良履歴デー
タを初期化する（ステップ２１４）。

【００５０】ステップ２１４の処理の後、プリント基板
ユニット２１の全てのセル２４について試験を終了した
かどうかを判断する（ステップ２１５）。

【００５１】全てのセル２４についての試験を終了して
いない場合は、ステップ２０２に戻って、次に試験する
セル２４にプローブ１８を移動して、電極２５の試験を
続ける。

【００５２】全てのセル２４について試験を終了した場
合は、試験結果を予め設定されている形式で表示装置１
４に表示して、試験を終了する。試験結果の表示形式と
しては、例えば、不良となった電極２５についての試験
データのみを表示する形式がある（ステップ２１６）。

【００５３】なお、上記実施例では、不良電極数カウン
タ、連続不良電極数カウンタ、固定ピン不良カウンタ、
抵抗値小不良カウンタの４種類のカウンタを設けて、４
種類のカウンタの値から、接触状態が正常かどうかを判
断している。しかし、必要に応じて、各カウンタのう
ち、必要なカウンタのみを接触状態の良否の判断に用い
る方法としてもよい。この場合、各カウンタを有効とす
るかどうかを設定するフラグを設けて、このフラグの設
定により、用いるカウンタを指定する方法をとることも
できる。

【００５４】また、電極２５を構成する導体膜にＬＳＩ
搭載用の入出力ピンを搭載する前の試験も、上記実施例
と同様に行うことができる。この場合は、プローブピン
の先端を、電極２５である導体膜に接触させて試験を行
う。

【００５５】

【発明の効果】上述の如く、本発明によれば、不良内容
の履歴を基にして測定プローブとプリント基板の電極と
の接触状態が正常かどうかを判断して、接触状態が異常
であると判断した場合には試験を中止するため、異常な
接触状態での無駄な試験を行うことを防ぐことができる
特長を有する。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の実施例を適用するプリント基板ユニッ
ト試験装置の構成図である。

【図３】プリント基板ユニットの斜視図である。

【図４】セルとプローブの説明図である。

【図５】本発明の一実施例の試験処理のフローチャート
である。

【符号の説明】

１１制御プロセッサ１２メモリー１３磁気ディスク装置１４表示装置１５バス１６インタフェースユニット１７機構制御部１８プローブ１９測定ユニット２１プリント基板ユニット２２コネクタ２３ステージ２４セル２５電極２６プローブピン２７操作部

Claims

【特許請求の範囲】

【請求項１】測定プローブをプリント基板上の電極に
接触させた状態で、上記電極及び導体パターンの電気特
性の良否を試験するプリント基板試験装置におけるプリ
ント基板試験方法において、上記プリント基板の電極のうち、所定数の電極につい
て、上記電気特性の良否を試験するステップ（１０１）
と、上記試験結果の不良内容に対応して、試験済の電極につ
いての不良内容の履歴を更新するステップ（１０２）
と、上記不良内容の履歴を基にして、測定プローブとプリン
ト基板の電極との接触状態が正常かどうかを判断するス
テップ（１０３）と、上記測定プローブとプリント基板の電極との接触状態が
異常であると判断した場合に、試験を中止するステップ
（１０４）とを有することを特徴とするプリント基板試
験方法。
【請求項２】前記不良内容の履歴として、不良電極の
数を用いることを特徴とする請求項１記載のプリント基
板試験方法。
【請求項３】前記不良内容の履歴として、試験順序が
連続する電極のうちで連続して不良となった電極の数を
用いることを特徴とする請求項１記載のプリント基板試
験方法。
【請求項４】前記不良内容の履歴として、試験対象の
電極と上記電極に隣接する電極との間の抵抗値が規定値
以下である不良電極の数を用いることを特徴とする請求
項１記載のプリント基板試験方法。
【請求項５】前記プリント基板は所定数の電極が同一
に配置されたセルが複数形成されており、前記測定プローブは上記セル内の全ての電極に同時に接
触する複数のピンを有し、前記電気特性の良否を試験するステップ（１０１）で
は、上記各セルごとに上記測定プローブをセル内の電極
に接触させて試験を行い、前記不良内容の履歴として、試験順序が連続する複数の
セルに渡り、上記各セル内の同一位置の電極について連
続して発生した不良数を用いることを特徴とする請求項
１記載のプリント基板試験方法。