JP5420303B2 - 回路基板検査装置および回路基板検査方法 - Google Patents

回路基板検査装置および回路基板検査方法 Download PDF

Info

Publication number
JP5420303B2
JP5420303B2 JP2009099554A JP2009099554A JP5420303B2 JP 5420303 B2 JP5420303 B2 JP 5420303B2 JP 2009099554 A JP2009099554 A JP 2009099554A JP 2009099554 A JP2009099554 A JP 2009099554A JP 5420303 B2 JP5420303 B2 JP 5420303B2
Authority
JP
Japan
Prior art keywords
circuit board
inspection
conductor
conductor patterns
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009099554A
Other languages
English (en)
Other versions
JP2010249664A (ja
Inventor
浩 山嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2009099554A priority Critical patent/JP5420303B2/ja
Publication of JP2010249664A publication Critical patent/JP2010249664A/ja
Application granted granted Critical
Publication of JP5420303B2 publication Critical patent/JP5420303B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、回路基板における各導体パターンの導通状態および各導体パターンの間の絶縁状態を検査する回路基板検査装置および回路基板検査方法に関するものである。
この種の回路基板検査装置として、特開2001−66351号公報に開示された回路基板検査装置が知られている。この回路基板検査装置は、フィクスチャおよび接続計測部を備えて、回路基板における各導体パターン(ランドパターン)の導通検査や各導体パターンの間の絶縁検査を実行可能に構成されている。この場合、フィクスチャは、回路基板の各導体パターンに対応する複数のプローブピンがその上面に突出形成された下側フィクスチャと、回路基板の他面に実装された各電子部品間の隙間に対応して複数の当接ピンがその下面に形成されると共に昇降機構によって上下方向に移動させられる上側フィクスチャとで構成されている。この回路基板検査装置では、下側フィクスチャと上側フィクスチャとの間に回路基板を挟み込むことによって下側フィクスチャのプローブピンを各導体パターンに接触させて所定のプローブピンに対して信号源から信号を供給した状態で、接続計測部がプローブピンを介して入力する信号に基づいて各導体パターンの導通検査や各導体パターンの間の絶縁検査を行う。この場合、この種の回路基板検査装置では、一般的に、信号源や接続計測部とプローブピンとを接続する接続処理を実行して1つの導体パターンに信号を供給し、その状態でその1つの導体パターンに対する導通検査を行う。その際に、導体パターンの数の分だけ接続処理を繰り返して実行して、全ての導体パターンに対する導通検査を行っている。また、この種の回路基板検査装置では、一般的に、上記の接続処理を実行して一対の導体パターンの間に信号を供給し、その状態でその一対の導体パターンに対する導通検査を行う。そして、一対の導体パターンの組み合わせの数の分だけ接続処理を繰り返して実行して、全ての組み合わせに対する絶縁検査を行っている。
特開2001−66351号公報(第3−5頁、第1図)
ところが、上記した回路基板検査装置を含む従来の回路基板検査装置には、以下の問題点がある。すなわち、従来の回路基板検査装置では、導体パターンの数の分だけ接続処理を繰り返して実行して全ての導体パターンに対する導通検査を行い、一対の導体パターンの組み合わせの数の分だけ接続処理を繰り返して実行して全ての組み合わせに対する絶縁検査を行っている。一方、上記の接続処理には、一般的に、複数のスイッチを備えたスキャナ装置が用いられる。この場合、このスキャナを用いた接続処理では、スイッチを動作させるための所定の時間が必要となる。したがって、導体パターンの数および一対の導体パターンの組み合わせの数の分だけ接続処理を実行する従来の回路基板検査装置では、数多くの導体パターンを有する回路基板に対する検査を行う際の接続処理に要する時間が長くなる結果、検査効率の向上が困難であるという問題点が存在する。
本発明は、かかる改善すべき課題に鑑みてなされたものであり、数多くの導体パターンを有する回路基板に対する検査の効率を向上させ得る回路基板検査装置および回路基板検査方法を提供することを主目的とする。
上記目的を達成すべく請求項1記載の回路基板検査装置は、一面に複数の導体パターンが形成された回路基板における当該各導体パターンの導通状態および当該各導体パターンの間の絶縁状態を検査する検査部を備えた回路基板検査装置であって、検査用の電圧信号を出力する電源部を備え、前記検査部は、1つの前記導体パターンに前記電圧信号が供給されている状態において、前記回路基板の他面側に配設された電極、前記回路基板の他面のパターン、および当該回路基板の内層のパターンのいずれか1つと、前記1つの導体パターンとの間の静電容量に基づいて当該1つの導体パターンの導通状態を検査すると共に、当該導通状態の検査に並行して、前記1つの導体パターンと他の1つの前記導体パターンとの間に流れる電流の電流値に基づいて当該両導体パターンの間の絶縁状態を検査する。
また、請求項2記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、前記電源部は、交流信号に直流信号を重畳させた信号を前記電圧信号として出力する。
また、請求項3記載の回路基板検査装置は、請求項1または2記載の回路基板検査装置において、前記検査部は、前記回路基板における前記各導体パターンの中から選択した一対の導体パターンに対する前記導通状態の検査および前記絶縁状態の検査を、前記一対の導体パターンの組み合わせを変更しつつ順次実行する。
また、請求項4記載の回路基板検査方法は、一面に複数の導体パターンが形成された回路基板における当該各導体パターンの導通状態および当該各導体パターンの間の絶縁状態を検査する回路基板検査方法であって、1つの前記導体パターンに検査用の電圧信号を供給している状態において、前記回路基板の他面側に配設された電極、前記回路基板の他面のパターン、および当該回路基板の内層のパターンのいずれか1つと、前記1つの導体パターンとの間の静電容量に基づいて当該1つの導体パターンの導通状態を検査すると共に、当該導通状態の検査に並行して、前記1つの導体パターンと他の1つの前記導体パターンとの間に流れる電流の電流値に基づいて当該両導体パターンの間の絶縁状態を検査する。
請求項1記載の回路基板検査装置、および請求項4記載の回路基板検査方法では、1つの導体パターンに検査用の電圧信号を供給している状態において、その1つの導体パターンの導通状態を検査すると共に、導通状態の検査に並行して、その1つの導体パターンと他の1つの導体パターンとの間の絶縁状態を検査する。このため、この回路基板検査装置および回路基板検査方法によれば、1回の接続処理を実行した状態において2つの検査(導通状態の検査および絶縁状態の検査)を実行することができる。したがって、この回路基板検査装置および回路基板検査方法によれば、導体パターンの数および一対の導体パターンの組み合わせの数の分だけ接続処理を実行する必要のある従来の回路基板検査装置と比較して、全ての導体パターンおよび全ての組み合わせに対して各検査を行うのに必要な接続処理の回数を少なくすることができる結果、数多くの導体パターンを有する回路基板に対する検査を行う際の検査効率を十分に向上させることができる。
また、請求項2記載の回路基板検査装置によれば、交流信号に直流信号を重畳させた信号を検査用の電圧信号として用いることにより、導体パターンに対して十分に高圧の電圧信号を供給することができるため、高い絶縁性が求められる回路基板に対する検査を行う場合においても、その絶縁性を正確に検査することができる。
また、請求項3記載の回路基板検査装置では、回路基板における各導体パターンの中から選択した一対の導体パターンに対する導通検査および絶縁検査を、一対の導体パターンの組み合わせを変更しつつ順次実行する。このため、この回路基板検査装置によれば、全ての導体パターンおよび一対の導体パターンの全ての組み合わせに対する各検査を例えば、3つの測定部を備えた簡易な構成で確実に実行することができる結果、回路基板検査装置のコストの上昇を低く抑えることができる。
回路基板検査装置1の構成を示す構成図である。 回路基板100の構成を示す構成図である。 回路基板検査装置1を用いた回路基板検査方法を説明する説明図である。 検査処理50のフローチャートである。 回路基板検査装置1を用いた回路基板検査方法を説明する他の説明図である。 回路基板検査装置1を用いた回路基板検査方法を説明する他の説明図である。
以下、本発明に係る回路基板検査装置および回路基板検査方法の実施の形態について、添付図面を参照して説明する。
最初に、回路基板検査装置1の構成について説明する。図1に示す回路基板検査装置1は、例えば、一面に複数の導体パターンP1〜P12(図2参照:以下、区別しないときには「導体パターンP」ともいう)が形成された回路基板100における各導体パターンPの導通状態および各導体パターンPの間の絶縁状態を検査可能に構成されている。具体的には、回路基板検査装置1は、図1に示すように、基板保持部2、プローブユニット3、移動機構4および本体部5を備えて構成されている。
基板保持部2は、図1,3に示すように、非導電性を有する保持板2aと、保持板2aの上面側に配設された電極板(電極)2bと、保持板2aに取り付けられて回路基板100の端部を挟み込んで固定するクランプ機構(図示せず)とを備えて、電極板2bの上に載置された回路基板100を保持可能に構成されている。プローブユニット3は、複数のプローブピン41を備えて治具型に構成されている。この場合、プローブユニット3は、回路基板100の各導体パターンPの位置に応じて、プローブピン41の数や配列パターンが規定されている。移動機構4は、制御部15の制御に従ってプローブユニット3を移動させることにより、プローブピン41のプロービングを実行する。
本体部5は、図1に示すように、スキャナ部11、電源部12、第1測定部13a、第2測定部13b、第3測定部13c、記憶部14および制御部15を備えて構成されている。スキャナ部11は、複数のスイッチ(図示せず)を備えて構成され、制御部15の制御に従って各スイッチをオン状態またはオフ状態に移行させることにより、プローブユニット3におけるプローブピン41と、電源部12、第1測定部13a、第2測定部13bおよび第3測定部13cとを接断(接続および切断)する接断処理を行う。
電源部12は、図1に示すように、第1電源回路21および第2電源回路22を備えて構成されている。第1電源回路21は、制御部15の制御に従って直流信号を出力し、第2電源回路22は、制御部15の制御に従って交流信号を出力する。この場合、図3に概念的に示すように、第1電源回路21の低電位側(マイナス電極側)は、基準電位(グランド電位)に接続され、第1電源回路21の高電位側(プラス電極側)は、第2電源回路22の一方の電極側に接続されている。また、第2電源回路22の他方の電極側は、スキャナ部11を介してプローブピン41に接続される(図1参照)。この構成により、電源部12は、交流信号に直流信号を重畳させた検査用の電圧信号Svを出力する。
第1測定部13aは、制御部15によって実行される検査処理50(図4参照)において、導体パターンPに接触しているプローブピン41、および基板保持部2の電極板2bにスキャナ部11を介して接続されて(図3参照)、導体パターンPに電圧信号Svが供給されているときの導体パターンPと電極板2bとの間の静電容量を測定する。第2測定部13bは、検査処理50において、導体パターンP(例えば、図3に示す導体パターンP2)に接触しているプローブピン41にスキャナ部11を介して接続されて、他の導体パターンP(例えば、同図に示す導体パターンP1)に電圧信号Svが供給されているときの両導体パターンP(同図に示す導体パターンP1,P2)の間に流れる電流の電流値を測定する。第3測定部13cは、検査処理50において、導体パターンPに接触しているプローブピン41にスキャナ部11を介して接続されて(同図参照)、その導体パターンPに供給されている電圧信号Svの電圧値を測定する。
記憶部14は、検査処理50において用いられる導体パターンデータDcや基準値データDsを記憶する。この場合、導体パターンデータDcは、回路基板100の各導体パターンPの数や配設位置などを特定可能な情報を含んで構成されている。また、基準値データDsは、検査処理50において、導体パターンPの導通状態の良否判定に用いる基準値Csを示す情報、および各導体パターンの間の絶縁状態の良否判定に用いる基準値Rsを示す情報を含んで構成されている。
制御部15は、図外の操作部から出力される操作信号に従って移動機構4および本体部5を構成する各構成要素を制御する。具体的には、制御部15は、移動機構4によるプローブユニット3の移動(プロービング)を制御する。また、制御部15は、電源部12による電圧信号Svの出力を制御すると共にスキャナ部11による接断処理を制御することにより、回路基板100の導体パターンPに対して電圧信号Svを供給させる。また、制御部15は、検査部として機能し、検査処理50において、後にそれぞれ詳述する導通検査および絶縁検査を実行する。
次に、回路基板100における各導体パターンPの導通状態および各導体パターンPの間の絶縁状態を回路基板検査装置1を用いて検査する回路基板検査方法、およびその際の回路基板検査装置1の動作について、図面を参照して説明する。
まず、検査対象の回路基板100を基板保持部2における電極板2bの上に載置し(図1,3参照)、次いで、基板保持部2のクランプ機構(図示せず)で回路基板100の端部を挟み込んで固定することにより、回路基板100を基板保持部2に保持させる。続いて、図外の操作部を用いて検査開始操作を行う。この際に、制御部15が、操作部から出力された操作信号に従い、移動機構4を制御してプローブユニット3を下向きに移動させる。これにより、プローブユニット3の各プローブピン41の先端部が各導体パターンPに接触(プロービング)させられる。
次いで、制御部15は、図4に示す検査処理50を実行する。この検査処理50では、制御部15は、電源部12の第1電源回路21に対して直流信号の出力を開始させると共に、第2電源回路22に対して交流信号の出力を開始させる。これにより、交流信号に直流信号を重畳させた電圧信号Svの出力が開始される(ステップ51)。
続いて、制御部15は、記憶部14から導体パターンデータDcを読み出す(ステップ52)。次いで、制御部15は、導体パターンデータDcに基づいて回路基板100の導体パターンP(その位置や数など)を特定し、続いて、特定した各導体パターンPの中から一対の導体パターンP(例えば、図3に示す導体パターンP1,P2)を選択する(ステップ53)。
次いで、制御部15は、接続処理を実行する(ステップ54)。この接続処理では、制御部15は、スキャナ部11を制御して、図3に示すように、導体パターンP1に接触しているプローブピン41を、電源部12、第1測定部13aおよび第3測定部13cに接続させると共に、基板保持部2の電極板2bを第1測定部13aに接続させ、かつ導体パターンP2に接触しているプローブピン41を第2測定部13bに接続させる。
この際に、電源部12から出力されている電圧信号Svがプローブピン41を介して導体パターンP1に供給される。また、この状態(接続処理を実行した状態)において、第1測定部13aが導体パターンP1と電極板2bとの間の静電容量を測定する。この場合、第3測定部13cが、導体パターンP1に供給されている電圧信号Svの電圧値を測定し、第2測定部13bが、導体パターンP1に対する電圧信号Svの供給に伴って導体パターンP1,P2の間に流れる電流の電流値を測定する。また、第1測定部13aは、導体パターンP1に対する電圧信号Svの供給に伴って導体パターンP1と電極板2bとの間に流れる交流成分の電流値、電圧信号Svの交流成分の電圧値、並びに流れている電流および電圧(交流成分)の位相差に基づいて導体パターンP1と電極板2bとの間の静電容量を測定する。
続いて、制御部15は、接続処理を実行した状態(導体パターンP1に電圧信号Svが供給されている状態)において、導体パターンP1に対する導通検査、および導体パターンP1,P2に対する絶縁検査を並行して実行する(ステップ55)。具体的には、制御部15は、まず、記憶部14から基準値データDsを読み出して、その基準値データDsに基づき、導体パターンP1,P2の導通状態の良否判定に用いる基準値Cs、および導体パターンP1,P2の間の絶縁状態の良否判定に用いる基準値Rsを特定する。次いで、制御部15は、導通検査において、第1測定部13aによって測定された導体パターンP1と電極板2bとの間の静電容量(以下、「静電容量Cm」ともいう)に基づいて導体パターンP1の導通状態の良否判定を行う。この場合、導体パターンP1の導通状態が良好のときには静電容量Cmが基準値Csの範囲内(下限値から上限値までの範囲内)となり、導通状態が不良のときには静電容量Cmが基準値Csの範囲から外れるため、制御部15は、静電容量Cmが基準値Csの範囲内のときに導体パターンP1の導通状態が良好と判定し、静電容量Cmが基準値Csの範囲外のときに導体パターンP1の導通状態が不良と判定する。
また、制御部15は、絶縁検査において、第2測定部13bによって測定された導体パターンP1,P2の間に流れる電流の電流値(以下、「電流値Im」ともいう)と、第3測定部13cによって測定された電圧信号Svの電圧値(以下、「電圧値Vm」ともいう)とに基づいて導体パターンP1,P2の間の絶縁状態の良否判定を行う。この場合、制御部15は、一例として、次の式(1)によって導体パターンP1,P2の間の抵抗値Rm(図3参照)を算出する。
Rm=Vm/Im・・・式(1)
続いて、制御部15は、算出した抵抗値Rmが上記した基準値Rs以上のときに導体パターンP1,P2の間の絶縁状態が良好と判定し、抵抗値Rmが基準値Rs未満のときに導体パターンP1,P2の間の絶縁状態が不良と判定する。以上により、導体パターンP1,P2に対する導通検査および絶縁検査が終了する。
次いで、制御部15は、上記の検査結果(判定結果)を記憶部14に記憶(記録)させる(ステップ56)。続いて、制御部15は、回路基板100における全ての導体パターンPに対する導通検査、および回路基板100における全ての導体パターンPの中から選択した全ての一対の組み合わせについての各導体パターンPの間の絶縁検査が終了したか否かを判別する(ステップ57)。この場合、全ての導体パターンPおよび全ての組み合わせに対する上記各検査が終了していないと判別したときには、制御部15は、上記したステップ53〜ステップ57を繰り返して実行する。この場合、制御部15は、ステップ53において、その時点において選択している一対の導体パターンの組み合わせ(上記例では導体パターンP1,P2)とは異なる組み合わせの一対の導体パターンP(例えば、導体パターンP2,P3)を選択する。つまり、制御部15は、ステップ53〜ステップ57を繰り返して実行することにより、回路基板100における各導体パターンPの中から選択した一対の導体パターンに対して導通検査および絶縁検査を並行して実行する処理を、一対の導体パターンPの組み合わせを変更しつつ順次実行する。
次いで、制御部15は、上記したステップ57において、全ての導体パターンPおよび全ての組み合わせに対する上記各検査が終了したと判別したときには、記憶部14に記録した検査結果を図外の表示部に表示させて検査処理50を終了する。この場合、この回路基板検査装置1では、上記したように、1回の接続処理を実行した状態において1つの導体パターンP1に対する導通状態の検査および一対の導体パターンP1,P2に対する絶縁状態の検査(つまり、2つの検査)を実行することができる。このため、この回路基板検査装置1では、導体パターンPの数および一対の導体パターンPの組み合わせの数の分だけ接続処理を実行する必要のある従来の回路基板検査装置と比較して、全ての導体パターンPおよび全ての組み合わせに対して上記各検査を行うのに必要な接続処理の回数を少なくすることができる結果、数多くの導体パターンを有する回路基板に対する検査を行う際の検査効率を十分に向上させることが可能となっている。
このように、この回路基板検査装置1および回路基板検査方法では、1つの導体パターンPに対して電圧信号Svを供給している状態において、その導体パターンPの導通状態を検査すると共に、その導体パターンPと他の1つの導体パターンPとの間の絶縁状態を検査する。このため、この回路基板検査装置1および回路基板検査方法によれば、1回の接続処理を実行した状態において2つの検査(導通状態の検査および絶縁状態の検査)を実行することができる。したがって、この回路基板検査装置1および回路基板検査方法によれば、導体パターンPの数および一対の導体パターンPの組み合わせの数の分だけ接続処理を実行する必要のある従来の回路基板検査装置と比較して、全ての導体パターンPおよび全ての組み合わせに対して各検査を行うのに必要な接続処理の回数を少なくすることができる結果、数多くの導体パターンを有する回路基板に対する検査を行う際の検査効率を十分に向上させることができる。
また、この回路基板検査装置1および回路基板検査方法によれば、交流信号に直流信号を重畳させた信号を検査用の電圧信号Svとして用いることにより、導体パターンPに対して十分に高圧の電圧信号Svを供給することができるため、高い絶縁性が求められる回路基板100に対する検査を行う場合においても、その絶縁性を正確に検査することができる。
また、この回路基板検査装置1および回路基板検査方法では、回路基板100における各導体パターンPの中から選択した一対の導体パターンに対する導通検査および絶縁検査を、一対の導体パターンPの組み合わせを変更しつつ順次実行する。このため、この回路基板検査装置1および回路基板検査方法によれば、全ての導体パターンPおよび一対の導体パターンPの全ての組み合わせに対する各検査を3つの測定部13a〜13cを備えた簡易な構成で確実に実行することができる結果、回路基板検査装置1のコストの上昇を低く抑えることができる。
なお、本発明は、上記した構成および方法に限定されない。例えば、電圧値が既知の電圧信号Svを出力する電源部12を備えた構成を採用することもでき、この構成を採用したときには、電圧信号Svの電圧値を測定する第3測定部13cを省略することができる。また、交流信号に直流信号を重畳させた電圧信号Svを用いる例について上記したが、直流信号を重畳させない交流信号を電圧信号Svとして用いることもできる。
また、第1測定部13a、第2測定部13bおよび第3測定部13cをそれぞれ1つ備えた構成例について上記したが、これらをそれぞれ複数(2つ以上)備えた構成を採用することもできる。この構成では、複数対(2対以上)の導体パターンPに対する導通検査および絶縁検査を並行して実行することができるため、数多くの導体パターンPを有する回路基板に対する検査を行う際の検査効率をさらに向上させることができる。
さらに、プローブユニット3における複数のプローブピン41を各導体パターンPに一度に接触させる構成例について上記したが、少なくとも一対のプローブピンを個別に移動させて、検査対象の一対の導体パターンPにのみプローブピンを接触させるフライングプローブタイプの回路基板検査装置に適用することもできる。
また、12個の導体パターンPを有する回路基板100に対して検査を実行する例について上記したが、導体パターンPの数や形状が回路基板100とは異なる各種の回路基板に対して検査を実行する際にも上記と同様の効果を実現することができるのは勿論である。
また、図5に概念的に示すように、一面(同図における上面)に導体パターンPが形成されると共に、他面(同図における下面)に例えばグランド用の導体パターンPg(ベタパターン)が形成された回路基板200を検査する際に適用することもできる。この場合、この回路基板200に対して検査(上記した検査処理50)を実行する際には、基板保持部2の電極板2bに代えて、回路基板200の導体パターンPgに対してプローブピン41を介して第1測定部13aを接続させて、導体パターンPと導体パターンPgとの間の静電容量を測定させることで、上記と同様の効果を実現することができる。
また、図6に概念的に示すように、一面(同図における上面)に導体パターンPが形成されると共に、一面と他面(同図における下面)との間、つまり、回路基板の内層に導体パターンPgが形成された回路基板300を検査する際に適用することもできる。この場合、この回路基板300に対して検査(上記した検査処理50)を実行する際には、基板保持部2の電極板2bに代えて、回路基板300の導体パターンPgに対してプローブピン41を介して第1測定部13aを接続させて、導体パターンPと導体パターンPgとの間の静電容量を測定させることで、上記と同様の効果を実現することができる。
1 回路基板検査装置
2b 電極板
15 制御部
12 電源部
21 第1電源回路
22 第2電源回路
100,200,300 回路基板
Cm 静電容量
Cs 基準値
Im 電流値
P1〜P12,Pg 導体パターン
Sv 電圧信号

Claims (4)

  1. 一面に複数の導体パターンが形成された回路基板における当該各導体パターンの導通状態および当該各導体パターンの間の絶縁状態を検査する検査部を備えた回路基板検査装置であって、
    検査用の電圧信号を出力する電源部を備え、
    前記検査部は、1つの前記導体パターンに前記電圧信号が供給されている状態において、前記回路基板の他面側に配設された電極、前記回路基板の他面のパターン、および当該回路基板の内層のパターンのいずれか1つと、前記1つの導体パターンとの間の静電容量に基づいて当該1つの導体パターンの導通状態を検査すると共に、当該導通状態の検査に並行して、前記1つの導体パターンと他の1つの前記導体パターンとの間に流れる電流の電流値に基づいて当該両導体パターンの間の絶縁状態を検査する回路基板検査装置。
  2. 前記電源部は、交流信号に直流信号を重畳させた信号を前記電圧信号として出力する請求項1記載の回路基板検査装置。
  3. 前記検査部は、前記回路基板における前記各導体パターンの中から選択した一対の導体パターンに対する前記導通状態の検査および前記絶縁状態の検査を、前記一対の導体パターンの組み合わせを変更しつつ順次実行する請求項1または2記載の回路基板検査装置。
  4. 一面に複数の導体パターンが形成された回路基板における当該各導体パターンの導通状態および当該各導体パターンの間の絶縁状態を検査する回路基板検査方法であって、
    1つの前記導体パターンに検査用の電圧信号を供給している状態において、前記回路基板の他面側に配設された電極、前記回路基板の他面のパターン、および当該回路基板の内層のパターンのいずれか1つと、前記1つの導体パターンとの間の静電容量に基づいて当該1つの導体パターンの導通状態を検査すると共に、当該導通状態の検査に並行して、前記1つの導体パターンと他の1つの前記導体パターンとの間に流れる電流の電流値に基づいて当該両導体パターンの間の絶縁状態を検査する回路基板検査方法。
JP2009099554A 2009-04-16 2009-04-16 回路基板検査装置および回路基板検査方法 Expired - Fee Related JP5420303B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009099554A JP5420303B2 (ja) 2009-04-16 2009-04-16 回路基板検査装置および回路基板検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009099554A JP5420303B2 (ja) 2009-04-16 2009-04-16 回路基板検査装置および回路基板検査方法

Publications (2)

Publication Number Publication Date
JP2010249664A JP2010249664A (ja) 2010-11-04
JP5420303B2 true JP5420303B2 (ja) 2014-02-19

Family

ID=43312167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009099554A Expired - Fee Related JP5420303B2 (ja) 2009-04-16 2009-04-16 回路基板検査装置および回路基板検査方法

Country Status (1)

Country Link
JP (1) JP5420303B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6147142B2 (ja) * 2013-08-28 2017-06-14 日置電機株式会社 基板検査装置および基板検査方法
JP7517680B2 (ja) * 2020-04-15 2024-07-17 ヤマハファインテック株式会社 検査装置、及び検査方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310863A (en) * 1976-07-19 1978-01-31 Fujitsu Ltd Method of testing multilayer substrate
JPH01182763A (ja) * 1988-01-14 1989-07-20 Fuji Kiko Denshi Kk 回路を有する基板の導通性チェック方法
JP4219489B2 (ja) * 1999-05-31 2009-02-04 日置電機株式会社 回路基板検査装置
JP2007198758A (ja) * 2006-01-24 2007-08-09 Hioki Ee Corp 検査装置および検査方法

Also Published As

Publication number Publication date
JP2010249664A (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
JP4532570B2 (ja) 回路基板検査装置および回路基板検査方法
JP2008203077A (ja) 回路検査装置及び回路検査方法
JP5215072B2 (ja) 回路基板検査装置および回路基板検査方法
JP5208787B2 (ja) 回路基板検査装置および回路基板検査方法
JP6137536B2 (ja) 基板検査装置、及び基板検査方法
JP5420303B2 (ja) 回路基板検査装置および回路基板検査方法
JP5507363B2 (ja) 回路基板検査装置および回路基板検査方法
JP6918659B2 (ja) 回路基板検査装置
WO2008001651A1 (fr) Procédé d'inspection de carte et dispositif d'inspection de carte
JP5844096B2 (ja) 回路基板検査装置および回路基板検査方法
JP5160332B2 (ja) 回路基板検査装置および回路基板検査方法
JP2007322127A (ja) 基板検査方法及び基板検査装置
JP5474392B2 (ja) 回路基板検査装置および回路基板検査方法
JP5430892B2 (ja) 回路基板検査装置および回路基板検査方法
JP5485012B2 (ja) 回路基板検査装置および回路基板検査方法
JP2014137231A (ja) 検査治具の検査方法
JP5160331B2 (ja) 回路基板検査装置および回路基板検査方法
JP2014020815A (ja) 基板検査装置および基板検査方法
JP2010014597A (ja) 可動式コンタクト検査装置
JP5329160B2 (ja) 回路基板検査装置および回路基板検査方法
JP4999143B2 (ja) 基板検査装置
JP5988557B2 (ja) 回路基板検査装置および回路基板検査方法
JP5828697B2 (ja) 回路基板検査装置および回路基板検査方法
JP2015059840A (ja) 回路基板検査装置および回路基板検査方法
JP5972763B2 (ja) 回路基板検査装置および回路基板検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131031

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131120

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees