CN114487967A - 基于测试机接收端方向ac校准的自检验证装置及检验方法 - Google Patents

基于测试机接收端方向ac校准的自检验证装置及检验方法 Download PDF

Info

Publication number
CN114487967A
CN114487967A CN202210087759.2A CN202210087759A CN114487967A CN 114487967 A CN114487967 A CN 114487967A CN 202210087759 A CN202210087759 A CN 202210087759A CN 114487967 A CN114487967 A CN 114487967A
Authority
CN
China
Prior art keywords
channel
calibration
digital signals
self
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210087759.2A
Other languages
English (en)
Inventor
栾海平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ncatest Technologies Co Ltd
Original Assignee
Shanghai Ncatest Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ncatest Technologies Co Ltd filed Critical Shanghai Ncatest Technologies Co Ltd
Priority to CN202210087759.2A priority Critical patent/CN114487967A/zh
Publication of CN114487967A publication Critical patent/CN114487967A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种基于测试机接收端方向AC校准的自检验证装置及验证方法，该方法包括供已进行了AC校准后的多块数字板卡，从数字板卡上的选取任意一个通道作为发送端通道，再将N个待测通道用N条等长度连接线与发送端通道连接；接收上位机传送的用户指令，通过发送端通道按一固定频率发送第一数字信号到N个待测通道，以及接收N个待测通道在同一时间发回的N个第二数字信号；逐一比较N个第二数字信号与第一数字信号是否一致或者两者的差是否小于一定的阈值，如果是，通道的AC校准自检通过，否则通道的AC校准自检不通过。因此，本发明能快速排查数字板通道AC校准不通过的通道，减少了对外部信号发生源设备的依赖节约了成本。

Description

基于测试机接收端方向AC校准的自检验证装置及检验方法
技术领域
本发明涉及半导体自动测试设备(Automatic Test Equipment，简称ATE)领域，尤其涉及一种基于测试机接收端方向AC校准的自检验证装置及检验方法。
背景技术
随着芯片需求量不断增加，对芯片自动测试设备(ATE)要求也越来越高。在芯片测试前，测试机单板会先进行AC(交流电)校准。AC校准包括发送端与接收端的校准，测试机单板的AC校准精度影响着时钟信号的准确度。测试芯片时钟信号是芯片使用中必会用到的一个参数，一般测试机单板AC校准完后才会外接测试芯片进行应用。
通常，测试机校准完后往往都会进行自我校验，能快速排查出有问题的通道，减少实际应用时出现问题在进行排查带来的人力、物力以及时间开销。
目前，大部分半导体测试设备公司在数字板做完校准后，对于接收端方向通道可以直接使用或借助信号发射器发出的信号源来检测和排查被测接收端通道的性能。在借助信号发射器产生信号时，同一时刻选取测试机一个或多个被测通道作为接收源会对发射来的信号进行响应，然后将接收到的信号与源信号进行比较，若结果一致，会认为校准自检通过否则校准自检失败。
然而，上述的校准自检方式存在以下缺点：
①.需要借助专用设备(例如，信号发射器)，本领域技术人员清楚，一台信号发射器少则上千元多则几十万，设备使用成本居高不下；特别是对于常用设备机器数量多的话，则设备使用成本更大；
②.被测数字板通道接收信号的频率会受信号发射器的规格限制，使用非常受限；
③.信号发射器体积较大，在搬移使用上会带来不便。
发明内容
本发明的目的在于提供一种基于测试机接收端方向AC校准的自检验证装置及检验方法，其通过利用下位机中的现场可编程逻辑门阵列FPGA，解决了当前测试机数字板通道AC校准信号对外部硬件器件的依赖。
为实现上述目的，本发明的技术方案如下：
一种基于测试机接收端方向AC校准的自检验证方法装置，用于检测数字板卡各数字通道的AC校准有效性测试后的自检；其包括：
数字板卡，包括M个通道(CH1、CH2…CHM)；其中，所述数字板卡已进行了AC校准，所述通道(CH1、CH2…CHM)初步具备对芯片管脚驱动电流与电压的能力和与之对应的精确测量能力，所述M为正整数；
测试连接模块，其包括N条连接线，所述数字板卡上的选取任意一个通道作为发送端通道，再将N个待测通道用N条等长度连接线与所述发送端通道连接；其中，M大于等于N；
自检驱动模块，位于下位机中，用于接收上位机传送的用户指令，通过所述发送端通道按一固定频率发送第一数字信号到所述N个待测通道，以及接收所述N个待测通道在同一时间发回的N个第二数字信号，逐一比较所述N个第二数字信号与所述第一数字信号是否一致或者两者的差是否小于一定的阈值，如果是，所述通道的AC校准自检通过，否则所述通道的AC校准自检不通过。
进一步地，所述自检驱动模块由下位机中的现场可编程逻辑门阵列实现。
进一步地，所述自检驱动模块将所述N个第二数字信号存储在地址内存AFM中。
进一步地，每块所述数字板卡的通道的数量M大于100。
为实现上述目的，本发明又一的技术方案如下：
一种基于测试机接收端方向AC校准的自检验证方法，其包括：
步骤S1：提供已进行了AC校准后的多块数字板卡，从所述数字板卡上的选取任意一个通道作为发送端通道，再将N个待测通道用N条等长度连接线与所述发送端通道连接；其中，所述通道(CH1、CH2…CHM)初步具备对芯片管脚驱动电流与电压的能力和与之对应的精确测量能力，所述M为正整数；
步骤S2：接收上位机传送的用户指令，通过所述发送端通道按一固定频率发送第一数字信号到所述N个待测通道，以及接收所述N个待测通道在同一时间发回的N个第二数字信号；
步骤S3：逐一比较所述N个第二数字信号与所述第一数字信号是否一致或者两者的差是否小于一定的阈值，如果是，所述通道的AC校准自检通过，否则所述通道的AC校准自检不通过。
从上述技术方案可以看出，本发明的基于测试机接收端方向AC校准的自检验证装置及检验方法，具有如下有益效果：
①、测试机数字单板通道AC校准验证中，不需要借助高精度信号发生器等外部硬件，直接将通道中的一个作为发生端，其它一个或多个通道作为接收端实现一对多的方式自检，大大节约了成本；
②、信号产生不再受信号发生器的规格限制；
③、从实际应用来说，更加简单和易操作性更强。
附图说明
图1所示为本发明实施例中将多个待测通道用等长度的连接线与任意一个发送端通道对接的原理示意图；
图2所示为本发明实施例中基于测试机接收端方向AC校准的自检验证方法的流程示意图
图3所示为本发明自检验证方法一较佳实施例的流程示意图
图4所示为本发明实施例中的验证结果界面示意图
具体实施方式
下面结合附图1-4，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，基于测试机接收端方向AC校准的自检验证装置，用于检测数字板卡各数字通道的AC校准有效性测试后的自检。在本发明的实施例中，这些数字板卡可以包括M个通道(CH1、CH2…CHM)；其中，数字板卡已进行了AC校准，通道(CH1、CH2…CHM)初步具备对芯片管脚驱动电流与电压的能力和与之对应的精确测量能力，M为正整数，例如，M大于100。
与现有技术不同的是，本发明结构简单，硬件成本低。本发明通过利用下位机中的现场可编程逻辑门阵列FPGA和多条长度相同的连接线，解决了当前测试机数字板通道AC校准信号对外部硬件器件的依赖，即不再需要借助专用硬件设备(信号发射器)来产生不同频率的数字信号，而采用现场可编程逻辑门阵列FPGA(编程实现)，使被测数字板通道接收信号的频率不会受信号发射器的规格限制，并且，现场可编程逻辑门阵列FPGA同样在测试控制和测试结果处理上也体现了较强的优势。
请参阅图1，图1所示为本发明实施例中将多个待测通道用等长度的连接线与任意一个发送端通道对接的原理示意图。如图1所示，本发明的测试连接模块，其包括N条连接线，数字板卡上的选取任意一个通道作为发送端通道，再将N个待测通道用N条等长度连接线与发送端通道连接；其中，M大于等于N。
位于下位机中自检驱动模块，用于接收上位机传送的用户指令，通过发送端通道按一固定频率发送第一数字信号到N个待测通道，以及接收N个待测通道在同一时间发回的N个第二数字信号，逐一比较N个第二数字信号与第一数字信号是否一致或者两者的差是否小于一定的阈值，如果是，通道的AC校准自检通过，否则通道的AC校准自检不通过。较佳地，自检驱动模块由下位机中的现场可编程逻辑门阵列实现。
请参阅图2，图2所示为本发明实施例中基于测试机接收端方向AC校准的自检验证方法的流程示意图。如图2所示，一种基于测试机接收端方向AC校准的自检验证方法，其包括：
步骤S1：提供已进行了AC校准后的多块数字板卡，从数字板卡上的选取任意一个通道作为发送端通道，再将N个待测通道用N条等长度连接线与发送端通道连接；其中，所述通道(CH1、CH2…CHM)初步具备对芯片管脚驱动电流与电压的能力和与之对应的精确测量能力，所述M为正整数。
步骤S2：接收上位机传送的用户指令，通过所述发送端通道按一固定频率发送第一数字信号到所述N个待测通道，以及接收所述N个待测通道在同一时间发回的N个第二数字信号。
具体地，发送端通道接收编写pattern测试程序发出数据信号的指令，并通过等长的连接线将发送端通道的数据信号送到通道接收端；同一时刻，接收端可采集来自发送端的信号，通过FPGA将数据存储到AFM中，并且，该频率可以选择任何规格的频率。
步骤S3：逐一比较所述N个第二数字信号与所述第一数字信号是否一致或者两者的差是否小于一定的阈值，如果是，所述通道的AC校准自检通过，否则所述通道的AC校准自检不通过。
请参阅图3，图3所示为本发明自检验证方法一较佳实施例的流程示意图。如图3所示，假设M＝7，具有通道(CH1、CH2…CH7)。
首先，测试机数字单板内部AC校准完成后，外部验证AC校准的准确性，数字板上选取通道CH1作为信号发送端，通道CH2-通道CH7用等长的连接线与通道CH1连接起来，实现一对多的方式，排除发送端校准不准对被测接收端通道的影响；
第二、通道CH1在5ns时刻(波形周期20ns)循发送从0x55的数据；
第三、同一时刻(5ns)外部连接线将信号传输到CH2-CH7后，通过FPGA将通道CH1-CH7接收的数据存储到AFM中。
第四、从AFM读取数据，看通道CH2-CH7的数据是否与通道CH1发出的一致，若是，则判断通道CH2-CH7AC的校准自检通过，否则校准不通过；
第四、可重复上述步骤第二-第四多次，发送端数据累加，看接收端数据是否一致，自检的结果更加准确。
请参阅图4，图4所示为本发明实施例中的验证结果界面示意图。如4图所示，从7个通道(CH1、CH2…CH7)的数据信号反馈来看，有6个通道是满足性能(PASS)，有一个通道是没有满足性能(FAIL)。
综上所述，本发明能快速排查数字板通道AC校准不通过的通道，减少了对外部信号发生源设备的依赖节约了成本。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (5)

1.一种基于测试机接收端方向AC校准的自检验证装置，用于检测数字板卡各数字通道的AC校准有效性测试后的自检；其特征在于，包括：
数字板卡，包括M个通道(CH1、CH2…CHM)；其中，所述数字板卡已进行了AC校准，所述通道(CH1、CH2…CHM)初步具备对芯片管脚驱动电流与电压的能力和与之对应的精确测量能力，所述M为正整数；
测试连接模块，其包括N条连接线，所述数字板卡上的选取任意一个通道作为发送端通道，再将N个待测通道用N条等长度连接线与所述发送端通道连接；其中，M大于等于N；
自检驱动模块，位于下位机中，用于接收上位机传送的用户指令，通过所述发送端通道按一固定频率发送第一数字信号到所述N个待测通道，以及接收所述N个待测通道在同一时间发回的N个第二数字信号，逐一比较所述N个第二数字信号与所述第一数字信号是否一致或者两者的差是否小于一定的阈值，如果是，所述通道的AC校准自检通过，否则所述通道的AC校准自检不通过。
2.根据权利要求1所述的ATE设备AC校准有效性的检测装置，其特征在于，所述自检驱动模块由下位机中的现场可编程逻辑门阵列实现。
3.根据权利要求1所述的ATE设备AC校准有效性的检测装置，其特征在于，所述自检驱动模块将所述N个第二数字信号存储在地址内存AFM中。
4.根据权利要求1所述的ATE设备AC校准有效性的检测装置，其特征在于，每块所述数字板卡的通道的数量M大于100。
5.一种基于测试机接收端方向AC校准的自检验证方法，其特征在于，包括：
步骤S1：提供已进行了AC校准后的多块数字板卡，从所述数字板卡上的选取任意一个通道作为发送端通道，再将N个待测通道用N条等长度连接线与所述发送端通道连接；其中，所述通道(CH1、CH2…CHM)初步具备对芯片管脚驱动电流与电压的能力和与之对应的精确测量能力，所述M为正整数；
步骤S2：接收上位机传送的用户指令，通过所述发送端通道按一固定频率发送第一数字信号到所述N个待测通道，以及接收所述N个待测通道在同一时间发回的N个第二数字信号；
步骤S3：逐一比较所述N个第二数字信号与所述第一数字信号是否一致或者两者的差是否小于一定的阈值，如果是，所述通道的AC校准自检通过，否则所述通道的AC校准自检不通过。
CN202210087759.2A 2022-01-25 2022-01-25 基于测试机接收端方向ac校准的自检验证装置及检验方法 Withdrawn CN114487967A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210087759.2A CN114487967A (zh) 2022-01-25 2022-01-25 基于测试机接收端方向ac校准的自检验证装置及检验方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210087759.2A CN114487967A (zh) 2022-01-25 2022-01-25 基于测试机接收端方向ac校准的自检验证装置及检验方法

Publications (1)

Publication Number Publication Date
CN114487967A true CN114487967A (zh) 2022-05-13

Family

ID=81473812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210087759.2A Withdrawn CN114487967A (zh) 2022-01-25 2022-01-25 基于测试机接收端方向ac校准的自检验证装置及检验方法

Country Status (1)

Country Link
CN (1) CN114487967A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114137394A (zh) * 2021-12-01 2022-03-04 上海御渡半导体科技有限公司 一种触发信号发送方向的同步校准装置和校准方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114137394A (zh) * 2021-12-01 2022-03-04 上海御渡半导体科技有限公司 一种触发信号发送方向的同步校准装置和校准方法
CN114137394B (zh) * 2021-12-01 2024-01-16 上海御渡半导体科技有限公司 一种触发信号发送方向的同步校准装置和校准方法

Similar Documents

Publication Publication Date Title
US6714021B2 (en) Integrated time domain reflectometry (TDR) tester
US6556938B1 (en) Systems and methods for facilitating automated test equipment functionality within integrated circuits
JP2019082482A (ja) 較正装置
US6629274B1 (en) Method and apparatus to structurally detect random defects that impact AC I/O timings in an input/output buffer
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
US7114110B2 (en) Semiconductor device, and the method of testing or making of the semiconductor device
US7656178B2 (en) Method for calibrating semiconductor device tester
US5256964A (en) Tester calibration verification device
US6871306B2 (en) Method and device for reading and for checking the time position of data response signals read out from a memory module to be tested
US6658613B2 (en) Systems and methods for facilitating testing of pad receivers of integrated circuits
CN114487967A (zh) 基于测试机接收端方向ac校准的自检验证装置及检验方法
US10921264B2 (en) Microwave reflectometry for physical inspections
US20210311118A1 (en) Systems and methods for automatic time domain reflectometer measurement on a uni-directional drive channel
JP3198767U (ja) プローブカードテスト用の変換カード
US6721920B2 (en) Systems and methods for facilitating testing of pad drivers of integrated circuits
US6831473B2 (en) Ring calibration apparatus and method for automatic test equipment
US6577980B1 (en) Systems and methods for facilitating testing of pad receivers of integrated circuits
CN113377587B (zh) 基于FPGA芯片实现的scan chain电路的测试系统及方法
CN108155979B (zh) 一种检测设备
US7439728B1 (en) System and method for test socket calibration using composite waveform
EP1226447A2 (en) High resolution skew detection apparatus and method
KR19990035741U (ko) 내부 메모리를 이용한 피측정디바이스 테스트 장치
KR100577553B1 (ko) 반도체 소자 테스트 장치의 신뢰성 테스트에 적용되는 연결유닛과 신호스큐 및 지터 측정방법
Lee et al. Method for Diagnosing Channel Damage Using FPGA Transceiver
US20070198205A1 (en) Test apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220513

WW01 Invention patent application withdrawn after publication