CN113377587B - 基于FPGA芯片实现的scan chain电路的测试系统及方法 - Google Patents
基于FPGA芯片实现的scan chain电路的测试系统及方法 Download PDFInfo
- Publication number
- CN113377587B CN113377587B CN202110611408.2A CN202110611408A CN113377587B CN 113377587 B CN113377587 B CN 113377587B CN 202110611408 A CN202110611408 A CN 202110611408A CN 113377587 B CN113377587 B CN 113377587B
- Authority
- CN
- China
- Prior art keywords
- scan chain
- chain circuit
- unit
- output signal
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
Abstract
本发明涉及一种基于FPGA芯片实现的scan chain电路的测试系统及方法，所述测试系统集成于FPGA芯片上，包括：数据解析单元、存储单元、时序发生单元、控制单元和结果输出单元；方法包括S1，将原始scan chain电路的激励信号和原始scan chain电路的预期输出信号进行数据解析和编码，编码后经过scan chain电路进行激励和存储，并对数据解析单元解析后scan chain电路的预期输出信号进行编码并存储；根据测试scan chain电路的时序波形对经过编码后的scan chain电路的激励信号进行采样，并将采样数据和存储的预期输出信号进行数据比对；输出结果。本发明实现了在小型FPGA平台上对scan chain电路的测试，实现方案价格便宜，测试速度快。
Description
技术领域
本发明涉及芯片测试技术领域，尤其涉及一种基于FPGA芯片实现的scan chain电路的测试系统及方法。
背景技术
Scan Chain(扫描链测试)作为数字集成电路测试的重要方法之一，可以有效的筛选出坏片，提高产品质量。芯片插入SCAN Chain进行测试的基本原理是从芯片外部设定电路中各个触发器的状态，并通过简单的扫描链的设计，扫描观测触发器是否工作在正常状态，以此来检测电路的正确性。
在芯片tape out前会使用DFT工具在芯片内部插入scan chain，scan chain电路作为设计出来的电路，同样也需要进行仿真。在IC T/O回来后，Scan chain作为测试电路，其本身电路设计的功能性及可靠性也需要做验证。在业界，通常是使用ATE设备(aotuomatic test equipment)对其做测试和验证，但ATE作为IC测试环节的专用设备，价格昂贵，通常IC design house不会单独购买，一般都是在IC验证后期开发CP/FT程序时，才会使用IC测试厂的ATE设备去做scan chain测试方案的开发。
从以上的描述可以看出，scan chain电路的测试存在测试设备专业化、单一化的问题，对于小型的design house来说，TO前期使用ate设备做fpga验证不方便，要么买，要么租ate设备，或者去测试厂做验证，如果只做仿真的话，又存在后仿速度非常慢的问题。
发明内容
本发明的主要目的在于解决目前scan chain电路的测试存在测试设备专业化、单一化的问题，在提出了一种基于fpga实现的芯片scan chain电路的测试系统的同时，还提供了该电路的测试方法。
其中，一种基于FPGA芯片实现的scan chain电路的测试系统，其特征在于，所述测试系统集成于FPGA芯片上，包括：数据解析单元、存储单元、时序发生单元、控制单元和结果输出单元；
所述数据解析单元，用于将仿真生成原始scan chain电路的激励信号和原始scanchain电路的预期输出信号进行数据解析；
所述存储单元，对数据解析单元解析的用于scan chain电路的激励信号进行编码，确定待检测点后经过scan chain电路进行激励，并存储激励后的输出信号，还用于对数据解析单元解析后scan chain电路的预期输出信号进行编码并存储；
所述时序发生单元，用于发出测试scan chain电路的时序波形；
所述控制单元，用于按照scan chain电路的检测要求，针对激励的输出信号在时序发生单元提供的采样时序下采样，并将采样数据和存储的预期输出信号进行数据比对；
所述结果输出单元，用于输出控制单元比较的结果，当比对结果不一致时，则上报错误，当比对结果正确，则继续下一个周期的检测，直到经过scan chain电路后的激励信号完全检测完毕，输出比对结果。
进一步地，所述结果输出单元包括对比正确结果输出单元和对比错误结果输出单元。
进一步地，所述系统还包括测试结果显示单元，用于根据预先定义好的输出显示时序显示比对结果。
本发明还提供一种基于FPGA芯片实现的scan chain电路的测试方法，其特征在于，所述方法包括：
S1，将仿真生成原始scan chain电路的激励信号和原始scan chain电路的预期输出信号进行数据解析，并对数据解析单元解析的用于scan chain电路的激励信号进行编码，编码后经过scan chain电路进行激励，并存储激励后的输出信号，并对数据解析单元解析后scan chain电路的预期输出信号进行编码并存储；
S2，按照scan chain电路的检测要求，并根据测试scan chain电路的时序波形对经过编码后的scan chain电路的激励信号进行采样，并将采样数据和存储的预期输出信号进行数据比对；
S3，输出结果，当比对结果不一致时，则上报错误，当比对结果正确，则继续下一个周期的检测，直到激励信号完全检测完毕。
进一步地，S1中，对scan chain电路的激励信号进行编码和对scan chain电路的预期输出信号进行编码时是针对需要检测点的进行编码，并使两者在时间点及检测点相匹配。
进一步地，所述方法还包括对输出结果进行显示，在收到比较结果后，如果比较出错，则锁存该时刻点的出错信息，记录现场数据，根据预先定义好的输出显示时序，显示出错信息；若比较结果正确，则不发送出错信息，按照预先定义好的表示比对正确显示时序进行显示。
本发明的有益效果：
实现了在小型FPGA平台上对scan chain电路的测试，实现方案价格便宜，测试速度快。
附图说明
图1为本发明实施例中的方法流程图。
具体实施方式
本发明实施例提供了一种快充协议测试板及其测试方法。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”或“具有”及其任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为便于理解，下面对本发明实施例的系统及方法的具体流程进行描述。一种基于FPGA芯片实现的scan chain电路的测试系统，所述测试系统集成于FPGA芯片上，包括：数据解析单元、存储单元、时序发生单元、控制单元和结果输出单元；
所述数据解析单元，用于将仿真生成原始scan chain电路的激励信号和原始scanchain电路的预期输出信号进行数据解析；
所述存储单元，对数据解析单元解析的用于scan chain电路的激励信号进行编码，确定待检测点后经过scan chain电路进行激励，并存储激励后的输出信号，还用于对数据解析单元解析后scan chain电路的预期输出信号进行编码并存储；需要说明的是，对scan chain电路的激励信号进行编码和对scan chain电路的预期输出信号进行编码时是针对需要检测点的进行编码，并使两者在时间点及检测点相匹配，这是由于，并不是scanchain电路中所有部分都要检测，而是特点的点需要检测，针对这些特定的点，需要做标记，所以才需要编码。
所述时序发生单元，用于发出测试scan chain电路的时序波形，使用状态机实现，根据存储单元存储的波形文件，发出测试scan chain的时序波形；
所述控制单元，用于按照scan chain电路的检测要求，针对激励的输出信号在时序发生单元提供的采样时序下采样，并将采样数据和存储的预期输出信号进行数据比对；
所述结果输出单元，用于输出控制单元比较的结果，当比对结果不一致时，则上报错误，当比对结果正确，则继续下一个周期的检测，直到仿真的经过ATE设备后的激励信号完全检测完毕，输出比对结果。
需要说明的是，所述结果输出单元包括对比正确结果输出单元和对比错误结果输出单元，通过两个输出通道输出不同的检测结果，所述系统还包括测试结果显示单元，用于根据预先定义好的输出显示时序显示比对结果，用于分别显示对比正确结果输出单元和对比错误结果输出单元。
请参阅图1，本发明实施例中基于FPGA芯片实现的scan chain电路的测试方法的实施例，包括：
S1，将仿真生成原始scan chain电路的激励信号和原始scan chain电路的预期输出信号进行数据解析，并对数据解析单元解析的用于scan chain电路的激励信号进行编码，编码后经过scan chain电路进行激励，并存储激励后的输出信号，并对数据解析单元解析后scan chain电路的预期输出信号进行编码并存储；
S2，按照scan chain电路的检测要求，并根据测试scan chain电路的时序波形对经过编码后的scan chain电路的激励信号进行采样，并将采样数据和存储的预期输出信号进行数据比对，比对时使两者在时间点及检测点相匹配；
S3，输出结果，本实施例中是按照scan chain的check要求，在测试scan chain电路的时序波形scan clk的上升沿来时，采样scan data，并和存储的数据比对，如果比对结果不一致则上报错误，如果比对正确，则继续下一个cycle的check，直到scan data check完毕，输出比对结果；
所述方法还包括对输出结果进行显示，在收到比较结果后，如果比较出错，则锁存该时刻点的出错信息，记录现场数据，根据预先定义好的输出显示时序，显示出错信息；若比较结果正确，则不发送出错信息，按照预先定义好的表示比对正确显示时序进行显示。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (6)
1.一种基于FPGA芯片实现的scan chain电路的测试系统，其特征在于，所述测试系统集成于FPGA芯片上，包括：数据解析单元、存储单元、时序发生单元、控制单元和结果输出单元；
所述数据解析单元，用于将仿真生成原始scan chain电路的激励信号和原始scanchain电路的预期输出信号进行数据解析；
所述存储单元，对数据解析单元解析的用于scan chain电路的激励信号进行编码，确定待检测点后经过scan chain电路进行激励，并存储激励后的输出信号，还用于对数据解析单元解析后scan chain电路的预期输出信号进行编码并存储；
所述时序发生单元，用于发出测试scan chain电路的时序波形；所述控制单元，用于按照scan chain电路的检测要求，针对激励的输出信号在时序发生单元提供的采样时序下采样，并将采样数据和存储的预期输出信号进行数据比对；
所述结果输出单元，用于输出控制单元比较的结果，当比对结果不一致时，则上报错误，当比对结果正确，则继续下一个周期的检测，直到经过scan chain电路后的激励信号完全检测完毕，输出比对结果。
2.如权利要求1所述的基于FPGA芯片实现的scan chain电路的测试系统，其特征在于：所述结果输出单元包括对比正确结果输出单元和对比错误结果输出单元。
3.如权利要求1所述的基于FPGA芯片实现的scan chain电路的测试系统，其特征在于：还包括测试结果显示单元，用于根据预先定义好的输出显示时序显示比对结果。
4.一种基于FPGA芯片实现的scan chain电路的测试方法，其特征在于，所述方法包括：
S1，将仿真生成原始scan chain电路的激励信号和原始scan chain电路的预期输出信号进行数据解析，并对数据解析单元解析的用于scan chain电路的激励信号进行编码，编码后经过scan chain电路进行激励，并存储激励后的输出信号，并对数据解析单元解析后scan chain电路的预期输出信号进行编码并存储；
S2，按照scan chain电路的检测要求，并根据测试scan chain电路的时序波形对经过编码后的scan chain电路的激励信号进行采样，并将采样数据和存储的预期输出信号进行数据比对；
S3，输出结果，当比对结果不一致时，则上报错误，当比对结果正确，则继续下一个周期的检测，直到激励信号完全检测完毕。
5.如权利要求4所述的方法，其特征在于，S1中，对scan chain电路的激励信号进行编码和对scan chain电路的预期输出信号进行编码时是针对需要检测点的进行编码，并使两者在时间点及检测点相匹配。
6.如权利要求4所述的方法，其特征在于，还包括对输出结果进行显示，在收到比较结果后，如果比较出错，则锁存该时刻点的出错信息，记录现场数据，根据预先定义好的输出显示时序，显示出错信息；若比较结果正确，则不发送出错信息，按照预先定义好的表示比对正确显示时序进行显示。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110611408.2A CN113377587B (zh) | 2021-06-01 | 2021-06-01 | 基于FPGA芯片实现的scan chain电路的测试系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110611408.2A CN113377587B (zh) | 2021-06-01 | 2021-06-01 | 基于FPGA芯片实现的scan chain电路的测试系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113377587A CN113377587A (zh) | 2021-09-10 |
| CN113377587B true CN113377587B (zh) | 2022-09-30 |
Family
ID=77575330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110611408.2A Active CN113377587B (zh) | 2021-06-01 | 2021-06-01 | 基于FPGA芯片实现的scan chain电路的测试系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113377587B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113905227A (zh) * | 2021-10-18 | 2022-01-07 | 中国科学院长春光学精密机械与物理研究所 | 一种基于菊花链的视频处理芯片老练装置及方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110308381A (zh) * | 2019-05-29 | 2019-10-08 | 深圳市紫光同创电子有限公司 | 一种fpga输入输出逻辑模块的内建自测方法及系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7234090B2 (en) * | 2004-09-02 | 2007-06-19 | International Business Machines Corporation | Method and apparatus for selective scan chain diagnostics |
| GB0712373D0 (en) * | 2007-06-26 | 2007-08-01 | Astrium Ltd | Embedded test system and method |
| CN101923135A (zh) * | 2010-09-16 | 2010-12-22 | 复旦大学 | Fpga内插互连测试用扫描链电路 |
| CN104462626A (zh) * | 2013-09-24 | 2015-03-25 | 上海华虹集成电路有限责任公司 | 基于vmm验证方法学的rfif验证平台及实现方法 |
| CN106597250A (zh) * | 2016-11-24 | 2017-04-26 | 深圳市紫光同创电子有限公司 | 一种可编程逻辑器件测试方法及设备 |
| CN111220900A (zh) * | 2020-03-02 | 2020-06-02 | 南京英锐创电子科技有限公司 | 芯片扫描链测试方法和系统 |
| CN112285538B (zh) * | 2020-10-30 | 2022-09-20 | 国核自仪系统工程有限公司 | 芯片测试方法及系统 |
-
2021
- 2021-06-01 CN CN202110611408.2A patent/CN113377587B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110308381A (zh) * | 2019-05-29 | 2019-10-08 | 深圳市紫光同创电子有限公司 | 一种fpga输入输出逻辑模块的内建自测方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113377587A (zh) | 2021-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7296201B2 (en) | Method to locate logic errors and defects in digital circuits | |
| CN102169846B (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
| Wu et al. | Scan-based BIST fault diagnosis | |
| US20150113344A1 (en) | Testing method, testing apparatus and circuit for use with scan chains | |
| CN115684896B (zh) | 芯片可测性设计测试方法、测试平台及其生成方法及装置 | |
| CN116224042B (zh) | 生成测试待测器件的测试向量的方法、系统、设备和介质 | |
| CN113377587B (zh) | 基于FPGA芯片实现的scan chain电路的测试系统及方法 | |
| US7216273B2 (en) | Method for testing non-deterministic device data | |
| US20040204895A1 (en) | Method for determining the impact on test coverage of scan chain parallelization by analysis of a test set for independently accessible flip-flops | |
| US6658368B2 (en) | On-chip histogram testing | |
| US20100107026A1 (en) | Semiconductor device having built-in self-test circuit and method of testing the same | |
| TW446867B (en) | High speed test pattern evaluation apparatus | |
| JP2680259B2 (ja) | 自動開放検出方法 | |
| US6845480B2 (en) | Test pattern generator and test pattern generation | |
| CN115656791B (zh) | 芯片可测性设计的测试方法及测试平台 | |
| CN115684894B (zh) | 芯片可测性设计的测试方法及测试平台 | |
| US6721676B1 (en) | Testing of semiconductor device and a fabrication process of a semiconductor device including a testing process | |
| CN113391190B (zh) | 一种基于多块FPGA进行IC scan chain电路测试的方法 | |
| CN103165405A (zh) | 一种通过gpib接口实时生成多维变量密码方法 | |
| CN114487967A (zh) | 基于测试机接收端方向ac校准的自检验证装置及检验方法 | |
| CN114646864A (zh) | 基于自动测试设备的测试方法及系统 | |
| US7409329B2 (en) | Flexible SPDIF verification tool | |
| US4358847A (en) | Electrical circuit test apparatus and method | |
| CN111859845B (zh) | 芯片内部顶层到外部顶层连线的检测系统及应用 | |
| US6850860B2 (en) | Semiconductor device testing apparatus and test method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |