CN108155979B - 一种检测设备 - Google Patents

一种检测设备 Download PDF

Info

Publication number
CN108155979B
CN108155979B CN201611109594.5A CN201611109594A CN108155979B CN 108155979 B CN108155979 B CN 108155979B CN 201611109594 A CN201611109594 A CN 201611109594A CN 108155979 B CN108155979 B CN 108155979B
Authority
CN
China
Prior art keywords
signal
output
input
multiplexer
transmission path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611109594.5A
Other languages
English (en)
Other versions
CN108155979A (zh
Inventor
李政伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Telecommunications Technology CATT
Original Assignee
China Academy of Telecommunications Technology CATT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Telecommunications Technology CATT filed Critical China Academy of Telecommunications Technology CATT
Priority to CN201611109594.5A priority Critical patent/CN108155979B/zh
Publication of CN108155979A publication Critical patent/CN108155979A/zh
Application granted granted Critical
Publication of CN108155979B publication Critical patent/CN108155979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/11—Monitoring; Testing of transmitters for calibration
    • H04B17/14—Monitoring; Testing of transmitters for calibration of the whole transmission and reception path, e.g. self-test loop-back
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203—Details of error rate determination, e.g. BER, FER or WER
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了一种检测设备，用以通过获取被测设备内部信号传输通路的信号，从而不仅可以检测被测设备是否正常，还可以在确定被测设备异常的情况下定位被测设备内部的异常位置。本申请提供的一种检测设备，用于对被测设备进行检测，所述被测设备包括信号传输通路，所述检测设备包括：用于与所述信号传输通路的输入端相连的第一端，用于与所述信号传输通路的输出端相连的第二端，用于与所述信号传输通路的中间位置点相连的定位端，该检测设备通过所述第一端、所述第二端、以及所述定位端接收到的信号，检测所述被测设备是否正常。

Description

一种检测设备
技术领域
本申请涉及电学技术领域，尤其涉及一种检测设备。
背景技术
现有技术中的环回检测电路一般由伪随机二进制序列(Pseudo-Random BinarySequence，PRBS)发生器(Generator)和PRBS误码检测电路(PRBS ERROR Detection)组成，PRBS是一种伪随机序列。
如图1所示，虚线框内是待检测电路，即被测设备(Device Under Test，DUT)，令DUT进入环回检测模式，即将该DUT内的发射端(TX)和接收端(RX)连接，TX包括并串行转换器(Serializer，把并行数据变成串行数据的寄存器)和TX驱动器(Driver)，RX包括模拟前端(Analog Front End，AFE)和串并转换器(Deserializer，把串行数据变成并行数据的寄存器)。其中，AFE具有整流等功能，是现有技术中常用的功能模块。
DUT进入环回检测模式后，通过PRBS发生器(Generator)产生伪随机序列输入到并串行转换器(Serializer，把并行数据变成串行数据的寄存器)转换为串行数据，由TX驱动器(Driver)打出，经过传输线由RX接收，串并转换器(Deserializer，把串行数据变成并行数据的寄存器)将接收到的数据转换为并行数据，进入到PRBS ERROR Detection进行检测，如果检测到输出的并行数据仍然是伪随机序列，则说明数据在整个传输通路中传输正常，DUT没问题，如果检测到不是伪随机序列，则说明数据在传输过程中出现了差错。
但是，采用现有技术只能确定DUT是否正常，不能定位DUT中出现问题的位置。并且，现有技术中的PRBS ERROR Detection不去判断接收到的并行数据与原始并行数据是否一致，仅通过判断接收到的并行数据是否为伪随机序列，从而判断DUT是否正常，因此要求输入给DUT的检测信号仅可以为PRBS序列，如果有特殊的码型需求，输入的检测信号是非伪随机序列，则PRBS ERROR Detection只能确定DUT为异常，即无法对DUT进行正确检测。
发明内容
本申请实施例提供了一种检测设备，用以通过获取被测设备内部信号传输通路的信号，从而不仅可以检测被测设备是否正常，还可以在确定被测设备异常的情况下定位被测设备内部的异常位置。
本申请实施例提供的一种检测设备，用于对被测设备进行检测，所述被测设备包括信号传输通路，所述检测设备包括：用于与所述信号传输通路的输入端相连的第一端，用于与所述信号传输通路的输出端相连的第二端，用于与所述信号传输通路的中间位置点相连的定位端，该检测设备通过所述第一端、所述第二端、以及所述定位端接收到的信号，检测所述被测设备是否正常。
本申请实施例提供的检测设备，不仅具有分别用于与所述信号传输通路的输入端相连的第一端、用于与所述信号传输通路的输出端相连的第二端，还具有用于与所述被测设备中的信号传输通路的中间位置点相连的定位端，从而不仅可以获取输入给被测设备的原始信号和被测设备最终输出的信号，还可以获取被测设备内部信号传输通路的信号，因此不仅可以检测被测设备是否正常，还可以在确定被测设备异常的情况下定位被测设备内部的异常位置。
可选地，所述检测设备包括延时单元、第一多路复用器、第二多路复用器、异或门；
其中，所述第一多路复用器的多个输入端分别作为所述第二端和所述定位端，所述第一多路复用器的输出端与所述异或门的一个输入端相连；
所述延时单元的输入端作为所述第一端，所述延时单元具有多个输出端，分别与所述第二多路复用器的多个输入端一一对应连接；
所述第二多路复用器的输出端与所述异或门的另一个输入端相连；
所述延时单元的输出端，与所述定位端和所述第二端一一对应，并且所述延时单元的任一输出端输入给所述第二多路复用器的时间，与对应的所述定位端或所述第二端输入给所述第一多路复用器的时间同步。
可选地，所述检测设备还包括串并转换器和并串行转换器；
其中，所述串并转换器连接在所述第一端与所述信号传输通路的输入端之间，检测信号通过所述串并转换器输入给所述信号传输通路的输入端；
所述并串行转换器连接在所述第二端与所述信号传输通路的输出端之间，所述第二端通过所述并串行转换器接收所述信号传输通路的输出端输出的信号。
可选地，还包括与所述异或门的输出端相连的提示单元，用于根据所述异或门输出的信号发出所述被测设备是否正常的提示信息。
可选地，所述延时单元的输入端与所述延时单元的任一输出端之间连接有一个或多个D触发器。
可选地，所述D触发器为动态D触发器。
可选地，还包括时序信号提供单元，用于为每一所述D触发器提供时序信号。
可选地，所述检测设备包括存储器，该存储器将从所述第一端、第二端、定位端接收到的信号分别存储在不同地址。
可选地，所述检测设备还包括与所述存储器相连的判断模块，用于按照预设地址，读取所述存储器中存储的从所述第一端接收到的信号，以及读取所述存储器中存储的从所述第二端接收到的信号，并进行比对，若不同，则继续读取所述存储器中存储的从所述定位端接收到的信号，并通过比对从所述第一端接收到的信号以及从所述定位端接收到的信号，确定所述被测设备的异常位置。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的检测设备的结构以及与被测设备的连接关系示意图；
图2为本申请实施例提供的检测设备的结构与被测设备的连接关系示意图；
图3为本申请实施例提供的检测设备的具体结构以及与被测设备的连接关系示意图；
图4为本申请实施例提供的检测设备的具体结构以及与被测设备的连接关系示意图；
图5为本申请实施例提供的检测设备的具体结构以及与被测设备的连接关系示意图；
图6为本申请实施例提供的检测设备的具体结构与被测设备的连接关系示意图；
图7为本申请实施例提供的检测设备的具体结构与被测设备的连接关系示意图。
具体实施方式
本申请实施例提供了一种检测设备，用以通过获取被测设备内部信号传输通路的信号，从而不仅可以检测被测设备是否正常，还可以在确定被测设备异常的情况下定位被测设备内部的异常位置。
以DUT为高速接口电路为例，高速接口电路的发射端负责发送数据，接收端负责接收数据，如何在检测数据传输通路功能的同时，定位问题位置是本申请实施例提供的技术方案的关注点。本申请实施例提供了结构简单的环回检测电路，在DUT进入环回检测模式(将DUT内的发射端和接收端连接)之后，即可验证DUT的数据传输的正确性，如果传输错误还可以定位DUT出现问题的位置。
下面结合附图对本申请实施例提供的技术方案进行说明。
参见图2，本申请实施例提供的一种检测设备202，用于对被测设备201进行检测，所述被测设备包括信号传输通路，所述检测设备包括：用于与所述信号传输通路的输入端相连的第一端，用于与所述信号传输通路的输出端相连的第二端，用于与所述信号传输通路的中间位置点相连的定位端，该检测设备通过所述第一端、所述第二端、以及所述定位端接收到的信号，检测所述被测设备是否正常。
其中，所述的检测设备202可以包括一个定位端，也可以包括多个定位端，具体定位端的个数取决于需要对被测设备内部的信号传输通路检测的中间位置点的个数。
本申请实施例提供的检测设备，不仅具有分别用于与所述信号传输通路的输入端相连的第一端、用于与所述信号传输通路的输出端相连的第二端，还具有用于与所述被测设备中的信号传输通路的中间位置点相连的定位端，从而不仅可以获取输入给被测设备的原始信号和被测设备最终输出的信号，还可以获取被测设备内部信号传输通路的信号，因此不仅可以检测被测设备是否正常，还可以在确定被测设备异常的情况下定位被测设备内部的异常位置。
可选地，所述检测设备包括延时单元、第一多路复用器、第二多路复用器、异或门；
其中，所述第一多路复用器的多个输入端分别作为所述第二端和所述定位端，所述第一多路复用器的输出端与所述异或门的一个输入端相连；
所述延时单元的输入端作为所述第一端，所述延时单元具有多个输出端，分别与所述第二多路复用器的多个输入端一一对应连接；
所述第二多路复用器的输出端与所述异或门的另一个输入端相连；
所述延时单元的输出端，与所述定位端和所述第二端一一对应，并且所述延时单元的任一输出端输入给所述第二多路复用器的时间，与对应的所述定位端或所述第二端输入给所述第一多路复用器的时间同步。
本申请实施例中，通过延时单元的输入端和输出端之间的数据传输通路，模拟出被测设备的输入端和中间位置点之间的数据传输通路，从而通过检测这两个数据传输通路的输出是否一致，则可以判断被测设备的输入端和中间位置点之间的数据传输通路是否异常。也就是说，可以定位被测设备的异常位置。
其中，可以通过预先仿真，实现检测信号在延时单元的输入端和输出端之间的数据传输通路的传输时延，与信号在被测设备的输入端和中间位置点之间的数据传输通路的传输时延相同。
可选地，所述延时单元的输入端与所述延时单元的任一输出端之间连接有一个或多个D触发器。
通过设置D触发器的个数，可以实现检测信号在延时单元的输入端和输出端之间的数据传输通路的传输时延，与信号在被测设备的输入端和中间位置点之间的数据传输通路的传输时延相同。
可选地，所述D触发器为动态D触发器。
可选地，还包括时序信号提供单元，用于为每一所述D触发器提供时序信号。
通过设置D触发器的个数，以及时序信号提供单元提供给D触发器的时序信号，可以实现检测信号在延时单元的输入端和输出端之间的数据传输通路的传输时延，与信号在被测设备的输入端和中间位置点之间的数据传输通路的传输时延相同。
可选地，若被测设备也为如图1中所示的被测设备，则所述检测设备还包括串并转换器和并串行转换器；
其中，所述串并转换器连接在所述第一端与所述信号传输通路的输入端之间，检测信号通过所述串并转换器输入给所述信号传输通路的输入端；
所述并串行转换器连接在所述第二端与所述信号传输通路的输出端之间，所述第二端通过所述并串行转换器接收所述信号传输通路的输出端输出的信号。
可选地，本申请实施例提供的检测设备还可以包括与所述异或门的输出端相连的提示单元，用根据所述异或门输出的信号发出所述被测设备是否正常的提示信息。
例如，被测设备的输入端与任一中间位置点之间的数据传输通路，可以认为是被测设备中的一个被测数据传输通路，该被测数据传输通路输出的信号通过一定位端输入给检测设备中的第一多路复用器，并通过第一多路复用器输出给异或门；
而根据上面的介绍，检测设备中的延时单元的输入端和一输出端之间的数据传输通路(为了区别被测数据传输通路，此处可以称为模拟数据传输通路)对应模拟了该被测数据传输通路，该模拟数据传输通路输出的信号通过延时单元的一输出端输入给检测设备中的第二多路复用器，并通过第二多路复用器输出给异或门；
异或门同时收到所述被测数据传输通路和所述模拟数据传输通路的输出信号，若异或门输出0，则说明该被测数据传输通路正常，若异或门输出1，则说明该被测数据传输通路异常，从而可以定位到具体的异常位置。
也就是说，本申请实施例中将被测电路输入端和输出端之间的数据传输通路，根据被测设备内部结构的实际情况，划分为多段数据传输通路，并引出每段数据传输通路的输出信号到检测设备中，从而实现被测设备中的异常位置的定位。
可选地，所述检测设备包括存储器，该存储器将从所述第一端、第二端、定位端接收到的信号分别存储在不同地址。
可以预先设置好从所述第一端、第二端、定位端接收到的信号分别存储在存储器中的具体地址，那么不同的地址对应了被测设备中的不同位置的输出信号，即存储器中的存储地址与被测设备中的数据传输通路的中间位置具有对应关系，从而可以通过读取不同地址存储的数据，并进行比对，若比对结果异常，则可以根据存储器中的存储地址与被测设备中的数据传输通路的中间位置的对应关系，实现被测设备中的异常位置的定位。
可选地，所述检测设备还包括与所述存储器相连的判断模块，用于按照预设地址，读取所述存储器中存储的从所述第一端接收到的信号，以及读取所述存储器中存储的从所述第二端接收到的信号，并进行比对，若不同，则继续读取所述存储器中存储的从所述定位端接收到的信号，并通过比对从所述第一端接收到的信号以及从所述定位端接收到的信号，确定所述被测设备的异常位置。
也就是说，为了提高检测效率，可以从被测设备的整个数据传输通路的输出端向输入端的方向逐步检测，从而可以尽快定位到异常位置。
下面给出几个具体实施例的举例说明。
实施例一：
参见图3，本实施例的思想是在被测设备301之外设计一个额外的数据传输通路，保证数据在这条通路传输与待测通路完全同步，然后在这两条通路对应的输出端比较两条通路输出数据的一致性，从而判断待测通路是否存在问题，若存在问题，可以很容易地定位到出问题的位置。
本实施例中的被测设备301与图1所示的被测设备结构相同，即包括并串行转换器01、TX驱动器02、模拟前端03、串并转换器04，其中TX驱动器02和模拟前端03之间通过传输线连接。
本实施例提供的用于对被测设备301进行检测的检测设备包括：串并转换器302、并串行转换器303、第一多路复用器(multiplexer，MUX)304、第二多路复用器306、异或门305、延时单元307；
其中，所述串并转换器302连接在A端(即该检测设备的第一端)与被测设备301的输入端之间，检测信号(串行信号)通过所述串并转换器302转换为并行信号后输入给被测设备301的输入端；
所述并串行转换器303连接在B端(即该检测设备的第二端)与被测设备301的输出端之间，所述并串行转换器303将被测设备301的输出端输出的并行信号转换为串行信号后输出给第一多路复用器304的与B端相连的输入端；
本实施例从被测设备301中的信号传输通路上的两个中间位置点引出，分别与本申请实施例提供的检测设备的不同定位端相连，即并串行转换器01与TX驱动器02之间连线上的位置点与第一定位端(图3中的C端)相连，模拟前端03与串并转换器04之间连线上的位置点与第二定位端(图3中的D端)相连；
并串行转换器01输出的数据信号，输入给第一多路复用器304中与C端相连的输入端；模拟前端03输出的数据信号，输入给第一多路复用器304中与D端相连的输入端。
所述第一多路复用器304的输出端与所述异或门305的一个输入端相连；
所述延时单元307的输入端即A端，所述延时单元307具有三个输出端(分别为E端、F端、G端)，分别与所述第二多路复用器306的三个输入端一一对应连接；即E端与第二多路复用器306的第一个输入端相连，F端与第二多路复用器306的第一个输入端相连，G端与第二多路复用器306的第一个输入端相连。
所述第二多路复用器306的输出端与所述异或门305的另一个输入端相连；
所述延时单元307中包括多个D触发器05。所述延时单元307的输入端与所述延时单元307的输出端E端之间连接有一个D触发器05，A端与E端之间的数据传输通路，模拟A端与C端之间的数据传输通路，因此，第一多路复用器304与C端连接的输入端接收数据的时间，和第二多路复用器306与E端连接的输入端接收数据的时间同步；若选择将第一多路复用器304与C端连接的输入端接收到的数据输出给异或门305，并且，选择将第二多路复用器306与E端连接的输入端接收到的数据输出给异或门305，则可以实现对A端与C端之间的数据传输通路的检测。
所述延时单元307的输入端与所述延时单元307的输出端F端之间连接有多个D触发器05，A端与F端之间的数据传输通路，模拟A端与D端之间的数据传输通路，因此，第一多路复用器304与D端连接的输入端接收数据的时间，和第二多路复用器306与F端连接的输入端接收数据的时间同步；若选择将第一多路复用器304与D端连接的输入端接收到的数据输出给异或门305，并且，选择将第二多路复用器306与F端连接的输入端接收到的数据输出给异或门305，则可以实现对A端与D端之间的数据传输通路的检测。
所述延时单元307的输入端与所述延时单元307的输出端G端之间连接有延时单元307中所有的D触发器05，A端与G端之间的数据传输通路，模拟A端与B端之间的数据传输通路，因此，第一多路复用器304与B端连接的输入端接收数据的时间，和第二多路复用器306与G端连接的输入端接收数据的时间同步；若选择将第一多路复用器304与B端连接的输入端接收到的数据输出给异或门305，并且，选择将第二多路复用器306与G端连接的输入端接收到的数据输出给异或门305，则可以实现对A端与B端之间的数据传输通路的检测。
同理，还可以设置更多的定位端，以实现对被测设备更为细致的检测。
综上，本实施例设计的电路框图，额外的数据传输通路可以由可编程的延时单元(Delay Cell)来实现，预先通过仿真的方法确定数据通过延时单元中各个模块的延时，使可编程的Delay Cell能涵盖被测设备中划分的所有数据传输通路的所有延时，然后通过对各自输出的数据对比来验证被测数据传输通路是否正常。在被测设备环回检测模式开启后，将TX和RX连接在一起，串行的测试码分别进入被测设备和延时单元，通过预先调整延时单元的延时使上下数据传输通路延时相同，并同时输出进入一个异或门，如果在异或门的输出端，通过示波器观察到的结果一直为0，则说明被测的数据传输通路无问题。当电路工作在1GHz之内时，Delay Cell可以由普通的D触发器实现，如果电路工作频率很高，则需要更复杂的动态D触发器。本设计电路将数据传输通路中各个关键模块的输出节点分别拉出来，通过多路复用器(multiplexer，MUX)选择输出哪个定位端的数据到异或门，就可以定位到到被测设备中的哪个模块或链路出现了问题。因此还可以精确定位问题位置，便于后续的Debug。
另外，因为数据在被测设备的传输线上传输时，即在TX driver输出的低摆幅模拟信号到模拟前端接收信号的传输通路中，可以直接把该传输通路(例如传输线)上的信号拉到示波器中观察波形，即可检测TX driver是否正常。
可选地，参见图4，检测设备还可以包括与所述异或门的输出端相连的提示单元308，用于根据所述异或门输出的信号发出所述被测设备是否正常的提示信息，例如提示单元308可以为示波器或其他设备等。
可选地，参见图5，检测设备还可以包括时序信号提供单元309，用于为每一所述D触发器提供时序信号(CLK)，用以控制延时单元输入端与输出端之间数据传输通路的延时与相应的被测数据传输通路的延时相同。
需要说明的是，本申请实施例中，较佳地，检测信号为串行信号，因为这样可以简化检测设备，但是并不限于此，若采用并行信号作为检测信号，可以省略串并转换器302和并串行转换器303，通过配置与并行检测信号相应的延时单元等结构同样可以实现发明目的，在此不再赘述。
实施例二：
本实施例提供另一种实现方式，如图6所示，可以设置一存储器401，测试时，将被测设备的数据传输通路中多个节点的输出数据写入到存储器(Memory)中的不同地址，例如，如图6所示，被测设备的数据传输通路中的位置点A’、B’、C’、D’分别输出数据给存储器401，并存储在存储器401中的不同地址。
当测试信号传输完成之后，将想检测的位置点的数据从Memory中读出，并与测试信号的初始数据(即从位置点A’输入的数据)进行对比，如果完全相同，则传输无问题，若不同，则说明有问题，并可以确定是该位置点与位置点A’之间的数据传输通路有问题。本实施例的好处是避免了额外的模拟电路设计，便于集成，节省面积，并且无论检测信号是串行数据还是并行数据，都可以进行存储和比较，便于工程实现。其中，对于高速数据传输通路，例如USB3.0(5GHz)，测试时应适当降低频率或者使用实施例一进行测试。
可选地，参见图7，检测设备还包括与所述存储器相连的判断模块402，用于按照预设地址，读取所述存储器中存储的从A’端(所述的第一端)接收到的信号，以及读取所述存储器中存储的从B’端(所述第二端)接收到的信号，并进行比对，若不同，则继续读取所述存储器中存储的从D’端(所述定位端)接收到的信号，并比对从所述A’端接收到的信号以及从所述D’端接收到的信号，
若从所述A’端接收到的信号与从所述D’端接收到的信号相同，则说明是串并行转换器04有问题，若不同，则继续读取所述存储器中存储的从C’端(所述定位端)接收到的信号，并比对从所述A’端接收到的信号以及从所述C’端接收到的信号，
若从所述A’端接收到的信号与从所述C’端接收到的信号相同，则说明是发射端驱动器02或模拟前端03有问题，若不同，则说明并串行转换器01有问题，通过这样的排查，可以定位被测设备301中出现问题的具体位置。
以上仅是一种比对的可选方案，还可以有其他的比对方案在此不再赘述。
综上所述，本申请实施例中，通过额外设计的模拟数据传输通路(存储器也可以看作是一种模拟数据传输通路)，比较模拟数据传输通路与被测设备的数据传输通路的各个节点的输出信号，可以检测被测设备中各模块设计是否有问题。因此可以定位问题出现的模块，方便后续的Debug工作。并且，本申请实施例对于输入的测试码型(检测信号)无要求，可以满足任何测试码型的需求，提供了良好的测试兼容性。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (8)

1.一种检测设备，用于对被测设备进行检测，所述被测设备包括信号传输通路，其特征在于，所述检测设备包括：用于与所述信号传输通路的输入端相连的第一端，用于与所述信号传输通路的输出端相连的第二端，用于与所述信号传输通路的中间位置点相连的定位端，该检测设备通过所述第一端、所述第二端、以及所述定位端接收到的信号，检测所述被测设备是否正常；
所述检测设备包括延时单元、第一多路复用器、第二多路复用器、异或门；
其中，所述第一多路复用器的多个输入端分别作为所述第二端和所述定位端，所述第一多路复用器的输出端与所述异或门的一个输入端相连；
所述延时单元的输入端作为所述第一端，所述延时单元具有多个输出端，分别与所述第二多路复用器的多个输入端一一对应连接；
所述第二多路复用器的输出端与所述异或门的另一个输入端相连；
所述延时单元的输出端，与所述定位端和所述第二端一一对应，并且所述延时单元的任一输出端输入给所述第二多路复用器的时间，与对应的所述定位端或所述第二端输入给所述第一多路复用器的时间同步。
2.根据权利要求1所述的检测设备，其特征在于，所述检测设备还包括串并转换器和并串行转换器；
其中，所述串并转换器连接在所述第一端与所述信号传输通路的输入端之间，检测信号通过所述串并转换器输入给所述信号传输通路的输入端；
所述并串行转换器连接在所述第二端与所述信号传输通路的输出端之间，所述第二端通过所述并串行转换器接收所述信号传输通路的输出端输出的信号。
3.根据权利要求1或2所述的检测设备，其特征在于，还包括与所述异或门的输出端相连的提示单元，用于根据所述异或门输出的信号发出所述被测设备是否正常的提示信息。
4.根据权利要求1或2所述的检测设备，其特征在于，所述延时单元的输入端与所述延时单元的任一输出端之间连接有一个或多个D触发器。
5.根据权利要求4所述的检测设备，其特征在于，所述D触发器为动态D触发器。
6.根据权利要求4所述的检测设备，其特征在于，还包括时序信号提供单元，用于为每一所述D触发器提供时序信号。
7.根据权利要求1所述的检测设备，其特征在于，所述检测设备包括存储器，该存储器将从所述第一端、第二端、定位端接收到的信号分别存储在不同地址。
8.根据权利要求7所述的检测设备，其特征在于，所述检测设备还包括与所述存储器相连的判断模块，用于按照预设地址，读取所述存储器中存储的从所述第一端接收到的信号，以及读取所述存储器中存储的从所述第二端接收到的信号，并进行比对，若不同，则继续读取所述存储器中存储的从所述定位端接收到的信号，并通过比对从所述第一端接收到的信号以及从所述定位端接收到的信号，确定所述被测设备的异常位置。
CN201611109594.5A 2016-12-02 2016-12-02 一种检测设备 Active CN108155979B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611109594.5A CN108155979B (zh) 2016-12-02 2016-12-02 一种检测设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611109594.5A CN108155979B (zh) 2016-12-02 2016-12-02 一种检测设备

Publications (2)

Publication Number Publication Date
CN108155979A CN108155979A (zh) 2018-06-12
CN108155979B true CN108155979B (zh) 2020-01-14

Family

ID=62467696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611109594.5A Active CN108155979B (zh) 2016-12-02 2016-12-02 一种检测设备

Country Status (1)

Country Link
CN (1) CN108155979B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115202991B (zh) * 2022-09-15 2023-01-10 南京芯驰半导体科技有限公司 一种OpenLDI接口实时自监控系统及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1126324C (zh) * 2000-10-18 2003-10-29 深圳市中兴通讯股份有限公司 用户板通用测试设备
CN101217416B (zh) * 2007-12-27 2011-03-30 重庆大学 网络综合调测系统
US8514955B2 (en) * 2009-03-24 2013-08-20 Megachips Corporation Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data
CN101646185B (zh) * 2009-09-04 2011-12-14 重庆大学 无线自组织网络调测设备及其使用方法
CN104734913B (zh) * 2015-02-26 2018-04-10 北京奥普维尔科技有限公司 一种多业务集成装置及其智能匹配业务测试方法
CN104993888A (zh) * 2015-05-13 2015-10-21 北京空间机电研究所 一种高速串行芯片误码率测试系统及实现方法

Also Published As

Publication number Publication date
CN108155979A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
US8269520B2 (en) Using pattern generators to control flow of data to and from a semiconductor device under test
TWI476582B (zh) 用於內連線之故障測試
KR101174186B1 (ko) 동적 결함 주입 장치, 동적 결함 주입 방법 및 동적 결함 주입 시스템
KR20120003886A (ko) 범용 프로토콜 엔진
KR20150100637A (ko) 다수의 데이터 패킷 신호 트랜시버를 동시에 검사하는 방법
CN113872682B (zh) 一种光模块的引入测试方法及系统
CN108155979B (zh) 一种检测设备
US20100107026A1 (en) Semiconductor device having built-in self-test circuit and method of testing the same
CN112925682B (zh) 具有内建自测试逻辑的测试装置及方法
US7895489B2 (en) Matrix system and method for debugging scan structure
CN101165502B (zh) 测试仪同测方法
Leong et al. Built-in clock domain crossing (CDC) test and diagnosis in GALS systems
Priyanka et al. Design of uart using verilog and verifying using uvm
US7401272B1 (en) Apparatus and method for high speed sampling or testing of data signals using automated testing equipment
US11953550B2 (en) Server JTAG component adaptive interconnection system and method
CN114062893A (zh) 多媒体接口的量产测试系统及其方法
CN203573309U (zh) 嵌入式系统存储器的测试结构
CN100416284C (zh) 一种电缆测试装置及方法
Bibin et al. Implementation of UART with BIST Technique in FPGA
CN113806147B (zh) 背板测试系统及其方法
CN103605590A (zh) 新颖的嵌入式系统存储器的测试结构及方法
US9201116B1 (en) Method of generating test patterns for detecting small delay defects
Ungar et al. Testing and Diagnosing High-Speed Circuits for Military Applications Through Standard Input/Output Ports
CN113259000A (zh) 一种光模块测试装置
CN114006834A (zh) 高速信号设备调试方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant