CN115202991B - 一种OpenLDI接口实时自监控系统及方法 - Google Patents
一种OpenLDI接口实时自监控系统及方法 Download PDFInfo
- Publication number
- CN115202991B CN115202991B CN202211118304.9A CN202211118304A CN115202991B CN 115202991 B CN115202991 B CN 115202991B CN 202211118304 A CN202211118304 A CN 202211118304A CN 115202991 B CN115202991 B CN 115202991B
- Authority
- CN
- China
- Prior art keywords
- data
- openldi
- interface
- module
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- Digital Computer Display Output (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及显示技术领域,具体涉及一种OpenLDI接口实时自监控系统及方法,监控系统包括原始数据获取模块,用于获取原始并行数据;串行数据获取模块,用于获取经OpenLDI接口转换生成的串行数据;采样相位生成模块,用于根据时钟信号的倍频信号生成多个采样相位;采样模块,用于根据多个采样相位对串行数据采样,得到多组待选数据;数据选择模块,用于通过实时相位锁定在多组待选数据中确定目标数据;数据比较模块,用于在检测目标数据与原始并行数据不一致时进行校准提示。系统通过判断在并行像素数据转换为串行OpenLDI协议数据并输出到接口上是否存在误差,从而降低转换误差提高数据传输准确性,实现高性能数据传输与显示。
Description
技术领域
本发明涉及显示技术领域,具体涉及一种OpenLDI接口实时自监控系统及方法。
背景技术
显示技术贯穿着数字化时代科技发展的整个过程,显示源与显示器通常通过OpenLDI标准进行数据传输,例如在笔记本电脑的主机板与LCD显示屏之间,笔记本主机板通过OpenLDI标准将并行的原始数据转换为串行信号发送至显示器,显示器根据该信号恢复出相应的原始像素信号并进行显示。OpenLDI传输方法具有高速率、低功耗、低成本、低杂波干扰、可支持较高分辨率等特点,因而广泛应用于电信、通讯、消费类电子、汽车、医疗仪器等领域。然而,在将原始数据通过OpenLDI标准转换为串行信号进行传输的过程中,可能因转换过程存在偏差而导致传输至显示器的信号发生错误的情形。因此,有必要提供一种技术以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种OpenLDI接口实时自监控系统及方法,进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的上述缺陷。
根据本发明的一个方面,提供一种OpenLDI接口实时自监控系统,OpenLDI接口用于根据时钟信号将原始并行数据转换为串行数据,所述监控系统包括:
原始数据获取模块,用于获取通过所述OpenLDI接口进行转换的原始并行数据;
串行数据获取模块,与所述OpenLDI接口连接,用于获取经所述OpenLDI接口转换生成的串行数据;
采样相位生成模块,用于根据所述时钟信号的倍频信号生成多个采样相位;
采样模块,与所述采样相位生成模块连接,用于根据所述多个采样相位对所述串行数据进行采样,得到多组待选数据;
数据选择模块,与所述采样模块连接,用于通过实时相位锁定方法在所述多组待选数据中确定目标数据;
数据比较模块,与所述数据选择模块及所述原始数据获取模块连接,用于在检测所述目标数据与所述原始并行数据不一致时进行校准提示。
在一示例性实施例中,所述数据比较模块包括:
数据量比较模块,与所述数据选择模块及所述原始数据获取模块连接,用于在检测所述目标数据的数据量与所述原始并行数据的数据量不一致时进行校准提示。
在一示例性实施例中,所述数据比较模块包括:
时钟比较模块,与所述数据选择模块及所述原始数据获取模块连接,用于在检测所述目标数据的时钟信号与所述原始并行数据的时钟信号不一致时进行校准提示。
在一示例性实施例中,所述OpenLDI接口实时自监控系统还包括:
倍频信号生成模块,与所述采样相位生成模块连接,用于根据所述时钟信号生成倍频信号。
根据本发明的另一个方面,提供一种OpenLDI接口实时自监控方法,OpenLDI接口根据时钟信号将原始并行数据转换为串行数据,所述监控方法包括:
获取通过所述OpenLDI接口进行转换的原始并行数据及经所述OpenLDI接口转换生成的串行数据;
根据所述时钟信号的倍频信号生成多个采样相位;
根据所述多个采样相位对所述串行数据进行采样,得到多组待选数据;
通过实时相位锁定方法在所述多组待选数据中确定目标数据;
检测所述目标数据与所述原始并行数据不一致时进行校准提示。
在一示例性实施例中,所述检测所述目标数据与所述原始并行数据不一致时进行校准提示,包括:
检测所述目标数据的数据量与所述原始并行数据的数据量不一致时进行校准提示。
在一示例性实施例中,所述检测所述目标数据与所述原始并行数据不一致时进行校准提示,包括:
检测所述目标数据的时钟信号与所述原始并行数据的时钟信号不一致时进行校准提示。
在一示例性实施例中,所述OpenLDI接口实时自监控方法还包括:
根据所述时钟信号生成倍频信号。
根据本发明的另一个方面,提供一种芯片,包括上述OpenLDI接口实时自监控系统。
根据本发明的另一个方面,提供一种电子设备,包括上述OpenLDI接口实时自监控系统。
本发明提供了一种OpenLDI接口实时自监控系统,所述监控系统首先通过OpenLDI接口对原始的并行数据进行转换,以形成适用于在显示源与显示器之间进行传输的串行数据信号,能够实现显示信号的高速率、高分辨率、低功耗传输;其次通过将经过转换形成的串行数据再采样为并行数据与原始并行数据进行比较,判断在并行像素数据转换为串行OpenLDI协议数据并输出到接口上是否存在误差,从而降低转换误差提高数据传输的准确性,实现高性能的数据传输与显示。
附图说明
图1是本发明示例性实施例中一种OpenLDI接口实时自监控系统的结构示意图;
图2是本发明示例性实施例中一种OpenLDI接口实时自监控方法的流程示意图;
图3是本发明示例性实施例中一种时钟信号的示意图;
图4是本发明示例性实施例中一种数据信号的示意图;
图5是本发明示例性实施例中一种数据信号的示意图。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂,下面将结合附图本发明实施方式及实施例中的技术方案进行清楚、完整地描述。然而,示例实施方式及实施例能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施方式及实施例使得本发明将更加全面和完整,并将示例实施方式及实施例的构思全面地传达给本领域的技术人员。本发明所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式及实施例中。在下面的描述中,提供许多具体细节从而给出对本发明的实施方式及实施例的充分理解。然而,本领域技术人员将意识到,可以实践本发明的技术方案而省略所述特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知技术方案以避免喧宾夺主而使得本发明的各方面变得模糊。
此外,附图仅为本发明的示意性图解,并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。尽管在附图中以特定顺序描述了本发明中方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附图中所示的流程图仅是示例性说明,不是必须包括所有的步骤。例如,有的步骤还可以分解,而有的步骤可以合并或部分合并,因此实际执行的顺序有可能根据实际情况改变。附图中所示的一些方框图是功能实体,不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体,或在一个或多个硬件模块或集成电路中实现这些功能实体,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
显示技术贯穿着数字化时代科技发展的整个过程,随着数字显示设备的普及,通常是平板液晶显示器,以及等离子体和其他技术的普及,显示源和显示设备之间的传统模拟视频接口不足以提供从源和显示器都可获得的图像保真度。OpenLDI描述了显示源和显示设备之间的接口,消除了由于将数字显示数据转换为模拟形式以便从源传输到显示器而导致的任何图像保真度损失。显示源与显示器通常通过OpenLDI标准进行数据传输,例如在笔记本电脑的主机板与LCD显示屏之间,笔记本主机板通过OpenLDI标准将并行的原始数据转换为串行信号发送至显示器,显示器根据该信号恢复出相应的原始像素信号并进行显示。OpenLDI传输方法具有高速率、低功耗、低成本、低杂波干扰、可支持较高分辨率等特点,因而广泛应用于电信、通讯、消费类电子、汽车、医疗仪器等领域。然而,在将原始数据通过OpenLDI标准转换为串行信号进行传输的过程中,可能因转换过程存在偏差而导致传输至显示器的信号发生错误的情形。
基于相关技术中存在的上述问题,本发明提供了一种OpenLDI接口实时自监控系统,OpenLDI接口用于根据时钟信号将原始并行数据转换为串行数据,所述监控系统包括:原始数据获取模块,用于获取通过所述OpenLDI接口进行转换的原始并行数据;串行数据获取模块,与所述OpenLDI接口连接,用于获取经所述OpenLDI接口转换生成的串行数据;采样相位生成模块,用于根据所述时钟信号的倍频信号生成多个采样相位;采样模块,与所述采样相位生成模块连接,用于根据所述多个采样相位对所述串行数据进行采样,得到多组待选数据;数据选择模块:与所述采样模块连接,用于通过实时相位锁定方法在所述多组待选数据中确定目标数据;数据比较模块,与所述数据选择模块及所述原始数据获取模块连接,用于在检测所述目标数据与所述原始并行数据不一致时进行校准提示。所述监控系统首先通过OpenLDI接口对原始的并行数据进行转换,以形成适用于在显示源与显示器之间进行传输的串行数据信号,能够实现显示信号的高速率、高分辨率、低功耗传输;其次通过将经过转换形成的串行数据再采样为并行数据与原始并行数据进行比较,判断在并行像素数据转换为串行OpenLDI协议数据并输出到接口上是否存在误差,从而降低转换误差提高数据传输的准确性,实现高性能的数据传输与显示。此外,所述OpenLDI接口实时自监控系统通过纯数字电路实现信号的检测,无需使用模拟锁相环,面积小成本低,并且可适应温度引起的信号飘逸,能够实现对数据和时钟信号的共同检测。
本发明一示例性实施例提供了一种OpenLDI接口实时自监控系统,图1是本发明示例性实施例中一种OpenLDI接口实时自监控系统的结构示意图;如图1所示,所述OpenLDI接口实时自监控系统包括:
原始数据获取模块,用于获取通过所述OpenLDI接口进行转换的原始并行数据;
串行数据获取模块,与所述OpenLDI接口连接,用于获取经所述OpenLDI接口转换生成的串行数据;
采样相位生成模块,用于根据所述时钟信号的倍频信号生成多个采样相位;
采样模块,与所述采样相位生成模块连接,用于根据所述多个采样相位对所述串行数据进行采样,得到多组待选数据;
数据选择模块,与所述采样模块连接,用于通过实时相位锁定方法在所述多组待选数据中确定目标数据;
数据比较模块,与所述数据选择模块及所述原始数据获取模块连接,用于在检测所述目标数据与所述原始并行数据不一致时进行校准提示。
在一示例性实施例中,所述监控系统的应用场景如图1所示,显示源通过OpenLDI接口将并行的数据转换为串行信号传输至显示器,显示器将信号恢复为RGB图像信号进行显示。信号采集模块接收经OpenLDI接口转换后输出的串行信号,判断该信号与原始信号是否一致。LVDS(Low-Voltage Differential Signaling,低电压差分信号)是一种低功耗、低误码率、低串扰和低辐射的差分信号,其通过极低的电压摆幅高速差动传输可以实现点对点或一点对多点的数据传输。OpenLDI(Open lvds display interface,LVDS显示接口)是数据链路层和物理层的结合的接口,通过该接口将数字并行像素数据、同步和控制信号转换为串行位流,通过多位电缆将位流信号从显示源传输到显示器,并在显示器处恢复并行像素数据、同步和控制信号。OpenLDI接口作为一种用于显示源向显示设备传输数字显示数据的物理接口,通过该接口可以在单个组件中将显示源连接到显示设备,例如笔记本电脑和单机柜高清电视,以及将显示源连接到远程显示器设备,例如独立的 LCD 计算机显示器。OpenLDI协议是视频控制器与显示器(如LCD 面板)互连的事实上的行业标准协议。
OpenLDI接口通常具有8条串行数据线(A0到A7)和2条时钟线(CLK1和CLK2)。根据所支持的像素格式,OpenLDI接口的串行数据线的数量可能会有所不同。对于18位单像素格式,使用串行数据线A0到A2;对于24位单像素格式,使用串行数据线A0到A3;对于18位双像素格式,使用串行数据线A0到A2和A4到A6;对于24位双像素格式,使用串行数据线A0到A7。每个信号线上的串行数据流应为像素时钟的7倍的比特率。CLK1线应携带像素时钟,当使用双像素模式时,CLK2线还应携带像素时钟;当不使用双像素模式或当已知显示设备不需要CLK2信号时,CLK2可能保持不活动。提供CLK2信号的作用在于支持对上像素和下像素使用独立接收器的显示设备设计。
在一示例性实施例中,原始数据获取模块用于获取通过所述OpenLDI接口进行转换前的原始并行数据。原始并行数据可以是来自主控芯片的RGB数据信号、时钟信号和控制信号。示例性的,在供6bit液晶面板使用的四通道LVDS发送芯片中共有18个RGB信号输入引脚,一个显示数据使能信号DE(数据有效信号)输入引脚,一个行同步信号HS输入引脚,一个场同步信号VS输入引脚,即在四通道LVDS发送芯片中共有二十一个数据信号输入引脚。
本发明另一示例性实施例提供了一种OpenLDI接口实时自监控方法,图2是本发明示例性实施例中一种OpenLDI接口实时自监控方法的流程示意图;如图2所示,所述OpenLDI接口实时自监控方法包括以下步骤:
步骤S21:获取通过所述OpenLDI接口进行转换的原始并行数据及经所述OpenLDI接口转换生成的串行数据;
在图1所示的应用场景中,OpenLDI接口根据时钟信号将原始并行数据转换为串行数据,一方面原始数据获取模块可以直接从显示源/OpenLDI接口接收转换之前的原始并行数据,另一方面串行数据获取模块从显示源/OpenLDI接口的输出端口获取经转换形成的串行数据;示例性的,以下以1个时钟信号及4个data数据为例对各步骤及实施例做示例性说明,可以设定单个像素的时钟为clkx1,OpenLDI接口进行转换的时钟为clkx7(参考OpenLDI协议,并行数据转串行数据的一次像素传输有7个clk),串行数据获取模块接收的串行数据包括4:3回环(loopback)时钟信号及4根data串行信号。
步骤S23:根据所述时钟信号的倍频信号生成多个采样相位;
示例性的,时钟信号及根据所述时钟信号的倍频信号生成多个采样相位的示意图如图3所示,采样相位生成模块通过二倍频时钟clkx14及其转换信号的不同组合获得4组相位条件ph0~ph3,其中clkx14转换信号为每经过一个clkx14的上升沿变换一次极性而生成得信号。
在一示例性实施例中,所述OpenLDI接口实时自监控系统还可以包括:倍频信号生成模块,与所述采样相位生成模块连接,用于根据所述时钟信号生成倍频信号。相应的,所述OpenLDI接口实时自监控方法还可以包括:根据所述时钟信号生成倍频信号。示例性的,可以根据clkx7时钟信号倍频生成clkx14时钟信号。
步骤S25:根据所述多个采样相位对所述串行数据进行采样,得到多组待选数据;
示例性的,可以通过4个相位条件ph0~ph3对串行数据获取模块接收的回环时钟信号及4根data串行信号进行采集,得到4组待选数据;其中,每组待选数据分别包含一个时钟信号和4个数据信号,且各组待选数据均为7位串行移位寄存器形式的数据。
步骤S27:通过实时相位锁定方法在所述多组待选数据中确定目标数据;
具体而言,通过实时相位锁定方法在所述多组待选数据中确定目标数据包括:根据ph0~ph3相位对回环时钟信号实时进行采集,根据采集的4个寄存器确定当前哪组为准确数据,并且在锁定相位的14个clkx14后将其缓存至锁存数据。
在一示例性实施例中,通过实时相位锁定方法在所述多组待选数据中确定目标数据的示意图如图4所示。首先,在①处ph_reg0~3值为0010,在②处为0011,在③处为1011,找锁定相位寄存器ph0_reg(第三个变为1的),根据数据采集在串行信号变化的中间最准确,可确定相位锁定在ph0或者ph3;可以理解,在锁定过程中需要排除下降沿,在3个1到来应当确保开始采集的信号为全0信号而非由全1跳变而来的信号;其次,通过ph0~ph3预先采集的4组数据存储于group0~3中串行移位,ph0_reg锁定ph0或ph3选择group0或group3,ph1_reg锁定ph1或ph0选择group1和group0,依次类推;再次,根据确定的相位经过14个clkx14时钟将对应的值进行锁存以得到目标数据。示例性的,选择哪个group可以通过寄存器来确定,本实例中举例ph0_reg锁定ph3选择group3,还可以选择串行时钟信号的下降沿作为锁定信号,或者下降沿上升沿都锁定一次。
示例性的,通过实时相位锁定方法在所述多组待选数据中确定目标数据的示意图如图5所示,图5为D1单个像素串行信息锁定在ph3及D2锁定在ph2及确定目标数据的时序图;详细而言,相位ph3/ph2的计数器在0~6之间循环,工作在对应的相位(ph3/ph2相位);当相位确定锁定时,复位对应计数器为1(即图5中④后的下一个对应ph3时ph3计数器变为1),当计数器循环计数到0时表示距离正好在锁定时经过了14个clkx14,对应的移位group内应该正好移位到了准确的数据,即复位值与采集值相差为7。指定相位锁定信号表示当前时间锁定的具体相位,例如可以是00:ph0,01:ph1,10:ph2,11:ph3;指定相位锁定信号工作在clkx14的上升沿,该信号是在相位锁定后往后移2个clkx14并变为对应相位的值。Group(组别)phn移位寄存器用于通过高位进低位出的方式移位采集串行时钟信号和4个data串行信号。目标数据(及数据量):根据指定相位锁定信号及对应phn计数器为0时的Group phn移位寄存器的7bitx5作为目标数据,其工作在clkx14的上升沿。
可以理解,目标数据(及数据量)信号工作在clkx14的上升沿,并在上升沿对数据进行存储,目标数据采集D1、D2与相位ph3、ph2相位存在一定程度的偏离,但是D1和D2在group3和group2的存在时间有2个clkx14,因此可以实现准确的数据采集;其次,由于所述偏离程度及ph0~ph3计数器在选定数据时存在重叠部分,需要对指定相位锁定信号进行右移多个(最少2个)clkx14以实现目标数据的准确选择。
步骤S29:检测所述目标数据与所述原始并行数据不一致时进行校准提示。
所述OpenLDI接口实时自监控方法的作用在于检测在将并行像素数据转换为串行数据的过程中发生偏差的情形,因此可以根据串行信号进行反向还原,如果经还原得到的目标数据与原始数据保持一致,则可以保证数据转换过程的准确性。在一示例性实施例中,数据比较模块可以包括:数据量比较模块,与所述数据选择模块及所述原始数据获取模块连接,用于在检测所述目标数据的数据量与所述原始并行数据的数据量不一致时进行校准提示。相应的,所述检测所述目标数据与所述原始并行数据不一致时进行校准提示则可以包括:检测所述目标数据的数据量与所述原始并行数据的数据量不一致时进行校准提示。在另一示例性实施例中,所述数据比较模块可以包括:时钟比较模块,与所述数据选择模块及所述原始数据获取模块连接,用于在检测所述目标数据的时钟信号与所述原始并行数据的时钟信号不一致时进行校准提示。相应的,所述检测所述目标数据与所述原始并行数据不一致时进行校准提示可以包括:检测所述目标数据的时钟信号与所述原始并行数据的时钟信号不一致时进行校准提示。
在一示例性实施例中,就目标数据与原始数据进行比较包括:在图5中④处确定D1锁定在ph3,确定锁定ph3后复位ph3计数器为1,并且在下2个clkx14上升沿到来时将指定相位锁定信号设置为11(ph3);在clkx14上升沿并且当指定相位锁定信号为11且ph3计数器为0时,将Group ph3的7bit时钟数据及4个7bit data数据存入目标数据;以及将所述目标数据的数据量加1并与原始数据进行比较;D2根据同样原理锁定在ph2,复位ph2计数器并过2个clkx14置指定相位锁定信号为10,根据指定相位锁定信号为10和ph2计数器为0,clkx14上升沿储存Group ph2的数据,以及将所述数据的数据量加1并与原始数据进行比较。
上述装置中各模块/单元的具体细节已经在对应的方法部分进行了详细的描述,此处不再赘述。应当注意,尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元,但是这种划分并非强制性的。实际上,根据本发明的实施方式,上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之,上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
本发明的另一实施方式提供了一种芯片,所述芯片包括上述OpenLDI接口实时自监控系统。本发明的另一实施方式还提供了一种电子设备,所述电子设备包括上述OpenLDI接口实时自监控系统。电子设备可以用于执行本示例实施方式中所述方法全部或者部分步骤。
本发明的另一实施方式提供了一种计算机可读存储介质,其上存储有计算机程序指令,所述计算机程序指令在被处理器运行时使得所述处理器执行本说明书上述“示例性方法”中描述的根据本发明各种实施例的方法中的步骤。
以上结合具体实施例描述了本发明的基本原理,但是,需要指出的是,在本发明中提及的优点、优势、效果等仅是示例而非限制,不能认为这些优点、优势、效果等是本发明的各个实施例必须具备的。另外,上述公开的具体细节仅是为了示例的作用和便于理解的作用,而非限制,上述细节并不限制本发明为必须采用上述具体的细节来实现。
本发明中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的,可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇,指“包括但不限于”,且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”,且可与其互换使用,除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“如但不限于”,且可与其互换使用。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本发明的真正范围和精神由下面的权利要求指出。
应当理解的是,本发明并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。
Claims (10)
1.一种OpenLDI接口实时自监控系统,其特征在于,OpenLDI接口用于根据时钟信号将原始并行数据转换为串行数据,所述监控系统包括:
原始数据获取模块,用于获取通过所述OpenLDI接口进行转换的原始并行数据;
串行数据获取模块,与所述OpenLDI接口连接,用于获取经所述OpenLDI接口转换生成的串行数据;
采样相位生成模块,用于根据所述时钟信号的倍频信号生成多个采样相位;
采样模块,与所述采样相位生成模块连接,用于根据所述多个采样相位对所述串行数据进行采样,得到多组待选数据;
数据选择模块,与所述采样模块连接,用于通过实时相位锁定方法在所述多组待选数据中确定目标数据;
数据比较模块,与所述数据选择模块及所述原始数据获取模块连接,用于在检测所述目标数据与所述原始并行数据不一致时进行校准提示。
2.根据权利要求1所述的OpenLDI接口实时自监控系统,其特征在于,所述数据比较模块包括:
数据量比较模块,与所述数据选择模块及所述原始数据获取模块连接,用于在检测所述目标数据的数据量与所述原始并行数据的数据量不一致时进行校准提示。
3.根据权利要求1所述的OpenLDI接口实时自监控系统,其特征在于,所述数据比较模块包括:
时钟比较模块,与所述数据选择模块及所述原始数据获取模块连接,用于在检测所述目标数据的时钟信号与所述原始并行数据的时钟信号不一致时进行校准提示。
4.根据权利要求1所述的OpenLDI接口实时自监控系统,其特征在于,还包括:
倍频信号生成模块,与所述采样相位生成模块连接,用于根据所述时钟信号生成倍频信号。
5.一种OpenLDI接口实时自监控方法,其特征在于,OpenLDI接口根据时钟信号将原始并行数据转换为串行数据,所述监控方法包括:
获取通过所述OpenLDI接口进行转换的原始并行数据及经所述OpenLDI接口转换生成的串行数据;
根据所述时钟信号的倍频信号生成多个采样相位;
根据所述多个采样相位对所述串行数据进行采样,得到多组待选数据;
通过实时相位锁定方法在所述多组待选数据中确定目标数据;
检测所述目标数据与所述原始并行数据不一致时进行校准提示。
6.根据权利要求5所述的OpenLDI接口实时自监控方法,其特征在于,所述检测所述目标数据与所述原始并行数据不一致时进行校准提示,包括:
检测所述目标数据的数据量与所述原始并行数据的数据量不一致时进行校准提示。
7.根据权利要求5所述的OpenLDI接口实时自监控方法,其特征在于,所述检测所述目标数据与所述原始并行数据不一致时进行校准提示,包括:
检测所述目标数据的时钟信号与所述原始并行数据的时钟信号不一致时进行校准提示。
8.根据权利要求5-7任一项所述的OpenLDI接口实时自监控方法,其特征在于,还包括:
根据所述时钟信号生成倍频信号。
9.一种芯片,其特征在于,包括权利要求1-4任一项所述的OpenLDI接口实时自监控系统。
10.一种电子设备,其特征在于,包括权利要求1-4任一项所述的OpenLDI接口实时自监控系统。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211118304.9A CN115202991B (zh) | 2022-09-15 | 2022-09-15 | 一种OpenLDI接口实时自监控系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211118304.9A CN115202991B (zh) | 2022-09-15 | 2022-09-15 | 一种OpenLDI接口实时自监控系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115202991A CN115202991A (zh) | 2022-10-18 |
CN115202991B true CN115202991B (zh) | 2023-01-10 |
Family
ID=83572646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211118304.9A Active CN115202991B (zh) | 2022-09-15 | 2022-09-15 | 一种OpenLDI接口实时自监控系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115202991B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010021988A1 (en) * | 1998-06-16 | 2001-09-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor testing apparatus for testing semiconductor device including built in self test circuit |
US20010043648A1 (en) * | 1997-12-16 | 2001-11-22 | Francois Ducaroir | Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method |
CN108155979A (zh) * | 2016-12-02 | 2018-06-12 | 电信科学技术研究院 | 一种检测设备 |
CN112685345A (zh) * | 2019-10-18 | 2021-04-20 | 北京华航无线电测量研究所 | 一种基于fpga的并串转换方法 |
-
2022
- 2022-09-15 CN CN202211118304.9A patent/CN115202991B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010043648A1 (en) * | 1997-12-16 | 2001-11-22 | Francois Ducaroir | Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method |
US20010021988A1 (en) * | 1998-06-16 | 2001-09-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor testing apparatus for testing semiconductor device including built in self test circuit |
CN108155979A (zh) * | 2016-12-02 | 2018-06-12 | 电信科学技术研究院 | 一种检测设备 |
CN112685345A (zh) * | 2019-10-18 | 2021-04-20 | 北京华航无线电测量研究所 | 一种基于fpga的并串转换方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115202991A (zh) | 2022-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080143637A1 (en) | Multiscreen display apparatus | |
US8090971B2 (en) | Data recovery architecture (CDR) for low-voltage differential signaling (LVDS) video transceiver applications | |
US10007320B2 (en) | Serializer and deserializer for odd ratio parallel data bus | |
WO2008021749A1 (en) | Low output skew double data rate serial encoder | |
US7676011B2 (en) | Data recovery apparatus and method for reproducing recovery data | |
US9037437B2 (en) | High speed data testing without high speed bit clock | |
US7990198B2 (en) | Apparatus and method for generating clock signal | |
CN107923941B (zh) | 异步的管芯上眼睛观测仪 | |
US10892775B1 (en) | Transmitting system, apparatus and method for unifying parallel interfaces | |
US9164134B2 (en) | High-resolution phase detector | |
US9313016B2 (en) | Receiver circuit, communication system, electronic device, and method for controlling receiver circuit | |
KR101681782B1 (ko) | 액정표시장치 | |
US7671631B2 (en) | Low voltage differential signal receiving device | |
CN115202991B (zh) | 一种OpenLDI接口实时自监控系统及方法 | |
US7782343B2 (en) | Scaling device of image process | |
CN114242011B (zh) | 显示装置的驱动系统及显示装置的驱动方法 | |
US7126986B2 (en) | Method and system for improved phase tracking | |
JP7360472B2 (ja) | マルチビットデータのクロスクロックドメインの処理方法と装置 | |
CN1181570A (zh) | 显示格式转换装置 | |
JP4807222B2 (ja) | Lvds受信方法および受信装置 | |
EP3479176A1 (en) | Signal processing apparatus and method, and electronic device comprising the apparatus | |
CN112712769A (zh) | 显示装置和数据通信用的微控制器单元 | |
US8949649B2 (en) | Signal processing apparatus and signal processing method for data transmission | |
TWI771716B (zh) | 源極驅動電路、平面顯示器及資訊處理裝置 | |
US20090172334A1 (en) | Data sorting device and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |