CN114062893A - 多媒体接口的量产测试系统及其方法 - Google Patents
多媒体接口的量产测试系统及其方法 Download PDFInfo
- Publication number
- CN114062893A CN114062893A CN202111223848.7A CN202111223848A CN114062893A CN 114062893 A CN114062893 A CN 114062893A CN 202111223848 A CN202111223848 A CN 202111223848A CN 114062893 A CN114062893 A CN 114062893A
- Authority
- CN
- China
- Prior art keywords
- tested
- module
- chip
- data
- pld
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title abstract description 18
- 101150071746 Pbsn gene Proteins 0.000 claims description 24
- 238000009826 distribution Methods 0.000 claims description 8
- 238000010998 test method Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 238000002054 transplantation Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 21
- 230000006870 function Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008672 reprogramming Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical compound C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000009131 signaling function Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了多媒体接口的量产测试系统及其方法，该系统包括：ATE，为待测芯片提供电源，发送测试开始/结束指令；PLD模组，PLD模组通过桥接子模组或直接与待测芯片连接，桥接子模组的芯片类型根据对接的待测芯片的接口类型及扇出位置确定；待测芯片配置自身的待测多媒体接口后进入待测状态，根据待测环路配置PLD模组的数据FIFO、开关模块、发送模块及接收模块；待测芯片，使能所述发送模块发送测试数据，同时通过所述PLD接收器接收测试数据；或者通过所述PLD发生器发送数据，同时通过所述待测芯片接收的测试数据按预设数据模式进行解码比较，得到比较结果。本发明对ATE资源要求低，测试成本低廉，具有高集成、易扩展、易移植的特点。
Description
技术领域
本发明涉及半导体芯片测试的技术领域，特别涉及一种多媒体接口的量产测试系统及其方法。
背景技术
半导体芯片制造后需要经过量产测试以判断/筛选出没有缺陷的芯片。测试需要覆盖芯片的所有功能模块，在这些模块中，高速多媒体接口类型多、速率快、协议复杂，是量产测试的一个重要部分。
现有的对半导体芯片的多媒体接口量产测试或者以协议测试为基础，依靠ATE高速数字板卡收发信号，测量信号波形质量和数据正确性，或者弱依赖或者不依赖ATE资源，以正常工作模式或接近工作模式的方式进行数据收发，以控制信号和原始数据比对判断是否有缺陷。对于前者，信号波形质量包括眼图测试、建立/保持时间、电平等，客观直接地体现了信号的质量水平，但该类测试对待测芯片、ATE和测试板卡等都有很高的要求，例如：待测芯片需要特定的DFT模式，以和ATE平台进行控制信号、时钟信号、数据信号的同步和收发；ATE平台必须支持高速模式和协议编辑功能。对于后者，则只能进行功能测试，即只有Pass/Fail结果，很难表征实际信号质量具体值。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种多媒体接口的量产测试系统，能够在低成本下实现对半导体芯片的多媒体接口进行可靠的有效测试。
本发明还提出一种使用上述多媒体接口的量产测试系统的多媒体接口的量产测试方法。
根据本发明的第一方面实施例的多媒体接口的量产测试系统，包括：PLD模组，用于与所述待测芯片连接，包括：TX prbs/Color bar发生器、PLD接收器、数据FIFO、控制单元以及桥接子模组；所述PLD模组通过所述桥接子模组或直接与所述待测芯片连接，所述桥接子模组的芯片类型根据对接的所述待测芯片的接口类型及扇出位置确定；所述待测芯片配置自身的待测多媒体接口后进入待测状态，根据待测环路配置所述PLD模组的所述数据FIFO、开关模块、发送模块及接收模块；所述待测芯片，使能所述发送模块发送测试数据，同时通过所述PLD接收器接收测试数据；或者通过所述PLD发生器发送数据，同时通过所述待测芯片接收的测试数据按预设数据模式进行解码比较，得到比较结果。
根据本发明实施例的多媒体接口的量产测试系统，至少具有如下有益效果：待测芯片通过桥接模组与PLD模组连接，且待测芯片作为主端，PLD模组作为从端，可以实现多种环路自测，对ATE资源要求低，测试成本低廉；仅需更换桥接模块并进行PLD IO重分配、再编程即可支持接口迭代，具有高集成、易扩展、易移植的特点。
根据本发明的一些实施例，所述待测芯片按分组与所述PLD模组连接，其中，每个分组具备相同的IO分布，包括包括时钟信号、控制信号和lane数据信号。
根据本发明的一些实施例，所述桥接子模组通过HS interface与所述PLD模组插接。
根据本发明的一些实施例，所述PLD模组以及所述桥接子模组采用多层堆叠结构。
根据本发明的一些实施例，所述发送模块中，接收TX prbs发生器生成的prbs数据或者接收Color bar发生器生成的彩条信号，转换为Lane数据后，通过PHY模块和IO驱动器电路，转换为差分对输出。
根据本发明的一些实施例，还包括：所述待测芯片读取所述比较结果直接发送给分选机，或者，所述待测芯片读取所述比较结果发送给所述ATE，由所述ATE发送给所述分选机；所述分选机根据所述比较结果抓取所述待测芯片并放置在相应的位置。
根据本发明的第二方面实施例的多媒体接口的量产测试方法，包括以下步骤：S100，根据待测芯片的接口类型及扇出位置确定桥接子模组的芯片类型，并将所述桥接子模组通过HS interface插接至PLD模组；S200，ATE与所述待测芯片连接，为所述待测芯片提供电源，所述ATE发送测试开始指令给所述待测芯片；S300，所述待测芯片配置自身的待测多媒体接口后进入待测状态，根据待测环路配置所述PLD模组的数据FIFO、开关模块、发送模块及接收模块；S400，所述待测芯片，使能所述发送模块发送测试数据，同时通过所述接收模块接收测试数据；或者通过所述PLD发生器发送数据，同时通过所述待测芯片接收的测试数据按预设数据模式进行解码比较，得到比较结果。
根据本发明实施例的多媒体接口的量产测试方法，至少具有如下有益效果：待测芯片通过桥接模组与PLD模组连接，且待测芯片作为主端，PLD模组作为从端，可以实现多种环路自测，对ATE资源要求低，测试成本低廉；仅需更换桥接模块并进行PLD IO重分配、再编程即可支持接口迭代，具有高集成、易扩展、易移植的特点。
根据本发明的一些实施例，所述PLD模组使能所述发送模块发送测试数据包括：接收TX prbs发生器生成的prbs数据或者接收Color bar发生器生成的彩条信号，转换为Lane数据后，通过PHY模块和IO驱动器电路，转换为差分对输出。
根据本发明的一些实施例，还包括：所述待测芯片读取所述比较结果直接发送给分选机，或者，所述待测芯片读取所述比较结果发送给所述ATE，由所述ATE发送给所述分选机；所述分选机根据所述比较结果抓取所述待测芯片并放置在相应的位置。
根据本发明的一些实施例，还包括：所述PLD模组同时使能所有的所述发送模块，对所述待测芯片进行并行测试。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的系统的结构示意框图；
图2为本发明实施例中待测芯片(DUT)与PLD模组的连接示意图；
图3为本发明实施例中的测试流程图；
图4为本发明实施例中环路结构示意图；
图5为本发明实施例中并行测试时，测试时间变化示意图；
图6为本发明实施例中采用堆叠结构时的连接结构正视图；
图7为本发明实施例中采用堆叠结构时的连接结构俯视图：
图8为本发明实施例中不同芯片的分组的自定义示意图：
图9为本发明实施例中PLD模组中的发送端结构示意图；
图10为本发明实施例中prbs逻辑示意图；
图11为本发明实施例的方法的步骤流程示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。在本发明的描述中，步骤标号仅是为了描述的方便或者引述的方便所作出的标识，各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
名词解释：
LVDS(Low Voltage Differential Signaling，即低电压差分信号)接口又称RS-644总线接口，是20世纪90年代才提出的一种数据传输和接口技术。
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。
高清多媒体接口(High Definition Multimedia Interface，HDMI)是一种全数字化视频和声音发送接口，可以发送未压缩的音频及视频信号。
MIPI，即移动产业处理器接口(Mobile Industry Processor Interface)，是MIPI联盟发起的为移动应用处理器制定的开放标准和一个规范。主要是手机内部的接口(摄像头、显示屏接口、射频/基带接口)等标准化，从而减少手机内部接口的复杂程度及增加设计的灵活性。MIPI联盟下面有不同的工作组，分别定义的一系列手机内部接口标准，比如摄像头接口CSI、显示器接口DSI。
本发明的实施例的系统结构框图如图1所示。测试系统包括ATE(auto testequipment，自动化测试平台)、PLD(programmable logic device，可编程逻辑器件)模组和DUT(device under test，待测芯片)。
ATE提供Power电源，并发送测试指令，用于控制开始/结束测试。应理解的是ATE在一些极端应用方案如SLT测试中，是可裁剪的。
PLD模组由TX prbs/Color bar发生器、接收器、数据FIFO、控制单元、桥接芯片等组成。因为部分PLD器件已经带PHY模块，所以根据PLD器件的选型，部分高速接口可以不用接桥接芯片，如图1中虚线框所示的模块。桥接芯片类型众多，需要根据待测芯片的类型及IO扇出位置进行选择，如：对于mipi-csi和dsi等而言是D-PHY，对于HDMI/DVI等是TMDS。图1中USB模块是可选项，对多数据传输模块可以使用，否则使用串行接口即可。
DUT与PLD模组可按分组通过FPC(Flexible Printed Circuit，柔性电路板)或高速接口连接，不同的分组使用相同的IO分布，每个分组中均包括一个时钟控制信号及四个Lane数据，参照图2，例如分组G1、G2、G3等。分组的IO分布设置成一个时钟控制信号及四个Lane数据，是因为主流的高速多媒体接口，多为四个Lane。不同分组使用相同的IO分布，可以提高可扩展性：对不同芯片的接口只需要切换桥接模块即可，而不用重新设计PLD模组。相同IO分布是指相同IO pin数量和排布；针对不同接口可变更IO电信号功能，并通过可编程逻辑器件的自定义改变IO信息。
测试的流程图如图3所示。在整个测试流程中，DUT是master主端，PLD是slave从端。
测试开始前，DUT控制/配置自己的待测高速接口进入待测状态，同时根据待测环路配置PLD的数据FIFO(First Input First Output，指先进先出)、开关(Switch)模块、TX模块、RX模块。针对单TX的待测芯片，DUT使能TX发送数据，同时RX接收数据，根据所配置的数据模式进行解码和比较，比较结果由DUT读回，DUT最终将结果传送到ATE，ATE与分选机通讯返回结果(或者不经过ATE，由DUT直接发到分选机)，分选机抓取DUT放置到对应分类(良品、缺陷品等)的物理位置。针对单RX的待测芯片，则改变为DUT使能PLD的TX模块发送数据，待测芯片的RX接收数据并解码和比较，结果返回ATE和分选机。针对TX和RX兼有的待测芯片，则是待测芯片的TX和待测芯片的RX形成环路；或者分成上述两个独立路径：待测芯片的TX和PLD的RX，待测芯片的RX和PLD的TX；具体使用哪个路径，可以自由定义。
本发明实施例可对不同的环路结构进行测试。不同待测芯片具有不同的接口模块，例如有的只有mipi-csi和HDMI，有的只有mipi-dsi和LVDS。本发明可以根据不同芯片，切换不同桥接模块，通过PLD IO的再分配和改变代码，实现不同环路测试，包括：单TX、单RX、TX+RX，复杂多接口TX+RX多复用等类型，参照图4所示。
量产测试是以测试时间计算单价，所以时间越短，成本越低。本发明的实施例中，可通过环路自测模式和PLD模组的多路复用，实现多模块不同测试任务的并行测试。如图5所示，一般的测试过程是串行测试，先对每个模块单独测试，测试完一个继续下一个测试，测试时间为每个模块总和。本发明的实施例中同时使能所有TX模块，在PLD模组或DUT中同步使能RX接收与比较，显然，测试时间为测试时间最长的模块时间。需要注意的是，使用并行，对DUT多RX的需要使能中断和多核并行，以实现多RX同步接收；而对DUT多TX的，因为PLD芯片容易复用RX，所以不会有影响。一般的SOC芯片TX接口多，RX少，所以很少存在需要待测芯片多RX并收的情况。
PLD模组的物理结构如图6(正视图)和图7(俯视图)所示。测试板、PLD模组、桥接子模组，通过高速接口，采用多层堆叠结构。本文中所说的堆叠结构，即通过高速插座接口、排线等方式连接起来，其结构是可拆解的。
DUT与PLD模组之间通过高速接口HS(high speed)interface连接。PLD模组由PLD芯片、桥接芯片组成，其中桥接芯片与模组之间再通过高速HS interface连接，HSinterface其一端连接与DUT过来的分组中的lane(差分对)信号，一端连接PLD模组芯片IO。
本发明的实施例中，桥接子模组进行插接，具备如下优点：
(1)解决高速接口迭代问题。高速多媒体接口的协议和接口更新换代快，这导致旧方案在技术迭代后不适用或只能向下兼容，例如从D-PHY1.1变更为D-PHY2.0后，使用旧方案只能测试1.1；使用桥接子模组后，迭代后只需更换子模组，再对PLD的IO重分配即可兼容。
(2)能适配不同DUT芯片的不同接口。不同待测芯片的高速接口不同，包括接口类型和扇出位置，根据待测芯片的接口类型和位置更换子模组即可兼容。如图8所示。例如对芯片A，Group1是LVDS0，Group2是LVDS1，但是没有eDP；对芯片B，有eDP模块，但无LVDS，所以可以将Group1改为eDP模块；对芯片C，接口与芯片A类似，但扇出排列不同，为了简化PCBlayout，可以更改Group分布，例如G1为mipi-dsi等。
(3)减少了测试板设计难度和布局。测试板只需要连接DUT的扇出IO到HSinterface座子即可，大大减少了BOM数量和layout难度。
也就是说，本发明实施例中的桥接子模组的不同分组具有相同的输入差分对、控制信号和输出桥接IO。输入差分对为4lane data+1lane clock，即可满足目前主流多媒体接口，控制信号是独立的接口，一般通过串行总线实现，多为2PIN/4PIN。输出IO，因为不同PHY的输出协议和IO不同，所以会预留较多IO与PLD芯片的连接，现有PLD芯片的IO数量很多，按照IO数量分配，可以预留5个子模组(根据PLD芯片IO可以做更多，但因为尺寸的需求，PLD芯片不适合过大)。PLD模组的尺寸大小大概为30*60mm；因为使用插接，所以测试板上PLD模组的空间位置仍可以布局BOM元件和走线。PLD模组和子板的另一端通过支撑柱固定(参见图7右侧两圆圈位置)。
本发明的实施例，采用基于Loopback的DFT方式来发送数据，如图9和图10。
图9是TX发射环路的数据结构简图，正常的工作模式下，TX数据是从源视频数据经过一定编码后(见虚线框部分)，由Lane管理单元(Lane Management)和逻辑控制单元(Logic Control)转为Lane数据后，再通过PHY模块和IO驱动器等电路，转换为差分对输出。由于实际的源视频数据是随机的，没有特定规律，所以在测试中对其测试需要做大数据的RX接收数据与TX发送数据比对，需要耗费大量的内存空间和时间。
基于此，本发明的实施例使用Color Bar或者Prbs数据替换源视频数据，参见图9中的双框矩形，即：接收TX prbs发生器生成的prbs数据或者接收Color bar发生器生成的彩条信号，转换为Lane数据后，通过PHY模块和IO驱动器电路，转换为差分对输出。该方法的优点是：由于原始TX数据是已知的，RX接收端容易解码并进行比较，即RX端无需知道TX的数据，只需要知道算法进行逆解码就可以比较了。该方法的另一个优点是：Color Bar和prbs的DFT电路面积非常小，Color Bar是一帧静态的色块图，数据非常小。而prbs是伪随机二进制，其可以通过一个多位移位寄存器加异或门实现，如图10所示(图中简化了结构)，一个N位移位寄存器，可以生成一组随机序列数，并且该序列数是可逆解码的。可解码原因：序列数是循环固定，即序列数是一定周期的不断循环。如图10对于3位移位寄存器可以产生长度为7位的序列数。两者都只需少数逻辑电路单元即可实现。在DUT的TX中，或者PLD模组的TX中，都可以使用该模式。
参照图11，本发明的实施例的方法包括：S100，根据待测芯片的接口类型及扇出位置确定桥接子模组的芯片类型，并将桥接子模组通过HS interface插接至PLD模组；S200，ATE与待测芯片连接，为待测芯片提供电源，ATE发送测试开始指令给待测芯片；S300，待测芯片配置自身的待测多媒体接口后进入待测状态，根据待测环路配置PLD模组的数据FIFO、开关模块、发送模块及接收模块；S400，待测芯片，使能发送模块发送测试数据，同时通过接收模块接收测试数据；或者通过PLD发生器发送数据，同时通过待测芯片接收的测试数据按预设数据模式进行解码比较，得到比较结果。
PLD模组使能发送模块发送测试数据的具体方法，包括：接收TX prbs发生器生成的prbs数据或者接收Color bar发生器生成的彩条信号，转换为Lane数据后，通过PHY模块和IO驱动器电路，转换为差分对输出。
本发明的实施例的方法(图中未标识)，还包括：待测芯片读取比较结果直接发送给分选机，或者，待测芯片读取比较结果发送给ATE，由ATE发送给分选机；分选机根据比较结果抓取待测芯片并放置在相应的位置。
本发明的实施例中，PLD模组还可以同时使能所有的发送模块，对待测芯片进行并行测试。
尽管本文描述了具体实施方案，但是本领域中的普通技术人员将认识到，许多其它修改或另选的实施方案同样处于本公开的范围内。例如，结合特定设备或组件描述的功能和/或处理能力中的任一项可以由任何其它设备或部件来执行。另外，虽然已根据本公开的实施方案描述了各种例示性具体实施和架构，但是本领域中的普通技术人员将认识到，对本文所述的例示性具体实施和架构的许多其它修改也处于本公开的范围内。
上文参考根据示例性实施方案所述的系统、方法、系统和/或计算机程序产品的框图和流程图描述了本公开的某些方面。应当理解，框图和流程图中的一个或多个块以及框图和流程图中的块的组合可分别通过执行计算机可执行程序指令来实现。同样，根据一些实施方案，框图和流程图中的一些块可能无需按示出的顺序执行，或者可以无需全部执行。另外，超出框图和流程图中的块所示的那些部件和/或操作以外的附加部件和/或操作可存在于某些实施方案中。
因此，框图和流程图中的块支持用于执行指定功能的装置的组合、用于执行指定功能的元件或步骤的组合以及用于执行指定功能的程序指令装置。还应当理解，框图和流程图中的每个块以及框图和流程图中的块的组合可以由执行特定功能、元件或步骤的专用硬件计算机系统或者专用硬件和计算机指令的组合来实现。
本文所述的程序模块、应用程序等可包括一个或多个软件组件，包括例如软件对象、方法、数据结构等。每个此类软件组件可包括计算机可执行指令，所述计算机可执行指令响应于执行而使本文所述的功能的至少一部分(例如，本文所述的例示性方法的一种或多种操作)被执行。
软件组件可以用各种编程语言中的任一种来编码。一种例示性编程语言可以为低级编程语言，诸如与特定硬件体系结构和/或操作系统平台相关联的汇编语言。包括汇编语言指令的软件组件可能需要在由硬件架构和/或平台执行之前由汇编程序转换为可执行的机器代码。另一种示例性编程语言可以为更高级的编程语言，其可以跨多种架构移植。包括更高级编程语言的软件组件在执行之前可能需要由解释器或编译器转换为中间表示。编程语言的其它示例包括但不限于宏语言、外壳或命令语言、作业控制语言、脚本语言、数据库查询或搜索语言、或报告编写语言。在一个或多个示例性实施方案中，包含上述编程语言示例中的一者的指令的软件组件可直接由操作系统或其它软件组件执行，而无需首先转换成另一种形式。
软件组件可存储为文件或其它数据存储构造。具有相似类型或相关功能的软件组件可一起存储在诸如特定的目录、文件夹或库中。软件组件可为静态的(例如，预设的或固定的)或动态的(例如，在执行时创建或修改的)。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (10)
1.一种多媒体接口的量产测试系统，其特征在于，包括：
PLD模组，用于与所述待测芯片连接，包括：TX prbs/Color bar发生器、PLD接收器、数据FIFO、控制单元以及桥接子模组；所述PLD模组通过所述桥接子模组或直接与所述待测芯片连接，所述桥接子模组的芯片类型根据对接的所述待测芯片的接口类型及扇出位置确定；
所述待测芯片配置自身的待测多媒体接口后进入待测状态，根据待测环路配置所述PLD模组的所述数据FIFO、开关模块、发送模块及接收模块；
所述待测芯片，使能所述发送模块发送测试数据，同时通过所述PLD接收器接收测试数据；或者通过所述PLD发生器发送数据，同时通过所述待测芯片接收的测试数据按预设数据模式进行解码比较，得到比较结果。
2.根据权利要求1所述的多媒体接口的量产测试系统，其特征在于，所述待测芯片按分组与所述PLD模组连接，其中，每个分组具备相同的IO分布，包括时钟信号、控制信号、lane数据信号。
3.根据权利要求2所述的多媒体接口的量产测试系统，其特征在于，所述桥接子模组通过HS interface与所述PLD模组插接。
4.根据权利要求1所述的多媒体接口的量产测试系统，其特征在于，所述PLD模组以及所述桥接子模组采用多层堆叠结构。
5.根据权利要求1所述的多媒体接口的量产测试系统，其特征在于，所述发送模块中，接收TX prbs发生器生成的prbs数据或者接收Color bar发生器生成的彩条信号，转换为Lane数据后，通过PHY模块和IO驱动器电路，转换为差分对输出。
6.根据权利要求1所述的多媒体接口的量产测试系统，其特征在于，还包括：
所述待测芯片读取所述比较结果直接发送给分选机，或者，所述待测芯片读取所述比较结果发送给所述ATE，由所述ATE发送给所述分选机；
所述分选机根据所述比较结果抓取所述待测芯片并放置在相应的位置。
7.一种多媒体接口的量产测试方法，其特征在于，包括以下步骤：
S100，根据待测芯片的接口类型及扇出位置确定桥接子模组的芯片类型，并将所述桥接子模组通过HS interface插接至PLD模组；
S200，ATE与所述待测芯片连接，为所述待测芯片提供电源，所述ATE发送测试开始指令给所述待测芯片；
S300，所述待测芯片配置自身的待测多媒体接口后进入待测状态，根据待测环路配置所述PLD模组的数据FIFO、开关模块、发送模块及接收模块；
S400，所述待测芯片，使能所述发送模块发送测试数据，同时通过所述接收模块接收测试数据；或者通过所述PLD发生器发送数据，同时通过所述待测芯片接收的测试数据按预设数据模式进行解码比较，得到比较结果。
8.根据权利要求7所述的多媒体接口的量产测试方法，其特征在于，所述PLD模组使能所述发送模块发送测试数据包括：
接收TX prbs发生器生成的prbs数据或者接收Color bar发生器生成的彩条信号，转换为Lane数据后，通过PHY模块和IO驱动器电路，转换为差分对输出。
9.根据权利要求7所述的多媒体接口的量产测试方法，其特征在于，还包括：
所述待测芯片读取所述比较结果直接发送给分选机，或者，所述待测芯片读取所述比较结果发送给所述ATE，由所述ATE发送给所述分选机；
所述分选机根据所述比较结果抓取所述待测芯片并放置在相应的位置。
10.根据权利要求7所述的多媒体接口的量产测试方法，其特征在于，还包括：所述PLD模组同时使能所有的所述发送模块，对所述待测芯片进行并行测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111223848.7A CN114062893A (zh) | 2021-10-20 | 2021-10-20 | 多媒体接口的量产测试系统及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111223848.7A CN114062893A (zh) | 2021-10-20 | 2021-10-20 | 多媒体接口的量产测试系统及其方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114062893A true CN114062893A (zh) | 2022-02-18 |
Family
ID=80235084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111223848.7A Pending CN114062893A (zh) | 2021-10-20 | 2021-10-20 | 多媒体接口的量产测试系统及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114062893A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023179136A1 (zh) * | 2022-03-23 | 2023-09-28 | 苏州浪潮智能科技有限公司 | 一种视频压缩系统及服务器 |
| CN118150976A (zh) * | 2024-01-22 | 2024-06-07 | 北京京瀚禹电子工程技术有限公司 | 针对多工位测试需求的ate测试资源的扩展方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4357703A (en) * | 1980-10-09 | 1982-11-02 | Control Data Corporation | Test system for LSI circuits resident on LSI chips |
| US6599764B1 (en) * | 2001-05-30 | 2003-07-29 | Altera Corporation | Isolation testing scheme for multi-die packages |
| US20050258856A1 (en) * | 2004-05-24 | 2005-11-24 | Matsushita Electric Industrial Co., Ltd. | High-speed interface circuit test module, module under high-speed interface circuit test, and high-speed interface circuit test method |
| CN1858596A (zh) * | 2006-04-03 | 2006-11-08 | 华为技术有限公司 | 一种芯片通用测试装置及其构建方法 |
| CN101044411A (zh) * | 2005-04-12 | 2007-09-26 | 模拟设备股份有限公司 | 用于高清晰度多媒体接口集成电路的自测电路 |
| CN103558543A (zh) * | 2013-11-20 | 2014-02-05 | 太仓思比科微电子技术有限公司 | 一种对cis芯片的量产测试方法 |
| CN105445644A (zh) * | 2015-11-18 | 2016-03-30 | 南昌欧菲生物识别技术有限公司 | 多类型芯片测试板、测试系统及测试机台 |
| CN106370999A (zh) * | 2016-09-07 | 2017-02-01 | 中国科学院上海高等研究院 | 一种基于mipi d‑phy协议的回路测试系统 |
| CN106771982A (zh) * | 2017-01-20 | 2017-05-31 | 珠海全志科技股份有限公司 | 芯片自动测试方法及系统 |
| US20190170823A1 (en) * | 2017-12-06 | 2019-06-06 | Advantest Corporation | Test apparatus and test method |
-
2021
- 2021-10-20 CN CN202111223848.7A patent/CN114062893A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4357703A (en) * | 1980-10-09 | 1982-11-02 | Control Data Corporation | Test system for LSI circuits resident on LSI chips |
| US6599764B1 (en) * | 2001-05-30 | 2003-07-29 | Altera Corporation | Isolation testing scheme for multi-die packages |
| US20050258856A1 (en) * | 2004-05-24 | 2005-11-24 | Matsushita Electric Industrial Co., Ltd. | High-speed interface circuit test module, module under high-speed interface circuit test, and high-speed interface circuit test method |
| CN101044411A (zh) * | 2005-04-12 | 2007-09-26 | 模拟设备股份有限公司 | 用于高清晰度多媒体接口集成电路的自测电路 |
| CN1858596A (zh) * | 2006-04-03 | 2006-11-08 | 华为技术有限公司 | 一种芯片通用测试装置及其构建方法 |
| CN103558543A (zh) * | 2013-11-20 | 2014-02-05 | 太仓思比科微电子技术有限公司 | 一种对cis芯片的量产测试方法 |
| CN105445644A (zh) * | 2015-11-18 | 2016-03-30 | 南昌欧菲生物识别技术有限公司 | 多类型芯片测试板、测试系统及测试机台 |
| CN106370999A (zh) * | 2016-09-07 | 2017-02-01 | 中国科学院上海高等研究院 | 一种基于mipi d‑phy协议的回路测试系统 |
| CN106771982A (zh) * | 2017-01-20 | 2017-05-31 | 珠海全志科技股份有限公司 | 芯片自动测试方法及系统 |
| US20190170823A1 (en) * | 2017-12-06 | 2019-06-06 | Advantest Corporation | Test apparatus and test method |
Non-Patent Citations (1)
| Title |
|---|
| 王莉: "HDMI1.4测试解决方案", 电信网技术, no. 9, 30 September 2010 (2010-09-30), pages 90 - 93 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023179136A1 (zh) * | 2022-03-23 | 2023-09-28 | 苏州浪潮智能科技有限公司 | 一种视频压缩系统及服务器 |
| CN118150976A (zh) * | 2024-01-22 | 2024-06-07 | 北京京瀚禹电子工程技术有限公司 | 针对多工位测试需求的ate测试资源的扩展方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7962808B2 (en) | Method and system for testing the compliance of PCIE expansion systems | |
| US7882465B2 (en) | FPGA and method and system for configuring and debugging a FPGA | |
| US7620858B2 (en) | Fabric-based high speed serial crossbar switch for ATE | |
| KR101297513B1 (ko) | 범용 프로토콜 엔진 | |
| CN104965168B (zh) | 一种用于集成电路测试的fpga配置系统及方法 | |
| CN114062893A (zh) | 多媒体接口的量产测试系统及其方法 | |
| US9918147B2 (en) | Transmission apparatus and transmission method | |
| US10175296B2 (en) | Testing a board assembly using test cards | |
| CN108897647B (zh) | 测试系统、测试方法及装置 | |
| CN106851183B (zh) | 基于fpga的多路视频处理系统及其方法 | |
| CN116008791B (zh) | 基于fpga的芯片dft测试电路、方法及测试机台 | |
| CN108919006A (zh) | 接口扩展模组、老化测试系统、老化测试方法及存储介质 | |
| CN100439934C (zh) | 一种电缆组件测试系统及装置 | |
| CN110569208A (zh) | 一种控制电路、信号控制装置、信号控制方法及系统 | |
| CN204789920U (zh) | 一种用于集成电路测试的fpga配置系统 | |
| CN108957301B (zh) | 用于可测试芯片的测试方法、装置及可测试芯片内置电路 | |
| US20100189003A1 (en) | Test apparatus and circuit apparatus | |
| CN113259205B (zh) | 一种多板卡系统内部互联接口测试方法及系统 | |
| CN113656232B (zh) | Soc芯片高速串行差分总线的系统级测试装置 | |
| CN112966335B (zh) | 接口仿真装置和自动驾驶仿真测试平台 | |
| CN116990661A (zh) | 一种芯片测试系统及芯片测试方法 | |
| CN115237094A (zh) | 一种测试装置和测试设备 | |
| CN101567809A (zh) | 用于时钟信号扩展测试的测试转接装置及测试系统 | |
| KR101284104B1 (ko) | 다중 인터페이스를 적용한 엘씨디 검사 장치 | |
| CN108155979B (zh) | 一种检测设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |