CN100439934C - 一种电缆组件测试系统及装置 - Google Patents

Abstract

本发明适用于通信领域，提供了一种电缆组件测试系统及装置，所述系统包括：主机，用于根据电缆组件的测试参数对电缆组件进行测试，输出测试结果；以及控制计算机，与所述主机相连，用于向主机提供电缆组件的测试参数，接收主机上报的测试结果；所述主机进一步包括控制模块、时钟模块、多路信号产生模块、多路误码检测模块以及连接器转接板。本发明降低了电缆组件的测试成本，提高了测试速度和测试效率。同时测试结果可以充分体现多对信号间的串扰。

Description

一种电缆组件测试系统及装置

技术领域

本发明属于通信领域，尤其涉及对电缆组件进行测试的系统以及装置。

背景技术

目前，业界对电缆组件的测试主要有指标测试和功能测试两种。指标测试主要测试电缆组件的频域，比如插入损耗(Insert loss)、回波损耗(Returnloss)、阻抗(Impedance)、串扰(Crosstalk)、线对差异(Skew)以及延时(Delay)等，使用的仪器主要是网络分析仪(Network Analyzer)。在使用网络分析仪来进行指标测试时，每次只能测试一对差分线，或者一对差分线对另外一对差分线的串扰等，不能够同时测试多对差分线，这是网络分析仪本身的特点导致的。同时，测试通道的切换效率低以及成本较高，在使用人工来切换的情况下，当电缆组件有多对差分线时，由于测量指标众多，需要切换很多次，效率很低，不适合在大规模生产测试中使用。如果使用开关矩阵来切换，如果电缆组件的差分线数量比较多，并且测试的带宽比较宽时，开关矩阵的成本非常高，同样，多通道的网络分析仪的成本也比较高，难以在实际中使用。

功能性测试主要测试电缆组件的应用情况，主要分两种，一种是测试信号通过电缆组件后的眼图(Eye diagram)，使用的仪器主要是码型发生器(PatternGenerator)和示波器；另外一种是测试信号通过电缆组件后接收的误码，使用的仪器主要有码型发生器和误码仪(Error Detector)，或者使用包含了实际应用的发送芯片和接收芯片的系统来测试。对于电缆组件中差分线数量比较多的情况下，如果要多通道一起进行测试时，则需要使用多通道的码型发生器和示波器来测试眼图，或者使用多通道的码型发生器和误码仪来测试误码，成本比较高。如果一个一个通道这样进行测试，并且在电缆的差分线对比较多的情况下，则存在人工切换带来的低效率；如果使用开关矩阵，则测试成本比较高。如果使用包含了实际应用的发送芯片和接收芯片的系统来测试，由于测试系统只能够测试特定的电缆，如果电缆组件的应用对象更换了，那么这个系统也要随之更换，并且这个系统配备的一些软件等需要进行修改，难以做到良好的通用性，客观上也造成了测试成本比较高。

综上所述，现有技术对电缆组件的测试效率低，实现成本比较高。

发明内容

本发明的目的在于解决现有技术中存在的电缆组件测试效率低、测试成本比较高的问题。

为了实现发明目的，本发明提供了一种电缆组件测试系统，所述系统包括：

主机，用于根据电缆组件的测试参数对电缆组件进行测试，输出测试结果；以及

控制计算机，与所述主机相连，用于向主机提供电缆组件的测试参数，接收主机上报的测试结果；

所述主机进一步包括控制模块、时钟模块、多路信号产生模块、多路误码检测模块以及连接器转接板，其中：

控制模块，存储电缆组件的测试参数；控制时钟模块产生特定频率的时钟信号；控制多路信号产生模块产生特定速率的多路差分信号；控制多路误码检测模块检测信号的误码；将测试结果上报给控制计算机或者通过主机将测试结果显示；

时钟模块，接收控制模块的指令，产生不同频率的时钟信号，提供给多路信号产生模块和多路误码检测模块；

多路信号产生模块，根据控制模块的指令，以及时钟模块的时钟信号，产生多路相关速率的差分信号，通过连接器转接板将所述差分信号输入到被测试的电缆组件；

连接器转接板，将多路信号产生模块输出的差分信号输入到电缆组件，并将电缆组件反馈的信号输入到多路误码检测模块；

多路误码检测模块，根据多路信号产生模块的码型信息，检测接收到的信号的误码，将测试结果上报给控制模块。

所述多路信号产生模块和多路误码检测模块通过内置多路串并转换器的现场可编程阵列芯片或者特定用途集成电路芯片实现。

所述测试参数对应相应的电缆组件，不同的电缆组件对应不同的测试参数。

所述测试参数包括电缆组件的信号连接关系、测试信号速率、多路信号产生模块输出的差分信号的差分幅度和预加重以及多路误码检测模块输入端的输入均衡参数。

当电缆组件存在一定设计余量时，在电缆组件测试中，降低所述测试参数中多路信号产生模块输出的差分信号的差分幅度和预加重，或者调整多路误码检测模块的输入均衡参数。

所述连接器转接板进一步包括电缆连接器。

为了更好地实现发明目的，本发明进一步提供了一种电缆组件测试装置，所述测试装置用于根据电缆组件的测试参数对电缆组件进行测试，输出测试结果；

所述测试装置包括控制模块、时钟模块、多路信号产生模块、多路误码检测模块以及连接器转接板，其中：

控制模块，存储电缆组件的测试参数；控制时钟模块产生特定频率的时钟信号；控制多路信号产生模块产生特定速率的多路差分信号；控制多路误码检测模块检测信号的误码；上报测试结果；

时钟模块，接收控制模块的指令，产生不同频率的时钟信号，提供给多路信号产生模块和多路误码检测模块；

多路信号产生模块，根据控制模块的指令，以及时钟模块的时钟信号，产生多路相关速率的差分信号，通过连接器转接板将所述差分信号输入到被测试的电缆组件；

连接器转接板，将多路信号产生模块输出的差分信号输入到电缆组件，并将电缆组件反馈的信号输入到多路误码检测模块；

多路误码检测模块，根据多路信号产生模块的码型信息，检测接收到的信号的误码，将测试结果上报给控制模块。

所述多路信号产生模块和多路误码检测模块通过内置多路串并转换器的现场可编程阵列芯片或者特定用途集成电路芯片实现。

所述测试参数对应相应的电缆组件，不同的电缆组件对应不同的测试参数。

所述测试参数包括电缆组件的信号连接关系、测试信号速率、多路信号产生模块输出的差分信号的差分幅度和预加重以及多路误码检测模块输入端的输入均衡参数。

当电缆组件存在一定设计余量时，在电缆组件测试中，降低所述测试参数中多路信号产生模块输出的差分信号的差分幅度和预加重，或者调整多路误码检测模块的输入均衡参数。

所述连接器转接板进一步包括电缆连接器。

本发明降低了电缆组件的测试成本，提高了测试速度和测试效率。同时测试结果可以充分体现多对信号间的串扰。

附图说明

图1是本发明提供的电缆组件测试系统的结构图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1示出了本发明提供的电缆组件测试装置的构成，主要包括主机100，以及与主机100连接通信的控制计算机200。控制计算机200通过软件界面，和主机100通信，编辑下发电缆组件的有关测试参数，接收主机100上报的测试结果，输出报表等。电缆组件包括电缆以及电缆一端或者两端的连接器。

主机100包括控制模块101、时钟模块102、多路信号产生模块103、多路误码检测模块104和连接器转接板105、106，其中：

控制模块101存储电缆组件测试的有关参数；控制时钟模块102产生特定频率的时钟信号；控制多路信号产生模块103产生特定速率的多路差分信号；控制多路误码检测模块104检测信号的误码；将测试结果上报给控制计算机200或者通过主机100的显示屏幕将测试结果显示等。

时钟模块102接收来自控制模块101的指令，产生不同频率的时钟信号，提供给多路信号产生模块103和多路误码检测模块104。

多路信号产生模块103根据控制模块101的指令，以及时钟模块102来的时钟信号，产生多路相关速率的差分信号，差分信号通过连接器转接板105到被测试的电缆组件。差分信号的码型可以根据控制模块101的指令进行配置，如伪随机比特序列(PRBS，Pseudo-Random Binary Sequence)、K28.7(一种国际标准规定的测试码)等码型，并且每路都可以设置为不同的码型。差分信号的差分幅度(Differential Swing)和预加重(Pre-Emphasis)也根据控制模块101的指令设置。

多路误码检测模块104检测多路信号的误码。多路信号产生模块103产生的多路差分信号通过连接器转接板105到被测试的电缆组件后，再通过另外一个连接器转接板106将电缆组件反馈的信号输入到多路误码检测模块104中。多路误码检测模块104根据多路信号产生模块103的码型情况，检测接收到的反馈信号的误码情况，将测试结果上报给控制模块101。多路误码检测模块104输入端的接收均衡(Equalization)可以根据控制模块101的指令进行配置。

连接器转接板105、106用于连接电缆组件到主机100的电路板，配置有电缆连接器。在本发明中，可以针对不同的电缆组件提供不同的连接器转接板。电缆连接器不同，连接器转接板也不同，同样的连接器，但是信号定义不同时，连接器转接板也不同。因此测试装置可以根据需要配备多个连接器转接板，以便满足不同的电缆组件的测试需求，具备很强的通用性。

在本发明中，电缆组件的测试参数包括电缆组件的信号连接关系、测试信号速率、多路信号产生模块103输出的差分信号的差分幅度和预加重以及多路误码检测模块104输入端的输入均衡等，这些参数和电缆组件的特性有关，不同的电缆组件测试参数不同，因此保存为不同的设置文件，存储在控制计算机200和控制模块101中。

作为本发明的一个优选实施例，考虑到电缆组件设计时的余量，在正常工作的情况下，信号通过电缆组件后在接收端是不会产生误码的，或者需要等很长时间(比如数天或者甚至数年)才产生少量误码，因此本发明在电缆组件测试参数中通过降低多路信号产生模块103输出差分信号的差分幅度和预加重，或者调整多路误码检测模块104的输入均衡来减少余量，这样在电缆组件性能不合格时(其中有一对或者多对性能不合格的差分线)就很容易产生误码，从而达到快速检测误码的目的。

在本发明中确定电缆组件测试参数的过程是由电缆组件定义得出信号连接关系，由具体应用得出测试信号速率，另外使用网络分析仪和电缆测试夹具测试出合格的被测试电缆组件的S-Parameter(S参数)，然后使用仿真软件，使用被测试电缆组件的S-Parameter、多路信号产生模块103的输出接口部分的仿真模型、多路误码检测模块104的输入接口部分的仿真模型以及连接器转接板等的仿真模型，通过仿真，找到让整个信号通道出现误码的临界点，通过这个临界点，初步确定在有多路信号产生模块103输出差分信号的差分幅度和预加重以及多路误码检测模块104的输入均衡，最后将此合格的被测试电缆组件作为被测件，放入测试装置中，使用初步确定的电缆组件测试参数来测试，根据误码测试结果再做调整，从而得出实际用于测试的电缆组件的测试参数。

在本发明中，多路信号产生模块103和多路误码检测模块104选用内置多路串并转换器(SERDES)的FPGA(Field Programmable Gate Array，现场可编程阵列)芯片。由于电缆通常是由差分线组成的，传输的信号是串行信号，因此芯片内部集成了多路的串并转换器，这些串并转换器可以起到信号发送和信号接收的作用，其输出差分信号的差分幅度和预加重以及输入端的接收均衡都可以根据需要来设置。利用FPGA芯片内部的逻辑部分，通过编程产生各种测试需要的码型，包括伪随机比特序列和其他测试码型如K28.7等，利用编程将发送的码型和接收回来的码型对比，可以判断误码率。另外也可以使用专门为此目的而设计的内置多路串并转换器的ASIC(Application-Specific IntegratedCircuit，特定用途集成电路)芯片实现上述功能，只是里面产生不同的码型和判断误码率的部分已经固定，不能够任意更改。

时钟模块102可以使用FPGA芯片的逻辑部分和外接的固定时钟源，通过对逻辑部分进行编程，产生不同频率的时钟，或者利用专门的时钟芯片，如直接数字频率合成器(DDS，Direct digital synthesis)以及数字锁相环等也可以产生不同频率的时钟。

控制模块101可以使用普通的CPU(Central Processing Unit，中央处理器)系统，如Intel公司的386EX等，通过串口等可以和控制计算机200进行通信。

连接器转接板105、106由印制电路板(PCB，Printed Circuit Board)和连接器组成的。为了便于更换，在本发明中将连接器转接板独立出来。控制模块101、时钟模块102、多路信号产生模块103和多路误码检测模块104集成到一起，使用通用的连接器，如ZD连接器(德国ENRI公司的一种连接器产品)与连接器转接板105、106连接，这样更换连接器转接板时，只需要将其直接拔出来就可以了。图1中的两个连接器转接板105、106在具体实现上可以做到同一块电路板上，即一个电路板上有两个或者两个以上的电缆连接器，这样制作更加方便，同时可以降低成本。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (12)

1、一种电缆组件测试系统，其特征在于，所述系统包括：

主机，用于根据电缆组件的测试参数对电缆组件进行测试，输出测试结果；以及

控制计算机，与所述主机相连，用于向主机提供电缆组件的测试参数，接收主机上报的测试结果；

所述主机进一步包括控制模块、时钟模块、多路信号产生模块、多路误码检测模块以及连接器转接板，其中：

控制模块，存储电缆组件的测试参数；控制时钟模块产生特定频率的时钟信号；控制多路信号产生模块产生特定速率的多路差分信号；控制多路误码检测模块检测信号的误码；将测试结果上报给控制计算机或者通过主机将测试结果显示；

时钟模块，接收控制模块的指令，产生不同频率的时钟信号，提供给多路信号产生模块和多路误码检测模块；

多路信号产生模块，根据控制模块的指令，以及时钟模块的时钟信号，产生多路相关速率的差分信号，通过连接器转接板将所述差分信号输入到被测试的电缆组件；

连接器转接板，将多路信号产生模块输出的差分信号输入到电缆组件，并将电缆组件反馈的信号输入到多路误码检测模块；

多路误码检测模块，根据多路信号产生模块的码型信息，检测接收到的信号的误码，将测试结果上报给控制模块。

2、如权利要求1所述的电缆组件测试系统，其特征在于，所述多路信号产生模块和多路误码检测模块通过内置多路串并转换器的现场可编程阵列芯片或者特定用途集成电路芯片实现。

3、如权利要求1所述的电缆组件测试系统，其特征在于，所述测试参数对应相应的电缆组件，不同的电缆组件对应不同的测试参数。

4、如权利要求1或3所述的电缆组件测试系统，其特征在于，所述测试参数包括电缆组件的信号连接关系、测试信号速率、多路信号产生模块输出的差分信号的差分幅度和预加重以及多路误码检测模块输入端的输入均衡参数。

5、如权利要求4所述电缆组件测试系统，其特征在于，当电缆组件存在一定设计余量时，在电缆组件测试中，降低所述测试参数中多路信号产生模块输出的差分信号的差分幅度和预加重，或者调整多路误码检测模块的输入均衡参数。

6、如权利要求1所述的电缆组件测试系统，其特征在于，所述连接器转接板进一步包括电缆连接器。

7、一种电缆组件测试装置，其特征在于，所述测试装置用于根据电缆组件的测试参数对电缆组件进行测试，输出测试结果；

所述测试装置包括控制模块、时钟模块、多路信号产生模块、多路误码检测模块以及连接器转接板，其中：

控制模块，存储电缆组件的测试参数；控制时钟模块产生特定频率的时钟信号；控制多路信号产生模块产生特定速率的多路差分信号；控制多路误码检测模块检测信号的误码；上报测试结果；

时钟模块，接收控制模块的指令，产生不同频率的时钟信号，提供给多路信号产生模块和多路误码检测模块；

多路信号产生模块，根据控制模块的指令，以及时钟模块的时钟信号，产生多路相关速率的差分信号，通过连接器转接板将所述差分信号输入到被测试的电缆组件；

连接器转接板，将多路信号产生模块输出的差分信号输入到电缆组件，并将电缆组件反馈的信号输入到多路误码检测模块；

多路误码检测模块，根据多路信号产生模块的码型信息，检测接收到的信号的误码，将测试结果上报给控制模块。

8、如权利要求7所述的电缆组件测试装置，其特征在于，所述多路信号产生模块和多路误码检测模块通过内置多路串并转换器的现场可编程阵列芯片或者特定用途集成电路芯片实现。

9、如权利要求7所述的电缆组件测试装置，其特征在于，所述测试参数对应相应的电缆组件，不同的电缆组件对应不同的测试参数。

10、如权利要求7所述的电缆组件测试装置，其特征在于，所述测试参数包括电缆组件的信号连接关系、测试信号速率、多路信号产生模块输出的差分信号的差分幅度和预加重以及多路误码检测模块输入端的输入均衡参数。

11、如权利要求10所述的电缆组件测试装置，其特征在于，当电缆组件存在一定设计余量时，在电缆组件测试中，降低所述测试参数中多路信号产生模块输出的差分信号的差分幅度和预加重，或者调整多路误码检测模块的输入均衡参数。

12、如权利要求7所述的电缆组件测试装置，其特征在于，所述连接器转接板进一步包括电缆连接器。