CN108919006A - 接口扩展模组、老化测试系统、老化测试方法及存储介质 - Google Patents
接口扩展模组、老化测试系统、老化测试方法及存储介质 Download PDFInfo
- Publication number
- CN108919006A CN108919006A CN201810765627.4A CN201810765627A CN108919006A CN 108919006 A CN108919006 A CN 108919006A CN 201810765627 A CN201810765627 A CN 201810765627A CN 108919006 A CN108919006 A CN 108919006A
- Authority
- CN
- China
- Prior art keywords
- test
- signal
- signals
- interface
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 544
- 230000032683 aging Effects 0.000 title claims abstract description 133
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 11
- 238000010998 test method Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 230000002431 foraging effect Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 19
- 238000005516 engineering process Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/003—Environmental or reliability tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明实施例公开了一种老化测试的接口扩展模组、老化测试系统、老化测试方法及存储介质。老化测试的接口扩展模组，包括：扩展组件，用于将老化测试设备提供的一组测试信号转换为N组控制信号，并将被测设备提供的N组第一状态信号转换为一组第二状态信号，其中，一组所述控制信号用于一个所述被测设备的老化测试控制；所述第一状态信号为所述被测设备基于老化测试的状态产生的；N为不小于2的正整数；第一端口，与所述扩展组件连接，用于与所述老化测试设备的测试接口连接，并接收所述测试信号及向所述老化测试设备提交所述第二状态信号；第二端口，与所述扩展组件连接，用于与所述被测设备连接，输出所述控制信号及接收所述第一状态信号。
Description
技术领域
本发明涉及电子技术领域但不限于电子技术领域，尤其涉及一种老化测试的接口扩展模组、老化测试系统、老化测试方法及存储介质。
背景技术
老化测试是一种利用高电压和高温来加速电气故障和筛选边缘设备的电应力测试。老化测试可由一般自动化测试设备(Automation Test Equipment，ATE)或特殊设计的老化测试设备(具有电压和温度应力能力)完成。
在相关技术中，利用老化测试设备对被测设备进行测试时(例如，对计算机闪存设备(NAND))，要不存在着测试效率低的问题，例如，单台被测设备的平均测试时间长、测试成本高等；要不存在着测试精确率低的问题，例如，在测试过程中容易出现误杀现象。
故提出一种同时能够兼顾测试效率和测试精确度的老化测试设备，是现有技术亟待解决的问题。
发明内容
本发明实施例期望提供一种老化测试的接口扩展模组、老化测试系统、老化测试方法及存储介质。
第一方面，本发明实施例提供一种老化测试的接口扩展模组，包括：
扩展组件，用于将老化测试设备提供的一组测试信号转换为N组控制信号，并将被测设备提供的N组第一状态信号转换为一组第二状态信号，其中，一组所述控制信号用于一个所述被测设备的老化测试控制；所述第一状态信号为所述被测设备基于老化测试的状态产生的；N为不小于2的正整数；
第一端口，与所述扩展组件连接，用于与所述老化测试设备的测试接口连接，并接收所述测试信号及向所述老化测试设备提交所述第二状态信号；
第二端口，与所述扩展组件连接，用于与所述被测设备连接，输出所述控制信号及接收所述第一状态信号。
在一些技术方案中，所述第二端口至少包括N组测试接口；
一组所述测试接口与一个所述被测设备连接；
所述测试接口包括：
至少一个控制引脚，用于输出所述控制信号；
至少一个状态引脚，用于接收所述第一状态信号。
在一些技术方案中，所述扩展组件，包括：
控制电路，分别与所述第一端口及所述第二端口连接，用于将一组所述测试信号转换为控制N个所述被测设备老化测试的N组控制信号；
采集电路，分别与所述第一端口及所述第二端口连接，用于通过所述第二端口获取N个所述被测设备的N组所述第一状态信号，转换所述第一状态信号，并通过所述第二端口向所述老化测试设备提交转换形成的所述第二状态信号。
在一些技术方案中，所述扩展组件，还包括：
控制寄存器，与所述控制电路连接，用于寄存所述控制信号；
和/或，
状态寄存器，与所述采集电路连接，用于寄存所述第一状态信号。
在一些技术方案中，所述第一端口包括：串行接口，用于接收所述老化测试设备提供的串行的测试信号；
所述控制电路，还包括：
串并转换子电路，与所述第一端口连接，用于将所述串行的测试信号转换为并行的测试信号；
译码子电路，与所述串并转换子电路连接，用于根据所述并行的测试信号的第一部分确定出所述串行的测试信号作用的被测设备，根据所述并行的测试信号的第二部分确定控制所述老化测试的控制状态，并根据所述串行的测试信号作用的被测设备及所述控制状态，输出所述控制信号。
在一些技术方案中，所述采集电路，包括：
接收子电路，与所述第二端口连接，用于接收被测设备并行提交的所述第一状态信号；
并串转换子电路，分别与所述第一端口及所述接收子电路连接，用于将并行的所述第一状态信号转换为串行的所述第二状态信号，并将所述第二状态信号通过所述第一端口传输给所述老化测试设备。
在一些技术方案中，所述第一端口为：
串行外设接口SPI；
或者，
集成电路总线I2C。
在一些技术方案中，所述第一端口包括：并行接口；
所述并行接口包括：
至少一个地址引脚，用于传输所述测试信号中的寻址信号，其中，所述寻址信号用于指示所述测试信号作用的被测设备；
至少一个数据引脚，用于传输所述测试信号中的数据信号，其中，所述数据信号用于供所述接口扩展模组产生控制所述老化测试的控制信号。
在一些技术方案中，所述扩展组件包括：
可编程逻辑电路；
数字集成电路。
第二方面，本发明实施例提供一种老化测试系统，包括：
老化测试设备，
接口扩展模组，与所述老化测试设备连接，为第一方面任意技术方案提供的老化测试的接口扩展模组。
第三方面，本发明实施例提供一种老化测试方法，包括：
老化测试设备产生测试信号；
老化测试的接口扩展模组将一组所述测试信号转换为N组控制信号；
将N组所述控制信号传输给N个被测设备；
接收N个所述被测设备上报的N组第一状态信号，其中，所述第一状态信号为所述被测设备基于老化测试的状态产生的；
所述老化测试的接口扩展模组将N组所述第一状态信号转换为一组第二状态信号；
将所述第二状态信号上报给所述老化测试设备。
在一些技术方案中，所述老化测试的接口扩展模组将一组所述测试信号转换为N组控制信号，包括：
所述老化测试的接口扩展模组将串行的测试信号，转换为并行的测试信号；
利用所述并行的测试信号的第一部分，确定所述串行的测试信号作用的被测设备；
利用所述并行的测试信号的第二部分，确定所述串行的测试信号的控制状态；
根据所述串行的测试信号作用的被测设备及所述控制状态，输出所述控制信号。
在一些技术方案中，所述老化测试的接口扩展模组将一组所述测试信号转换为N组控制信号，包括：
所述老化测试的接口扩展模组的至少一个地址引脚接收所述测试信号中的寻址信号；
根据所述寻址信号确定所述测试信号作用的被测设备；
所述老化测试的接口扩展模组的至少一个数据引脚接收所述测试信号中用于控制老化测试状态的数据信号；
根据所述寻址信号及所述数据信号，产生N组所述控制信号。
第四方面，本发明实施例提供一种计算机存储介质，所述计算机存储介质存储有计算机可执行指令；所述计算机可执行指令被执行后，能够实现第一方面任意技术方案提供的老化测试方法。
本发明实施例提供的技术方案中，在老化测试系统中引入了扩展老化测试设备接口数的接口扩展模组。
第一，该接口扩展模组可以将一组测试信号转换为N组控制信号，相对于相关技术中一组测试信号用于一个被测设备的老化测试，变成了一组测试信号通过扩展模组扩展后可用于N个被测设备的老化测试，即实现对老化测试设备的测试接口的扩展，以增加老化测试设备同时可控制的被测设备的个数，通过扩展的测试接口实现了多个被测设备的并行老化测试，提升了老化测试的效率。
第二，由于通过接口扩展模组的引入，第二状态信号是基于N组第一状态信号生成的，能够清楚表征基于同一组测试信号进行老化测试的每一个被测设备的老化测试的状态，故相对于相关技术中在一个测试接口直接并联包含有多个被测设备的一组被测设备，老化测试的精确度可以从一个测试接口所连接的一组被测设备，细化到了单个被测设备，如此，提升了测试精确度；避免了相关技术中一组被测设备连接到一个测试接口，若该组被测设备中任意被测设备异常就认定为该组被测设备异常导致的精确度低的问题，从而提升了测试精确度。
第三，通过接口扩展模组的引入来实现测试接口的接口数扩展，可以继续沿用相关技术中的老化测试设备，与相关技术的兼容性强且测试接口扩展的硬件成本低。
第四，通过接口扩展模组与老化测试设备的结合使用，来实现对被测设备的并行老化测试，引入的额外资源和额外功耗很少，具有老化测试开销低的特点。
附图说明
图1为本发明实施例提供的第一种老化测试的接口扩展模组的结构示意图；
图2为本发明实施例提供的第二种老化测试的接口扩展模组的结构示意图；
图3为本发明实施例提供的第三种老化测试的接口扩展模组的结构示意图；
图4为本发明实施例提供的一种老化测试系统的结构示意图；
图5为本发明实施例提供的一种老化测试方法的流程示意图；
图6为本发明实施例提供的第四种老化测试的接口扩展模组的结构示意图。
具体实施方式
以下结合说明书附图及具体实施例对本发明的技术方案做进一步的详细阐述。
如图1所示，本实施例提供一种老化测试的接口扩展模组，包括：
扩展组件101，用于将老化测试设备提供的一组测试信号转换为N组控制信号，并将被测设备提供的N组第一状态信号转换为一组第二状态信号，其中，一组所述控制信号用于一个所述被测设备的老化测试控制；所述第一状态信号为所述被测设备基于老化测试的状态产生的；N为不小于2的正整数；
第一端口102，与所述扩展组件101连接，用于与所述老化测试设备的测试接口连接，并接收所述测试信号及向所述老化测试设备提交所述第二状态信号；
第二端口103，与所述扩展组件101连接，用于与被测设备连接，输出所述控制信号及接收所述第一状态信号。
本发明实施例提供的老化测试的接口扩展模组可与所述老化测试设备连接，形成老化测试系统，以实现老化测试设备的测试接口的扩展，实现被测设备的并行老化测试。
所述老化测试设备可包括：老化测试电路和/或老化测试芯片和/或，老化测试的环境控制设备，可以提供老化测试所需的测试环境参数，该测试环境参数可包括：老化测试中所需的测试压值及测试温度值的一个或多个。
在一些实施例中，所述老化测试设备可包括：第一类电源，可以提供第一类测试电源，用于测试被测设备的第一类电路。
在另一些实施例中，所述老化测试设备还可包括：第二类电源，可以用于第二类测试电源，用于测试被测设备的第二类电路。
例如，所述第一类电源和所述第二类电源提供的电压值不同。例如，所述第一类电路可为被测对象的核心电路供电；所述第二类电路可为与所述核心电路连接的被测对象的外围电路供电，所述外围电路可包括：用于数据传输的接口电路。
所述第一/二类电源可用于提供标准的电信号，例如，提供标准的电压值，比如，1.8V、1.5V、3.3V或2.5V等标准电压。再例如，所述第一/二类电源可以提供标准电流，此处的标准的电信号可为写入到行业标准、国家标准等标准的电流值。
所述第一/二类电源也可用于提供非标准的电信号，不同厂商可以根据不同需求特定设置的非标准的电信号，以方便不同厂商根据自身的需求灵活设定电路并降低电路的设计难度。
以被测对象为NAND闪存芯片为例，所述第一类电源可包括VCC；所述第二类电源可包括VCCQ。
所述被测设备可为各种电子设备，例如，存储设备，所述存储设备可包括NAND设备等，但是具体实现时所述被测设备不限于所述存储设备，所述被测设备还可以是手机等移动设备。
所述老化测试设备包括的测试接口的数量一般是有限的，例如，所述老化测试设备的测试接口可包括：M组测试输入输出(Input Output，IO)接口，该测试IO接口可以用于老化测试设备与被测设备之间的各种数据交互，例如，前述的测试信号。若老化测试设备的测试IO接口直接连接被测设备，则一个所述老化测试设备通常最多可连接M个被测设备，如此会产生连接的被测设备少的现象，并进一步导致测试效率低的问题。若利用相关技术中一个测试IO接口同时与多个被测设备直接并联，而连接在同一个测试IO接口上的多个被测设备，可能因为其中的一个被测设备的测试失败被集体误认为测试失败，从而导致测试的误杀，进而导致测试精确率低的现象。而本发明实施例中，由于接口扩展模块的引入，可以实现M个测试接口到M*N组测试接口的转换，如此，最多可连接N*M个被测设备。如此，在本实施例中所述老化测试设备接入了接口扩展模组，该接口扩展模组中包括扩展组件101，该扩展组件101可用于实现所述老化测试设备的测试IO接口的扩展，使得所述老化测试设备一次性可连接的被测设备的数目增加，假设一组所述测试信号对应于一组测试接口，则通过扩展组件101可以将一组测试接口扩展为N组测试接口。
在同步测试模式下，老化测试的接口扩展模组可以将老化测试设备发送的一组测试信号复制成N组控制信号，同步传输给N个被测设备；实现了对N个被测设备并行老化测试。
在异步测试模式下，老化测试的接口扩展模组，可以使得老化测试设备的一个测试接口在不同时段或不同字段传输不同被测设备的控制信号，再由第二端口103分别传输给对应的被测设备，故也相当于实现了从一组分时传输或分字段传输的测试信号向N组控制信号转换。
本实施例中，一组测试信号向N组控制信号的转换，及，N组第一状态信号到一组第二状态信号的转化，可以参见各种串并信号的转换，此处就不再一一举例描述了。
在一些实施例中，所述第一端口102包含的测试接口数可等于或大于所述老化测试设备的测试接口数；所述第二端口103包含的测试接口数大于所述第一端口102包含的测试接口数，如此，第二端口103可连接的被测设备的数目大于所述老化测试设备直接连接的被测设备数，如此，就相当于对所述老化测试所包含测试接口数的扩展。
在一些实施例中，所述第二端口103连接的被测设备的数目可大于所述老化测试设备直接连接被测设备的数量，如此，可以实现老化测试设备的测试接口扩展，从而提升老化测试设备的测试效率的提升，且由于通过测试接口扩展而非简单的并联被测设备，可以精确的分辨出每一个被测设备是否通过老化测试，从而还提高了测试精准度和细致度。与此同时，在本实施例中所述老化测试设备可为现有的任意一种老化测试设备，所述接口扩展模组可以通过与现有的老化测试设备的耦合，实现对现有的老化测试设备的接口扩展，与现有技术的兼容性强，且相对于通过直接升级现有的老化测试设备具有成本低及可实现性强的特点。
在一些实施例中，所述第一端口102可与所述老化测试设备固定连接，在另一些实施例中，所述第一端口102可与所述老化测试设备可拆卸连接，例如，所述第一端口102与所述老化测试设备的测试接口可插拔，如此，可以实现一个接口扩展模组在不同应用场景下与不同的老化测试设备连接。
一组所述测试信号可包括：一个或多个测试信号。
一组第一状态信号可包括：来自同一个被测设备的一个或多个老化测试的状态信号。
一组所述第一状态信号可以指示：对应的被测设备处于老化测试状态中，老化测试成功或老化测试失败的状态信号。
在一些实施例中，所述第二端口103至少包括N组测试接口；一组所述测试接口与一个所述被测设备连接；
一组所述测试接口包括：
至少一个控制引脚，用于输出所述控制信号；
至少一个状态引脚，用于接收所述第一状态信号。
所述第二端口103包括：N组所述测试接口，如此，一组所述测试信号可被扩展组件101转换为N组并行输出的控制信号，N组第一状态信号可被扩展组件101转换为一组第二状态信号。
例如，一组所述测试接口可包括：一个控制引脚，可专门用于向被测设备输出所述控制信号，一个所述测试引脚，可用于专门采集或传输所述被测设备的第一状态信号。当然，所述控制引脚和所述状态引脚的数目可以根据老化测试需求设定，引脚的数目可为1个，也可以2个或3个等多个。
在一些实施例中，所述控制引脚可为一个传输老化测试的不同控制状态的控制信号的复合引脚，也可以是传输不同控制状态的控制信号的单一引脚。同理，所述状态引脚，可以为一个传输老化测试的不同状态的第一状态信号的复合引脚，也可以是传输不同状态的第一状态信号的单一引脚。若控制引脚为不同控制状态传输的复合引脚，则该复合引脚可以分时传输不同的控制状态的控制信号。若是单一控制状态的单一引脚，则该引脚仅用于一个控制状态的控制信号传输。
本发明实施例提供的测试信号可包括以下至少之一但不限于以下测试信号；
老化测试的开始信号，用于指示启动老化测试；
老化测试的结束信号，用于指示结束老化测试；
老化测试的中止信号，用于指示暂时停止老化测试；
老化测试的恢复信号，用于指示暂时停止的老化测试恢复；
老化测试的延时信号，用于指示延长老化测试的测试时长。
所述第二端口103为所述接口扩展模组与被测设备之间的连接接口，可用于所述接口扩展模组与所述被测设备之间的信号交互。
在一些实施例中，所述第二端口103包含的接口数或引脚数，可多于所述第一端口102包含的接口数或引脚数。例如，所述第二端口103包含的引脚数是N倍所述第一端口102包含的引脚数，如此，可以实现将一个所述老化测试设备的测试IO接口进行N倍扩展，如此，所述老化测试设备一次性可连接的被测设备可以实现由M个变成N*M个；其中，M可为所述老化测试设备的测试IO接口的数目。当然此处，仅是所述第二端口103与所述第一端口102之间关联关系的举例，具体实现不限于上述举例。
在一些实施例中，所述老化测试设备的测试模式可包括：同步测试模式和异步测试模式；
在所述同步测试模式下，连接在所述接口扩展模组的第二端口103的被测设备进行的是同步测试，如此，一个测试信号同时用于N个被测设备，N个被测设备接收到相同的用于老化测试的控制信号。
在所述异步测试模式下，连接在所述接口扩展模组的第二端口103的被测设备进行的异步测试，如此，接口扩展模组连接的多个被测设备可能处于不同的老化测试阶段或者执行的是不同的老化测试程序。
例如，老化测试设备的一个测试接口利用一组测试信号的不同字段传输不同被测设备的控制信号，如此，例如，第1比特至第P比特用于第1个被测设备，第x*p+1个比特至第(x+1)个比特用于第x个被测设备的老化测试；如此，由于分字段传输，如此不同的被测设备的所处于的老化测试的阶段是可以独立控制的，相当于实现了异步控制不同被测设备的老化测试。
如图2所示，所述扩展组件101，包括：
控制电路1011，分别与所述第一端口102及所述第二端口103连接，用于将一组所述测试信号转换为控制N个所述被测设备老化测试的N组控制信号；
采集电路1012，分别与所述第一端口102及所述第二端口103连接，用于通过所述第二端口103获取N个所述被测设备的N组所述第一状态信号，转换所述第一状态信号，并通过所述第二端口103向所述老化测试设备提交转换形成的所述第二状态信号。
所述控制电路1011，可用于将一组所述测试信号转换为N组所述控制信号，从而控制所述被测设备的老化测试，例如，控制所述老化测试的启动、中止、结束、恢复及延时等其中的一个或多个。如此，可以实现N个被测设备的老化测试的同时控制。所述N可为不小于2的正整数。
所述采集电路1012同样分别与第一端口102和第二端口103连接，能够获取被测设备的第一状态信号。
所述采集电路1012可以是被动接收所述被测设备上报的第一状态信号的被动采集电路，也可以是主动采集所述被测设备的第一状态信号的主动采集电路。
在一些实施例中，所述被测设备内部预先写入有老化测试程序；若被测设备接收到启动老化测试的控制信号，就会开始执行老化测试程序，并监控老化测试的状态，从而生成所述第一状态信号。此时，所述被测设备会主动上报所述第一状态信号，所述采集电路1012为被动采集电路。
在另一些实施例中，所述扩展组件101还包括：处理电路，分别与所述第一端口102和所述第二端口103连接，所述处理电路可以通过可编程指令的执行，控制所述第一端口102和所述第二端口103的信号传输，此外还会根据从其他设备接收的指令或者内置指令指示所述被测设备返回第一状态信号，并接收被测设备返回的第一状态信号。此时，所述采集电路1012可为主动采集电路，当然此处仅是主动采集电路的举例，具体实现不局限于此。
该第一状态信号可包括：老化测试的结果状态信号和/或老化测试的程序状态信号。
所述老化测试的结果状态信号可包括：老化测试成功的第一状态信号和/或老化测试失败的第一状态信号，此处的老化测试的结果状态信号，用于指示老化测试的结果。
所述老化测试的程序状态信号可为各种指示老化测试当前进程的第一状态信号，例如，老化测试可分为多个阶段或多个程序；所述老化测试的程序状态信号可以用于指示当前老化测试的处于哪一个阶段或哪一个程序，或指示当前老化测试通过了哪一个阶段或哪一个程序。
例如，对于存储设备而言，老化测试包括：数据写入的老化测试和数据读取的老化测试，所述老化测试的程序状态信号，可以用于指示当前是处于数据写入的老化测试阶段还是数据读取的老化测试阶段。
当然，以上仅是对第一状态信号的举例描述，具体实现不限于上述举例。
在本实施例中，所述控制电路1011可以用于老化测试设备向被测设备的第一方向的信号转换和传输；所述采集电路1012可以用于从被测设备向老化测试设备的第二方向的信号转换和传输。所述第一方向和所述第二方向为相反方向；实现老化测试设备的接口扩展，以实现老化测试效率及测试精确度的提升。
如图3所示，在一些实施例中，所述扩展组件101，还包括：
控制寄存器1013，与所述控制电路1011连接，用于寄存所述控制信号；
和/或，
状态寄存器1014，与所述采集电路1012连接，用于寄存所述第一状态信号。
在传输的过程中为了避免传输的不同步或传输的不稳定性导致的测试异常，在本实施例中所述接口扩展模组还引入了：控制寄存器1013和状态寄存器1014；所述控制寄存器1013用于寄存所述控制信号，所述状态寄存器1014用于寄存所述第一状态信号。如此，当在一个时钟周期内，若某一路控制信号传输异常，可以通过控制寄存器1013中寄存的控制信号进行再次传输。如此，在某一个时钟周期内，为了避免不同被测设备上报的第一状态信号不同步，状态寄存器1014进行第一状态信号的暂存，如此，使得不同时间上报的同一个时钟周期的第一状态信号可以集齐后被成功转换为所述第二状态信号。
例如，所述控制电路1011的输出端与所述控制寄存器1013的输入端连接，所述控制寄存器1013的输出端与所述第二端口103的输入端子连接；所述采集电路1012的输入端与所述状态寄存器1014的输出端连接；所述状态寄存器1014的输入端与所述第二端口103的输出端子连接。
在一些实施例中，所述第二端口103的输出端子可为所述控制信号的输出引脚；所述第二端口103的输入端子可为所述第一状态信号的传输引脚；但此处仅是举例说明，具体实现不局限于此。
在一些实施例中，所述扩展组件101可包括一个或多个多路转换器(multiplexer，MUX)，该多路转换器可以将一个输入信号同时转换为多个输出信号，也可以将多个输入信号转换为一路输出信号，可以实现信号的一到多和/或多到一的转换。例如，所述扩展组件101包括：第一多路转换器，用于将一路测试信号转换为多路控制信号；第二多路转换器，可以用于将多路第一状态信号转换为一路第二状态信号。
所述控制电路和/或采集电路可以由一个或多个所述多路转换器构成。
在一些实施例中，所述扩展组件101还包括：
时钟电路，用于输出时钟信号；所述时钟电路分别与所述控制寄存器1013及所述状态寄存器1014的控制端子连接，以向所述控制寄存器1013及状态寄存器1014输入所述时钟信号。所述时钟信号用于所述控制寄存器1013和所述状态寄存器1014中存储的控制信号和第一状态信号的按时钟周期的更新。例如，一个所述时钟信号可对应于一个所述时钟周期。
在一些实施例中，所述时钟电路还可以用于向所述处理电路、采集电路1012或控制电路1011输出时钟信号。
在一些实施例中，所述第一端口102包括：串行接口，用于接收所述老化测试设备提供的串行的测试信号；
所述控制电路1011，包括：
串并转换子电路，与所述第一端口102连接，用于将所述串行的测试信号转换为并行的测试信号；
译码子电路，与所述串并转换子电路连接，用于根据所述并行的测试信号的第一部分确定出所述串行的测试信号作用的被测设备，根据所述并行的测试信号的第二部分确定控制所述老化测试的控制状态，并根据所述串行的测试信号作用的被测设备及所述控制状态，输出所述控制信号。
第一部分用于被测设备的寻址，以确定测试信号所作用的被测设备；第二部分用于指示当前所需控制的控制状态。
在本实施例中，所述第一端口102包括串行接口，所述串行接口为传输串行信号的端口，所述串行端口可为：串行接口外设(SPI)或者集成电路总线(I2C)。
在本实施例中，所述SPI可为：3线SPI或4线SPI；所述3线SPI包括：用于分别传输时钟信号、选通信号及数据信号的传输线；所述4线SPI可包括：用于分别传输时钟信号、选通信号、数据信号及类型信号的传输线。
所述时钟信号可包括：用于指示通过SPI传输的信号的时钟；
选通信号可用于指示当前选通的连接在SPI的接收端的从设备。此处，主设备可为前述的老化测试设备，所述从设备可为所述被测设备。
所述数据信号可用于指示当前老化测试的控制指令。所述类型信号可以用于指示当前数据信号传输的指令还是数据。在本实施例中，所述SPI可优选为3线SPI，一方面可以满足老化测试的接口扩展需求，另一方面具有结构简单及成本低的特点。
所述I2C可包括：时钟信号和数据信号的传输线。
在一些实施例中，所述SPI的传输速率高于所述I2C的传输速率，可选地，所述第一端口102为所述SPI，以提升老化测试设备与所述接口扩展模组之间的传输速率和传输带宽，以减少因为数据传输导致的测试效率低的问题，以进一步提升老化测试的测试效率。
在一些实施例中，所述采集电路1012，包括：
接收子电路，与所述第二端口103连接，用于接收被测设备并行提交的所述第一状态信号；
并串转换子电路，分别与所述第一端口102及所述接收子电路连接，用于将并行的所述第一状态信号转换为串行的所述第二状态信号，并将所述第二状态信号通过所述第一端口102传输给所述老化测试设备。
当所述第一端口102包括的是串行接口时，在本实施例中所述采集电路1012对应地分为至少两个部分，一个是接收子电路，另一个是并串转换子电路，并串转换子电路会将多路并行信号按照一定时序和转换顺序转换为一路串行信号，并通过所述第一端口102传输给老化测试设备。例如，一路所述第一状态信号可以由1个或多个比特的来表示测试结果，将多个被测设备并行提交的多路第一状态信号，按照一定的顺序转换为一路第二状态信号提交到老化测试设备以后，老化测试设备可以根据对该一路第二状态信号的解码，知道对应的被测设备的老化测试结果，不会因为多个老化测试设备直接连接在一个测试IO接口，由于一个被测设备异常导致的测试IO接口仅能够输出一个状态导致的误杀现象，从而提升了测试精准度。
当然所述第一端口102可为各种类型的串行接口，不限于所述SPI和I2C；例如，所述串行接口还可包括：同步串行接口(Synchronous Serial Interface，SSI)等。
在一些实施例中，若所述第一端口102包含串行接口；串行接口进行信号传输时是按照时钟周期进行的，在进行串并转换时，会将一个传输周期内的预定时段内传输的信号用于寻址，另一部分作为控制信号的数据信号。例如，所述第一端口102一个时钟周期传输S个比特的数据，前Q个比特用于寻址，以确定测试信号作用的被测设备；后S-Q个比特为控制老化测试状态的数据信号自身，此处的S和Q均为不小于1的正整数；所述S大于所述Q。
在一些实施例中，所述第一端口102包括：并行接口；
所述并行接口包括：
至少一个地址引脚，用于传输所述测试信号中的寻址信号，其中，所述寻址信号用于指示所述测试信号作用的被测设备；
至少一个数据引脚，用于传输所述测试信号中的数据信号，其中，所述数据信号用于供所述扩展组件101产生控制所述老化测试的控制信号。
所述地址引脚，可以用于传输寻址信号，该寻址信号用于指示当前作用的第二端口103的传输端子，从而间接指示测试信号作用的被测设备。例如，当前第二端口103包括8个传输端子，可连接了8个被测设备。假设，地址引脚的个数为1个，则该地址引脚可以通过接收到3个二进制比特为一组的信号，每个取值分别对应指示每一个传输端子，如此，所述地址引脚在一个时钟周期内接收到3个二进制比特为一组的信号，即可确定出当前测试信号作用的传输端子。
数据引脚，用于传输测试信号的数据信号，例如，控制启动老化测试的数据信号、控制中止老化测试的数据信号等。
在本实施例中，所述第一端口102同样可为并行接口。若所述第一端口102为并行接口，所述第二端口103同样可为并行接口，不过第二端口103包含的并行接口数大于所述第一端口102的并行接口数，从而实现了测试接口的扩展。
所述并行接口为传输并行信号的接口。
在一些实施例中，所述扩展组件101可包括：
可编程逻辑电路；
数字集成电路。
在一些实施例中，该可编程逻辑电路或数字集成电路可由采集电路及控制电路构成；但是在另一些实施例中所述扩展组件101可以实现一组测试信号向N组控制信号转换、N组第一状态信号向一组第二状态信号转换的任意电路即可，不局限于控制电路和采集电路的组成。
所述可编程逻辑电路可包括：复杂可编程器件(Complex Programmable LogicDevice，CPLD)，所述CPLD可包括：可编程逻辑宏单元和/或连接不同可编程逻辑宏单元的连接矩阵单元构成。
在一些实施例中，所述可编程逻辑电路可包括：现场可编程门阵列(Field－Programmable Gate Array)。所述FPGA比CPLD集成度更高，FPGA除了包括可编程逻辑宏单元和/或连接矩阵之外，往往还包含高速接口电路，内部的随机读写存储器，锁相环，硬件乘法器等器件。FPGA和CPLD的主要区别是：FPGA在每次上电之后，需要重新进行配置初始化其电路功能。而CPLD的电路配置信息存储在内部的非易失性存储单元中，上电之后无需额外的器件对其进行重配置。
当然以上仅是CPLD和FPGA之间的差异比较的举例，具体实现时不局限于该举例。
在本实施例中，所述扩展组件采用可编程逻辑电路，具有设计简单灵活及硬件成本低的特点。
所述数字集成电路可为基于数字逻辑的电路，是基于布尔代数设计的，可包括门电路和元器件；所述门电路和所述元器件可集成在同一块半导体芯片上。
可选地，数字集成电路可分成组合逻辑电路和时序逻辑电路两大类。在组合逻辑电路中，任意时刻的输出仅取决于当时的输入，而与电路以前的工作状态无关。例如，组合逻辑电路包含的元器件可包括：编码器、译码器、数据选择器、多路分配器、数值比较器、加法器、减法器、奇偶校验器等。时序逻辑电路可为具有记忆功能的电路，例如，所述时序逻辑电路可包含存储单元电路，时序逻辑电路包含的元器件可包括寄存器、移位寄存器、计数器等。
数字集成电路同样可以用于所述老化测试设备的接口扩展。
如图4所示，本实施例提供一种老化测试系统，包括：
老化测试设备210，
接口扩展模组220，与所述老化测试设备210连接，为前述一个或多个实施例提供的接口扩展模组220。
通过接口扩展模组220的引入，可以扩展所述老化测试设备210的接口数，从而通过测试接口的扩展，提升测试效率，且通过接口扩展模组220的引入，避免多个被测设备直接并联在一个测试接口上产生的精确度低的问题，具有老化测试效率高及测试精确度高的特点，且与此同时与相关技术的兼容性强。
如图5所示，本实施例提供一种老化测试方法，包括：
步骤S110：老化测试设备产生测试信号；
步骤S120：老化测试的接口扩展模组将一组所述测试信号转换为N组控制信号；
步骤S130：将N组所述控制信号传输给N个被测设备；
步骤S140：接收N个所述被测设备上报的N组第一状态信号；其中，所述第一状态信号为所述被测设备基于老化测试的状态产生的；
步骤S150：所述老化测试的接口扩展模组将N组所述第一状态信号转换为一组第二状态信号；
步骤S160：将所述第二状态信号上报给所述老化测试设备。
在本发明实施例中，所述老化测试设备产生的测试信号不直接传输给被测设备，而是传输给接口扩展模组，先由老化测试的接口扩展模组将一组测试信号转换为N组控制信号之后，再分别传输给N个被测设备，从而利用老化测试设备的一个测试接口实现对N个被测设备的老化测试控制，从而实现老化测试的并行进行，提升测试效率。
与此同时，接口扩展模组还会将N个被测设备并行的N个第一状态信号转换为一组第二状态信号，该组第二状态信号分别指示了N个被测设备中的每一个被测设备的老化测试状态，从而实现了老化测试的单个设备精度级别的识别，减少了误杀现象，提升了测试控制精度。
在一些实施例中，所述步骤S120可包括：
所述老化测试的接口扩展模组将串行的测试信号，转换为并行的测试信号；
利用所述并行的测试信号的第一部分，确定所述串行的测试信号作用的被测设备；
利用所述并行的测试信号的第二部分，确定所述串行的测试信号的控制状态；
根据所述串行的测试信号作用的被测设备及所述控制状态，输出所述控制信号。
如此，老化测试设备输出串行的一组测试信号，被老化测试的接口扩展模组转换为并行的测试信号。然后基于并行的测试信号的第一部分，得到当前串行的测试信号作用的被测设备，基于并行的测试信号的第二部分，得到当前串行的测试信号的控制状态，从而转换为对应的并行的测试信号。
例如，所述串行的测试信号在一个时钟周期内包括X(例如，32)比特数据，其中，前Y(例如，10)个比特用于指示作用的被测设备的寻址；后X-Y(例如，22)个比特数据用于指示控制状态，如此，所述第一部分对应于前Y个比特，第二部分对应于后X-Y个比特；当然此处仅是举例，具体实现不局限于此。
在另一些实施例中，所述步骤S120可包括：
所述老化测试的接口扩展模组的至少一个地址引脚接收所述测试信号中的寻址信号；
根据所述寻址信号确定所述测试信号作用的被测设备；
所述老化测试的接口扩展模组的至少一个数据引脚接收所述测试信号中用于控制老化测试状态的数据信号；
根据所述寻址信号及所述数据信号，产生N组所述控制信号。
在本实施例中，老化测试的接口扩展模组直接从并行接口接收并行的测试信号；但是需要将接收的一组测试信号转换为N组控制信号。接收的每一组测试信号中都包括寻址信号和数据信号，本实施例中，所述寻址信号和数据信号是分别接收的。
本发明实施例还提供一种计算机存储介质，所述计算机存储介质存储有计算机可执行指令；所述计算机可执行指令被执行后，能够第一方面任意实施例提供的老化测试方法，例如，可执行图5所示的老化测试方法。
所述计算机存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质；可选地，所述计算机存储介质可为非瞬间存储介质。该计算机存储介质可为应用于CPLD内存储计算机可执行指令的存储介质，例如，闪存。
以下结合上述实施例提供一个具体示例：
示例1：
如图6所示，本示例提供一种CPLD用于扩展老化测试的测试IO接口。所述CPLD包括：
多个控制引脚，用于输出控制单个被测设备(Device Under Test，DUT)的控制信号，例如，该控制信号可以用于触发DUT启动、中止、恢复或终止内部自测试(Build-in-selfTest，BIST)；由于被测设备内部预先写入了老化测试程序，如此，被测设备可以执行所述BIST。
所述CPLD还包括：
多个状态引脚，通常情况下，所述状态引脚数与所述控制引脚数相适配，例如，一个所述状态引脚对应于一个所述控制引脚，如此，一个所述状态引脚与一个所述控制引脚组成了一组测试引脚。
例如，在一些场景中，若所述被测设备处于老化测试程序的运行中，则被测设备输出一个第一电平，老化测试成功则被测设备输出第二电平；老化测试失败被测设备将输出第三电平；所述第一电平、第二电平及所述第三电平是不同的。在一些场景下，所述状态引脚可为三态(tri-state)引脚，可以用于三种不同电平的输入。在一些情况下中，若老化测试失败，则被测设备输出所述低电平(第三电平)；老化测试成功被测设备输出高电平(第二电平)；老化测试中输出中电平(第一电平)；所述中电平的电平值高于所述低电平的电平值、低于所述高电平的电平值，此处、高、中及低是相对而言的。若多个被测设备直接并联在一个测试接口，若一个被测设备测试失败会拉低整个测试接口的电平值，从而导致误杀，而本申请实施例中通过扩展组件的第二端口分别接收第一状态信号，如此，可以避免被某一个测试失败的被测设备拉低电平的现象，从而避免了测试误杀现象，提升了老化测试的精确度。
老化测试的开销可满足如下函数关系：
C＝(t/N)*e，其中，t表示测试时间；N表示并行老化测试的被测设备数；e表示单位时间内测试总开销；C表示单台被测设备的平均测试开销。
若一个老化测试设备连接的N增大了，显然可以减少单台被测设备的平均测试开销。
在本实施例中，利用CPLD提供测试的状态引脚和控制引脚。
所述CPLD通过各种总线与老化测试设备连接，例如，通过3线SPI等等同通信总线与老化测试设备的测试接口连接和通信。
如图6所示，CPLD与老化测试设备的测试IO通道连接，该测试IO通道可包括一个或多个测试IO接口。
CPLD不仅可以实现老化测试设备的测试接口扩展，而且还可以满足老化测试过程中电压和/或温度的老化测试环境需求，且通过编程可实现灵活扩展。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或子电路可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (14)
1.一种老化测试的接口扩展模组，其特征在于，包括：
扩展组件，用于将老化测试设备提供的一组测试信号转换为N组控制信号，并将被测设备提供的N组第一状态信号转换为一组第二状态信号，其中，一组所述控制信号用于一个所述被测设备的老化测试控制；所述第一状态信号为所述被测设备基于老化测试的状态产生的；N为不小于2的正整数；
第一端口，与所述扩展组件连接，用于与所述老化测试设备的测试接口连接，并接收所述测试信号及向所述老化测试设备提交所述第二状态信号；
第二端口，与所述扩展组件连接，用于与所述被测设备连接，输出所述控制信号及接收所述第一状态信号。
2.根据权利要求1所述的接口扩展模组，其特征在于，所述第二端口至少包括N组测试接口；
一组所述测试接口与一个所述被测设备连接；
所述测试接口包括：
至少一个控制引脚，用于输出所述控制信号；
至少一个状态引脚，用于接收所述第一状态信号。
3.根据权利要求1或2所述的接口扩展模组，其特征在于，所述扩展组件，还包括：
控制电路，分别与所述第一端口及所述第二端口连接，用于将一组所述测试信号转换为控制N个所述被测设备老化测试的N组控制信号；
采集电路，分别与所述第一端口及所述第二端口连接，用于通过所述第二端口获取N个所述被测设备的N组所述第一状态信号，转换所述第一状态信号，并通过所述第二端口向所述老化测试设备提交转换形成的所述第二状态信号。
4.根据权利要求3所述的接口扩展模组，其特征在于，
所述扩展组件，还包括：
控制寄存器，与所述控制电路连接，用于寄存所述控制信号；
和/或，
状态寄存器，与所述采集电路连接，用于寄存所述第一状态信号。
5.根据权利要求3所述的接口扩展模组，其特征在于，
所述第一端口包括：串行接口，用于接收所述老化测试设备提供的串行的测试信号；
所述控制电路，还包括：
串并转换子电路，与所述第一端口连接，用于将所述串行的测试信号转换为并行的测试信号；
译码子电路，与所述串并转换子电路连接，用于根据所述并行的测试信号的第一部分确定出所述串行的测试信号作用的被测设备，根据所述并行的测试信号的第二部分确定控制所述老化测试的控制状态，并根据所述串行的测试信号作用的被测设备及所述控制状态，输出所述控制信号。
6.根据权利要求3所述的接口扩展模组，其特征在于，
所述采集电路，包括：
接收子电路，与所述第二端口连接，用于接收被测设备并行提交的所述第一状态信号；
并串转换子电路，分别与所述第一端口及所述接收子电路连接，用于将并行的所述第一状态信号转换为串行的所述第二状态信号，并将所述第二状态信号通过所述第一端口传输给所述老化测试设备。
7.根据权利要求5所述的接口扩展模组，其特征在于，
所述第一端口为：
串行外设接口SPI；
或者，
集成电路总线I2C。
8.根据权利要求1或2所述的接口扩展模组，其特征在于，
所述第一端口包括：并行接口；
所述并行接口包括：
至少一个地址引脚，用于传输所述测试信号中的寻址信号，其中，所述寻址信号用于指示所述测试信号作用的被测设备；
至少一个数据引脚，用于传输所述测试信号中的数据信号，其中，所述数据信号用于供所述接口扩展模组产生控制所述老化测试的控制信号。
9.根据权利要求1或2所述的接口扩展模组，其特征在于，
所述扩展组件包括：
可编程逻辑电路；
数字集成电路。
10.一种老化测试系统，其特征在于，包括：
老化测试设备，
接口扩展模组，与所述老化测试设备连接，为权利要求1至9任一项所提供老化测试的接口扩展模组。
11.一种老化测试方法，其特征在于，包括：
老化测试设备产生测试信号；
老化测试的接口扩展模组将一组所述测试信号转换为N组控制信号；
将N组所述控制信号传输给N个被测设备；
接收N个所述被测设备上报的N组第一状态信号，其中，所述第一状态信号为所述被测设备基于老化测试的状态产生的；
所述老化测试的接口扩展模组将N组所述第一状态信号转换为一组第二状态信号；
将所述第二状态信号上报给所述老化测试设备。
12.根据权利要求11所述的方法，其特征在于，
所述老化测试的接口扩展模组将一组所述测试信号转换为N组控制信号，包括：
所述老化测试的接口扩展模组将串行的测试信号，转换为并行的测试信号；
利用所述并行的测试信号的第一部分，确定所述串行的测试信号作用的被测设备；
利用所述并行的测试信号的第二部分，确定所述串行的测试信号的控制状态；
根据所述串行的测试信号作用的被测设备及所述控制状态，输出所述控制信号。
13.根据权利要求11所述的方法，其特征在于，
所述老化测试的接口扩展模组将一组所述测试信号转换为N组控制信号，包括：
所述老化测试的接口扩展模组的至少一个地址引脚接收所述测试信号中的寻址信号；
根据所述寻址信号确定所述测试信号作用的被测设备；
所述老化测试的接口扩展模组的至少一个数据引脚接收所述测试信号中用于控制老化测试状态的数据信号；
根据所述寻址信号及所述数据信号，产生N组所述控制信号。
14.一种计算机存储介质，所述计算机存储介质存储有计算机可执行指令；所述计算机可执行指令被执行后，能够实现权利要求11至13任一项提供的老化测试方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810765627.4A CN108919006A (zh) | 2018-07-12 | 2018-07-12 | 接口扩展模组、老化测试系统、老化测试方法及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810765627.4A CN108919006A (zh) | 2018-07-12 | 2018-07-12 | 接口扩展模组、老化测试系统、老化测试方法及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108919006A true CN108919006A (zh) | 2018-11-30 |
Family
ID=64411422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810765627.4A Pending CN108919006A (zh) | 2018-07-12 | 2018-07-12 | 接口扩展模组、老化测试系统、老化测试方法及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108919006A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110646644A (zh) * | 2019-10-09 | 2020-01-03 | 龙岩烟草工业有限责任公司 | 扩展连接器、检测系统和检测方法 |
| CN110749830A (zh) * | 2019-11-22 | 2020-02-04 | 淮南市矿用电子技术研究所 | 一种矿用锂电池组管理系统采集单元及其采集方法 |
| CN110850275A (zh) * | 2019-11-26 | 2020-02-28 | 海光信息技术有限公司 | 老化测试方法、设备及可读存储介质 |
| CN111124974A (zh) * | 2019-12-25 | 2020-05-08 | 西安易朴通讯技术有限公司 | 接口扩展装置及方法 |
| CN111913839A (zh) * | 2019-05-10 | 2020-11-10 | 合肥格易集成电路有限公司 | 一种闪存芯片的老化验证装置和系统 |
| CN113985248A (zh) * | 2021-10-26 | 2022-01-28 | 西安微电子技术研究所 | 一种PCIe交换电路的高温动态老炼系统和方法 |
| TWI773301B (zh) * | 2021-05-07 | 2022-08-01 | 華邦電子股份有限公司 | 半導體晶圓與多晶片的並行測試方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1794608A (zh) * | 2004-12-24 | 2006-06-28 | 三星电子株式会社 | 使用单个串行编程接口控制多入多出系统的方法和设备 |
| CN1979202A (zh) * | 2005-12-08 | 2007-06-13 | 上海华虹Nec电子有限公司 | 同步通讯芯片并行测试方法 |
| US20160011232A1 (en) * | 2014-07-09 | 2016-01-14 | Infineon Technologies Ag | Testing device and a circuit arrangement |
| CN105304000A (zh) * | 2015-09-23 | 2016-02-03 | 昆山龙腾光电有限公司 | 液晶显示模组老化测试系统 |
| US20160245864A1 (en) * | 2015-02-20 | 2016-08-25 | Texas Test Corporation | Automatic test apparatus for functional digital testing of multiple semiconductor integrated circuit devices |
| US20170062077A1 (en) * | 2015-08-28 | 2017-03-02 | Kabushiki Kaisha Toshiba | Memory system including test circuit |
| CN206411199U (zh) * | 2016-11-16 | 2017-08-15 | 上海移为通信技术股份有限公司 | 电子设备开关机老化测试装置 |
-
2018
- 2018-07-12 CN CN201810765627.4A patent/CN108919006A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1794608A (zh) * | 2004-12-24 | 2006-06-28 | 三星电子株式会社 | 使用单个串行编程接口控制多入多出系统的方法和设备 |
| CN1979202A (zh) * | 2005-12-08 | 2007-06-13 | 上海华虹Nec电子有限公司 | 同步通讯芯片并行测试方法 |
| US20160011232A1 (en) * | 2014-07-09 | 2016-01-14 | Infineon Technologies Ag | Testing device and a circuit arrangement |
| US20160245864A1 (en) * | 2015-02-20 | 2016-08-25 | Texas Test Corporation | Automatic test apparatus for functional digital testing of multiple semiconductor integrated circuit devices |
| CN105911462A (zh) * | 2015-02-20 | 2016-08-31 | 得克萨斯测试公司 | 用于半导体集成电路器件的功能数字测试的自动测试设备 |
| US20170062077A1 (en) * | 2015-08-28 | 2017-03-02 | Kabushiki Kaisha Toshiba | Memory system including test circuit |
| CN105304000A (zh) * | 2015-09-23 | 2016-02-03 | 昆山龙腾光电有限公司 | 液晶显示模组老化测试系统 |
| CN206411199U (zh) * | 2016-11-16 | 2017-08-15 | 上海移为通信技术股份有限公司 | 电子设备开关机老化测试装置 |
Non-Patent Citations (1)
| Title |
|---|
| 肖明清: "《自动测试概论》", 31 August 2012 * |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111913839A (zh) * | 2019-05-10 | 2020-11-10 | 合肥格易集成电路有限公司 | 一种闪存芯片的老化验证装置和系统 |
| CN110646644A (zh) * | 2019-10-09 | 2020-01-03 | 龙岩烟草工业有限责任公司 | 扩展连接器、检测系统和检测方法 |
| CN110646644B (zh) * | 2019-10-09 | 2021-11-02 | 龙岩烟草工业有限责任公司 | 扩展连接器、检测系统和检测方法 |
| CN110749830A (zh) * | 2019-11-22 | 2020-02-04 | 淮南市矿用电子技术研究所 | 一种矿用锂电池组管理系统采集单元及其采集方法 |
| CN110850275A (zh) * | 2019-11-26 | 2020-02-28 | 海光信息技术有限公司 | 老化测试方法、设备及可读存储介质 |
| CN111124974A (zh) * | 2019-12-25 | 2020-05-08 | 西安易朴通讯技术有限公司 | 接口扩展装置及方法 |
| CN111124974B (zh) * | 2019-12-25 | 2024-01-26 | 西安易朴通讯技术有限公司 | 接口扩展装置及方法 |
| TWI773301B (zh) * | 2021-05-07 | 2022-08-01 | 華邦電子股份有限公司 | 半導體晶圓與多晶片的並行測試方法 |
| US12066486B2 (en) | 2021-05-07 | 2024-08-20 | Winbond Electronics Corp. | Semiconductor wafer and multi-chip parallel testing method |
| CN113985248A (zh) * | 2021-10-26 | 2022-01-28 | 西安微电子技术研究所 | 一种PCIe交换电路的高温动态老炼系统和方法 |
| CN113985248B (zh) * | 2021-10-26 | 2023-07-11 | 西安微电子技术研究所 | 一种PCIe交换电路的高温动态老炼系统和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108919006A (zh) | 接口扩展模组、老化测试系统、老化测试方法及存储介质 | |
| CN115210589B (zh) | 一种芯片测试装置及测试方法 | |
| CN104422878B (zh) | 集成电路、操作集成电路的方法和具有集成电路的装置 | |
| US9495492B1 (en) | Implementing synchronous triggers for waveform capture in an FPGA prototyping system | |
| CN106526463B (zh) | 具扫描测试的集成电路及其测试方法 | |
| CN103376340A (zh) | 一种转接板、多平台串行测试系统及方法 | |
| CN114638183B (zh) | 一种采用单pin脚观测芯片内部多个信号的装置及方法 | |
| CN112067978A (zh) | 一种基于fpga的fpga筛选测试系统及方法 | |
| CN115078968A (zh) | 芯片测试电路、自测试芯片及芯片测试系统 | |
| CN114548027A (zh) | 在验证系统中追踪信号的方法、电子设备及存储介质 | |
| US11397841B2 (en) | Semiconductor integrated circuit, circuit designing apparatus, and circuit designing method | |
| US9904759B1 (en) | System for concurrent target diagnostics field | |
| KR20140002914A (ko) | 반도체 메모리 장치의 테스트 회로 및 이를 포함하는 반도체 메모리 시스템 | |
| CN111290891B (zh) | 计算机系统及测试计算机系统的方法 | |
| CN104090226A (zh) | 测试芯片管脚连通性的电路 | |
| US9702933B1 (en) | System and method for concurrent interconnection diagnostics field | |
| CN116990661A (zh) | 一种芯片测试系统及芯片测试方法 | |
| US7610535B2 (en) | Boundary scan connector test method capable of fully utilizing test I/O modules | |
| US11953550B2 (en) | Server JTAG component adaptive interconnection system and method | |
| CN112585486A (zh) | 扩展jtag控制器和使用扩展jtag控制器进行功能复位的方法 | |
| CN106896317B (zh) | 通过扫描测试的扫描链所执行的电路排错方法及电路排错系统 | |
| CN115017080A (zh) | 一种在fpga芯片内复用jtag管脚的电路及方法 | |
| US20030226079A1 (en) | Scan-path flip-flop circuit for integrated circuit memory | |
| CN108155979B (zh) | 一种检测设备 | |
| CN108241117B (zh) | 用于测试半导体组件之系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181130 |