CN111124974B - 接口扩展装置及方法 - Google Patents

接口扩展装置及方法 Download PDF

Info

Publication number
CN111124974B
CN111124974B CN201911357626.7A CN201911357626A CN111124974B CN 111124974 B CN111124974 B CN 111124974B CN 201911357626 A CN201911357626 A CN 201911357626A CN 111124974 B CN111124974 B CN 111124974B
Authority
CN
China
Prior art keywords
serial
pch
parallel
interface
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911357626.7A
Other languages
English (en)
Other versions
CN111124974A (zh
Inventor
李健健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Yep Telecommunication Technology Co Ltd
Original Assignee
Xian Yep Telecommunication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Yep Telecommunication Technology Co Ltd filed Critical Xian Yep Telecommunication Technology Co Ltd
Priority to CN201911357626.7A priority Critical patent/CN111124974B/zh
Publication of CN111124974A publication Critical patent/CN111124974A/zh
Application granted granted Critical
Publication of CN111124974B publication Critical patent/CN111124974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本申请实施例提供一种接口扩展装置及方法，该接口扩展装置，应用于平台控制中心PCH，包括：具有多个通用输入/输出GPIO接口的接口扩展单元和总线；所述PCH通过所述总线与所述接口扩展单元连接，所述接口扩展单元包括串行输入/并行输出寄存器和/或并行输入/串行输出寄存器，所述串行输入/并行输出寄存器用于接收所述PCH通过所述总线发送的串行信号，并将所述串行信号转换为并行信号输出，可以扩展PCH的输出信号接口；所述并行输入/串行输出寄存器用于将外部并行信号转换为串行信号，并将所述串行信号通过所述总线发送到所述PCH，可以扩展PCH的输入信号接口。

Description

接口扩展装置及方法
技术领域
本申请实施例涉及芯片技术领域，尤其涉及一种接口扩展装置及方法。
背景技术
随着科技的不断发展，计算机的普及率越来越高。在一台计算机中，主板支撑着计算机各主要硬件部件的正常运行，是计算机核心部件之一，平台控制中心(PlatformController Hub，简称PCH)芯片是主板的核心组成部分。
目前，为了减小PCH的体积，对PCH中的通用输入/输出(General-purpose input/output，简称GPIO)接口进行了缩减。例如，Intel Lewisburg PCH有259个GPIO，新一代PCH缩减到了192个GPIO。
然而，对于缩减GPIO接口数量的PCH，经常出现GPIO接口不够用的情况。
发明内容
本申请实施例提供一种接口扩展装置及方法，以解决案由PCH存在GPIO接口不够用的问题。
第一方面，本申请实施例提供一种接口扩展装置，应用于PCH，包括：具有多个GPIO接口的接口扩展单元和总线；
所述PCH通过所述总线与所述接口扩展单元连接，所述接口扩展单元包括串行输入/并行输出寄存器和/或并行输入/串行输出寄存器，所述串行输入/并行输出寄存器用于接收所述PCH通过所述总线发送的串行信号，并将所述串行信号转换为并行信号输出，所述并行输入/串行输出寄存器用于将外部并行信号转换为串行信号，并将所述串行信号通过所述总线发送到所述PCH。
在一种可能的设计中，所述总线为GPIO串行扩展器(GPIO Serial Expander，简称GSX)总线；
所述串行输入/并行输出寄存器通过所述GSX总线与所述PCH的GSX接口连接，所述串行输入/并行输出寄存器用于接收所述PCH通过所述GSX总线发送的串行GPO信号，并将所述串行GPO信号转换为并行GPO信号，以扩展所述PCH的GPO信号接口；
所述并行输入/串行输出寄存器通过所述GSX总线与所述PCH的GSX接口连接，所述并行输入/串行输出寄存器用于将外部并行GPI信号转换为串行GPI信号，并将所述串行GPI信号通过所述GSX总线发送到所述GSX接口，以扩展所述PCH的GPI信号接口。
在一种可能的设计中，所述GSX接口提供GSXOUT信号和GSXDIN信号；
所述PCH通过所述GSX接口，基于所述GSXOUT信号发送所述串行GPO信号；
所述PCH通过所述GSX接口，基于所述GSXDIN信号接收所述串行GPI信号。
在一种可能的设计中，所述PCH包括：第一寄存器，所述第一寄存器用于存储输出到所述串行输入/并行输出寄存器的数据。
在一种可能的设计中，所述PCH包括：第二寄存器，所述第二寄存器用于存储所述并行输入/串行输出寄存器输入的数据。
在一种可能的设计中，所述串行输入/并行输出寄存器为级联的74LS594串行输入/并行输出寄存器。
在一种可能的设计中，所述并行输入/串行输出寄存器为级联的74LS165A并行输入/串行输出寄存器。
在一种可能的设计中，所述接口扩展单元通过复杂可编程逻辑器件(ComplexProgrammable Logic Device，简称CPLD)模拟而成。
第二方面，本申请实施例提供一种接口扩展方法，应用于PCH，包括：
基于第一方面以及第一方面各种可能的设计所述的接口扩展装置进行接口扩展。
第三方面，本申请实施例提供一种终端，包含有第一方面以及第一方面各种可能的设计所述的接口扩展装置。
本申请实施例提供的接口扩展装置及方法，该装置应用于PCH，具有多个GPIO接口的接口扩展单元和总线，PCH通过上述总线与上述接口扩展单元连接。该接口扩展单元包括串行输入/并行输出寄存器和并行输入/串行输出寄存器中的至少一种，其中，上述串行输入/并行输出寄存器用于接收PCH通过上述总线发送的串行信号，并将该串行信号转换为并行信号输出，从而可以扩展PCH的输出信号接口；上述并行输入/串行输出寄存器用于将外部并行信号转换为串行信号，并将该串行信号通过上述总线发送到所述PCH，从而可以扩展PCH的输入信号接口，进而，解决PCH的GPIO接口不够用的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1a-图1c为本申请实施例提供的一种接口扩展装置的结构示意图；
图2为本申请实施例提供的另一种接口扩展装置的结构示意图；
图3为本申请实施例提供的再一种接口扩展装置的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请的保护的范围。
在一台计算机中，主板支撑着计算机各主要硬件部件的正常运行，是计算机核心部件之一，PCH芯片是主板的核心组成部分。
目前，为了减小PCH的体积，对PCH中的GPIO接口进行了缩减。例如，IntelLewisburg PCH有259个GPIO，新一代PCH缩减到了192个GPIO。
然而，对于缩减GPIO接口数量的PCH，经常出现GPIO接口不够用的情况。
因此，考虑到上述问题，本申请实施例提供一种接口扩展装置，该装置应用于PCH，具有多个GPIO接口的接口扩展单元和总线，PCH通过上述总线与上述接口扩展单元连接。该接口扩展单元包括串行输入/并行输出寄存器和并行输入/串行输出寄存器中的至少一种，其中，上述串行输入/并行输出寄存器用于接收PCH通过上述总线发送的串行信号，并将该串行信号转换为并行信号输出，从而可以扩展PCH的输出信号接口；上述并行输入/串行输出寄存器用于将外部并行信号转换为串行信号，并将该串行信号通过上述总线发送到所述PCH，从而可以扩展PCH的输入信号接口，进而，解决PCH的GPIO接口不够用的问题。
图1a-图1c分别为本申请实施例提供一种接口扩展装置，该装置应用于PCH，本申请实施例提供的装置具有多个GPIO接口的接口扩展单元和总线。
如图1a-图1c所示，所述PCH通过所述总线与所述接口扩展单元连接，所述接口扩展单元包括串行输入/并行输出寄存器和/或并行输入/串行输出寄存器，所述串行输入/并行输出寄存器用于接收所述PCH通过所述总线发送的串行信号，并将所述串行信号转换为并行信号输出，所述并行输入/串行输出寄存器用于将外部并行信号转换为串行信号，并将所述串行信号通过所述总线发送到所述PCH。
示例性的，图1a以接口扩展单元包括两个串行输入/并行输出寄存器为例进行说明，如图1a所示，上述接口扩展单元可以仅包括串行输入/并行输出寄存器；
图1b以接口扩展单元包括两个并行输入/串行输出寄存器为例进行说明，如图1b所示，上述接口扩展单元也可以仅包括并行输入/串行输出寄存器；
图1c以接口扩展单元包括两个串行输入/并行输出寄存器和两个并行输入/串行输出寄存器为例进行说明，如图1c所示，上述接口扩展单元还可以包括串行输入/并行输出寄存器和并行输入/串行输出寄存器。
其中，本申请实施例中可以根据实际应用场景设定串行输入/并行输出寄存器和/或并行输入/串行输出寄存器的个数，本申请实施例对此不做限定。
本申请实施例提供的接口扩展装置，具有多个GPIO接口的接口扩展单元和总线，PCH通过上述总线与上述接口扩展单元连接。该接口扩展单元包括串行输入/并行输出寄存器和并行输入/串行输出寄存器中的至少一种，其中，上述串行输入/并行输出寄存器用于接收PCH通过上述总线发送的串行信号，并将该串行信号转换为并行信号输出，从而可以扩展PCH的输出信号接口；上述并行输入/串行输出寄存器用于将外部并行信号转换为串行信号，并将该串行信号通过上述总线发送到所述PCH，从而可以扩展PCH的输入信号接口。
图2为本申请实施例提供的另一种接口扩展装置，该装置应用于PCH，如图2所示，本申请实施例提供的装置在图1a-图1c的基础上，上述总线为GSX总线。
图2实施例以上述接口扩展单元包括两个串行输入/并行输出寄存器和两个并行输入/串行输出寄存器为例进行说明，但本申请实施例对此不做限定。
所述串行输入/并行输出寄存器通过所述GSX总线与所述PCH的GSX接口连接，所述串行输入/并行输出寄存器用于接收所述PCH通过所述GSX总线发送的串行GPI信号，并将所述串行GPO信号转换为并行GPO信号，以扩展所述PCH的GPO信号接口；
所述并行输入/串行输出寄存器通过所述GSX总线与所述PCH的GSX接口连接，所述并行输入/串行输出寄存器用于将外部并行GPI信号转换为串行GPI信号，并将所述串行GPI信号通过所述GSX总线发送到所述GSX接口，以扩展所述PCH的GPI信号接口。
可选地，所述接口扩展单元通过CPLD模拟而成。
示例性的，基于verilog语言，通过CPLD程序把CPLD模拟为上述接口扩展单元中的串行输入/并行输出寄存器和/或并行输入/串行输出寄存器。
本申请实施例提供的接口扩展装置，通过串行输入/并行输出寄存器接收PCH通过GSX总线发送的串行GPO信号，并将串行信号转换为并行GPO信号，从而扩展了PCH的GPO信号接口，解决了PCH的GPO信号接口不够用的问题；通过并行输入/串行输出寄存器将外部并行GPI信号转换为串行GPI信号，并将该串行GPI信号通过GSX总线发送到GSX接口，从而扩展了PCH的GPI信号接口，解决了PCH的GPI信号接口不够用的问题。
图3为本申请实施例提供再一种接口扩展装置，该装置应用于PCH，如图3所示，本申请实施例提供的装置在上述实施例的基础上，进行了具体说明。
可选地，所述串行输入/并行输出寄存器为级联的74LS594串行输入/并行输出寄存器。
可选地，所述并行输入/串行输出寄存器为级联的74LS165A并行输入/串行输出寄存器。
图3实施例以上述接口扩展单元包括两个74LS594串行输入/并行输出寄存器和两个74LS165A并行输入/串行输出寄存器为例进行说明，但本申请实施例对此不做限定。示例性的，根据实际应用场景，上述74LS594的数量可以为1～8颗，每颗74LS594扩展8个GPO信号接口。示例性的，根据实际应用场景，上述74LS165A的数量可以为1～8颗，每颗74LS165A扩展8个GPI信号接口。
可选地，所述GSX接口提供GSXOUT信号和GSXDIN信号；
所述PCH通过所述GSX接口，基于所述GSXOUT信号发送所述串行GPO信号；
所述PCH通过所述GSX接口，基于所述GSXDIN信号接收所述串行GPI信号。
示例性的，上述GSX接口还可以提供GSXCLK信号、GSXSLOAD信号和GSXSRESET#信号；
PCH通过所述GSX接口，基于上述GSXCLK信号连接到74LS594串行输入/并行输出寄存器的SRCK引脚和/或74LS165A并行输入/串行输出寄存器的CLK引脚；
PCH通过所述GSX接口，基于上述GSXOUT信号连接到74LS594串行输入/并行输出寄存器的SER引脚；
PCH通过所述GSX接口，基于上述GSXDIN信号连接到74LS165A并行输入/串行输出寄存器的QH引脚；
PCH通过所述GSX接口，基于上述GSXSLOAD信号连接到74LS594串行输入/并行输出寄存器的RCK引脚和/或74LS165A并行输入/串行输出寄存器的引脚；
PCH通过所述GSX接口，基于上述GSXSRESET#信号连接到74LS594串行输入/并行输出寄存器的的和/>引脚。
可选地，所述PCH包括：第一寄存器，所述第一寄存器用于存储输出到所述串行输入/并行输出寄存器的数据。
可选地，所述PCH包括：第二寄存器，所述第二寄存器用于存储所述并行输入/串行输出寄存器输入的数据。
示例性的，上述第一寄存器和第二寄存器均可以为2组32位的寄存器。
本申请实施例提供的接口扩展装置，通过74LS594串行输入/并行输出寄存器接收PCH通过GSX总线发送的串行GPO信号，并将串行信号转换为并行GPO信号，从而扩展了PCH的GPO信号接口，解决了PCH的GPO信号接口不够用的问题；通过74LS165A并行输入/串行输出寄存器将外部并行GPI信号转换为串行GPI信号，并将该串行GPI信号通过GSX总线发送到GSX接口，从而扩展了PCH的GPI信号接口，解决了PCH的GPI信号接口不够用的问题。可以根据实际需要扩展出8～64个GPO和8～64个GPI。
本申请实施例还提供一种接口扩展方法，应用于PCH，基于上述实施例的接口扩展装置进行接口扩展。
本申请实施例提供的方法，其实现原理和技术效果与上述装置实施例类似，本申请实施例此处不再赘述。
本申请实施例还提供一种终端，包含有上述实施例的接口扩展装置，并通过上述实施例的接口扩展的方法实现接口扩展。
本申请实施例提供的终端，其实现原理和技术效果与上述装置实施例类似，本申请实施例此处不再赘述。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (9)

1.一种接口扩展装置，应用于平台控制中心PCH，其特征在于，包括：具有多个通用输入/输出GPIO接口的接口扩展单元和总线；
所述PCH通过所述总线与所述接口扩展单元连接，所述接口扩展单元包括串行输入/并行输出寄存器和并行输入/串行输出寄存器，所述串行输入/并行输出寄存器用于接收所述PCH通过所述总线发送的串行信号，并将所述串行信号转换为并行信号输出，所述并行输入/串行输出寄存器用于将外部并行信号转换为串行信号，并将所述串行信号通过所述总线发送到所述PCH；
所述总线为GPIO串行扩展器GSX总线；
所述串行输入/并行输出寄存器通过所述GSX总线与所述PCH的GSX接口连接，所述串行输入/并行输出寄存器用于接收所述PCH通过所述GSX总线发送的串行GPO信号，并将所述串行GPO信号转换为并行GPO信号，以扩展所述PCH的GPO信号接口；
所述并行输入/串行输出寄存器通过所述GSX总线与所述PCH的GSX接口连接，所述并行输入/串行输出寄存器用于将外部并行GPI信号转换为串行GPI信号，并将所述串行GPI信号通过所述GSX总线发送到所述GSX接口，以扩展所述PCH的GPI信号接口；
所述GSX接口提供GSXCLK信号、GSXSLOAD信号和GSXSRESET#信号；
所述PCH通过所述GSX接口，基于所述GSXCLK信号连接到74LS594串行输入/并行输出寄存器的SRCK引脚和/或74LS165A并行输入/串行输出寄存器的CLK引脚；
所述PCH通过所述GSX接口，基于所述GSXSLOAD信号连接到74LS594串行输入/并行输出寄存器的RCK引脚和/或74LS165A并行输入/串行输出寄存器的引脚；
所述PCH通过所述GSX接口，基于所述GSXSRESET#信号连接到74LS594串行输入/并行输出寄存器的的和/>引脚。
2.根据权利要求1所述的装置，其特征在于，所述GSX接口还提供GSXOUT信号和GSXDIN信号；
所述PCH通过所述GSX接口，基于所述GSXOUT信号发送所述串行GPO信号；
所述PCH通过所述GSX接口，基于所述GSXDIN信号接收所述串行GPI信号。
3.根据权利要求1所述的装置，其特征在于，所述PCH包括：第一寄存器，所述第一寄存器用于存储输出到所述串行输入/并行输出寄存器的数据。
4.根据权利要求1所述的装置，其特征在于，所述PCH包括：第二寄存器，所述第二寄存器用于存储所述并行输入/串行输出寄存器输入的数据。
5.根据权利要求1所述的装置，其特征在于，所述串行输入/并行输出寄存器为级联的74LS594串行输入/并行输出寄存器。
6.根据权利要求1所述的装置，其特征在于，所述并行输入/串行输出寄存器为级联的74LS165A并行输入/串行输出寄存器。
7.根据权利要求1所述的装置，其特征在于，所述接口扩展单元通过复杂可编程逻辑器件CPLD模拟而成。
8.一种接口扩展方法，应用于PCH，其特征在于，包括：
基于权利要求1至7中任一项所述的接口扩展装置进行接口扩展。
9.一种终端，其特征在于：包含有权利要求1至7中任一项所述的接口扩展装置。
CN201911357626.7A 2019-12-25 2019-12-25 接口扩展装置及方法 Active CN111124974B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911357626.7A CN111124974B (zh) 2019-12-25 2019-12-25 接口扩展装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911357626.7A CN111124974B (zh) 2019-12-25 2019-12-25 接口扩展装置及方法

Publications (2)

Publication Number Publication Date
CN111124974A CN111124974A (zh) 2020-05-08
CN111124974B true CN111124974B (zh) 2024-01-26

Family

ID=70502258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911357626.7A Active CN111124974B (zh) 2019-12-25 2019-12-25 接口扩展装置及方法

Country Status (1)

Country Link
CN (1) CN111124974B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303680A (zh) * 2008-06-17 2008-11-12 深圳市宏电技术股份有限公司 一种终端扩展多串口的方法和装置
CN202084028U (zh) * 2011-06-03 2011-12-21 南京理工大学 一种模块化多串口扩展装置
CN103106784A (zh) * 2013-01-31 2013-05-15 蓝标 一种水利多参数采集变送装置及方法
CN203616608U (zh) * 2013-12-30 2014-05-28 广东瑞德智能科技股份有限公司 一种端口扩展电路
CN203673397U (zh) * 2013-12-31 2014-06-25 深圳市信步科技有限公司 一种具有可扩展接口的网络视频服务器主板及其系统
CN204347812U (zh) * 2014-12-30 2015-05-20 上海师范大学 一种基于fpga的服务器存储电路
CN105045746A (zh) * 2015-09-09 2015-11-11 四川九洲电器集团有限责任公司 一种接口扩展装置
CN106294228A (zh) * 2016-08-17 2017-01-04 上海兆芯集成电路有限公司 输入输出扩展芯片以及其验证方法
CN107104737A (zh) * 2017-03-01 2017-08-29 西安微电子技术研究所 一种基于光纤互连的节点设备端口扩展系统及方法
CN107239423A (zh) * 2017-08-02 2017-10-10 湖南利能科技股份有限公司 一种基于扩展iic接口的装置
CN207148703U (zh) * 2017-08-28 2018-03-27 郑州云海信息技术有限公司 一种高性能统一存储系统主板
CN207718364U (zh) * 2018-01-09 2018-08-10 中国电子科技集团公司第二十七研究所 一种基于fpga的多路rs-422串口扩展接口
CN108919006A (zh) * 2018-07-12 2018-11-30 长江存储科技有限责任公司 接口扩展模组、老化测试系统、老化测试方法及存储介质
CN208314762U (zh) * 2018-06-27 2019-01-01 贵州浪潮英信科技有限公司 一种cpld的io扩展装置以及基于其的服务器主板和电子产品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479148A (zh) * 2010-11-30 2012-05-30 英业达股份有限公司 周边元件的输入输出端口状态的监控系统与其方法
TW201351156A (zh) * 2012-06-06 2013-12-16 Acer Inc 電子裝置及其控制方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303680A (zh) * 2008-06-17 2008-11-12 深圳市宏电技术股份有限公司 一种终端扩展多串口的方法和装置
CN202084028U (zh) * 2011-06-03 2011-12-21 南京理工大学 一种模块化多串口扩展装置
CN103106784A (zh) * 2013-01-31 2013-05-15 蓝标 一种水利多参数采集变送装置及方法
CN203616608U (zh) * 2013-12-30 2014-05-28 广东瑞德智能科技股份有限公司 一种端口扩展电路
CN203673397U (zh) * 2013-12-31 2014-06-25 深圳市信步科技有限公司 一种具有可扩展接口的网络视频服务器主板及其系统
CN204347812U (zh) * 2014-12-30 2015-05-20 上海师范大学 一种基于fpga的服务器存储电路
CN105045746A (zh) * 2015-09-09 2015-11-11 四川九洲电器集团有限责任公司 一种接口扩展装置
CN106294228A (zh) * 2016-08-17 2017-01-04 上海兆芯集成电路有限公司 输入输出扩展芯片以及其验证方法
CN107104737A (zh) * 2017-03-01 2017-08-29 西安微电子技术研究所 一种基于光纤互连的节点设备端口扩展系统及方法
CN107239423A (zh) * 2017-08-02 2017-10-10 湖南利能科技股份有限公司 一种基于扩展iic接口的装置
CN207148703U (zh) * 2017-08-28 2018-03-27 郑州云海信息技术有限公司 一种高性能统一存储系统主板
CN207718364U (zh) * 2018-01-09 2018-08-10 中国电子科技集团公司第二十七研究所 一种基于fpga的多路rs-422串口扩展接口
CN208314762U (zh) * 2018-06-27 2019-01-01 贵州浪潮英信科技有限公司 一种cpld的io扩展装置以及基于其的服务器主板和电子产品
CN108919006A (zh) * 2018-07-12 2018-11-30 长江存储科技有限责任公司 接口扩展模组、老化测试系统、老化测试方法及存储介质

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
TLC5618在测控系统中的应用;董静薇等;《微型机与应用》;20031130(第10期);全文 *
TMS320C6000系列DSP的McBSP功能扩展;方波等;《电子工程师》;20080415(第04期);全文 *
基于PCI总线的多串口扩展卡设计;王智等;《通信技术》;20090510(第05期);全文 *
带大量I/O口扩展的串行芯片GM8164及其应用;李敏, 孟臣;国外电子元器件(第01期);全文 *

Also Published As

Publication number Publication date
CN111124974A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
CN111901164B (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
CN102812433B (zh) 支持四进制加法器的查找表结构
CN110765052B (zh) 一种ahb/apb扩展总线接口、片上系统
CN105446920A (zh) 基于龙芯的fpga嵌入式计算机及其配置方法
CN110908475A (zh) 一种申威1621cpu无ich2套片服务器主板
CN110968352B (zh) 一种pcie设备的复位系统及服务器系统
CN209928414U (zh) 一种主板及计算机设备
CN103164375A (zh) 通过pci总线与计算机进行通信的多通道数模转换装置
CN111026697A (zh) 核间通信方法、系统、电子器件以及电子设备
CN108345564B (zh) 中断矩阵模块、芯片及电子设备
CN111124974B (zh) 接口扩展装置及方法
CN116932450A (zh) PCIe Retimer系统时钟架构及其工作方法
CN209560533U (zh) 一种pcie扩展卡
CN218866471U (zh) 一种基于cpu的多功能芯片电路
CN106855846A (zh) 一种基于PCIE Switch的PCIE信号扩展系统及方法
CN111274193A (zh) 数据处理装置及方法
US20090113092A1 (en) Signal converter for debugging that expands fifo capacity
CN203149572U (zh) 基于fpga芯片的eda综合实验平台
CN104331385A (zh) 一种串行外围接口的高速半硬件实现方法
CN110647487B (zh) 一种可插拔拓展卡结构下PowerPC的Local Bus接口扩展装置
CN103034613A (zh) 一种处理器间的数据通信方法及fpga设备
CN113704151B (zh) 基于TileLink总线的芯片互联架构及互联方法
CN114896185B (zh) 一种mipi接口数据收发装置及移动终端
CN111240908B (zh) 处理器接口的验证方法、验证系统、电子设备及存储介质
CN219016882U (zh) 一种基于龙芯的多接口主板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant