CN114896185B - 一种mipi接口数据收发装置及移动终端 - Google Patents

一种mipi接口数据收发装置及移动终端 Download PDF

Info

Publication number
CN114896185B
CN114896185B CN202210519182.8A CN202210519182A CN114896185B CN 114896185 B CN114896185 B CN 114896185B CN 202210519182 A CN202210519182 A CN 202210519182A CN 114896185 B CN114896185 B CN 114896185B
Authority
CN
China
Prior art keywords
mipi
module
spi module
bus
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210519182.8A
Other languages
English (en)
Other versions
CN114896185A (zh
Inventor
王锐
张齐
莫军
李建军
王亚波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangxin Microelectronics Suzhou Co ltd
Original Assignee
Guangxin Microelectronics Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangxin Microelectronics Suzhou Co ltd filed Critical Guangxin Microelectronics Suzhou Co ltd
Priority to CN202210519182.8A priority Critical patent/CN114896185B/zh
Publication of CN114896185A publication Critical patent/CN114896185A/zh
Application granted granted Critical
Publication of CN114896185B publication Critical patent/CN114896185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请涉及集成电路技术领域，公开了一种MIPI接口数据收发装置及移动终端，针对目前使用纯软件的方式解析、模拟MIPI总线信号占用大量MCU运行资源的问题，提供了一种MIPI接口数据收发装置，包括：MIPI总线、缓冲器、异或计算模块和SPI模块；本申请提供的一种MIPI接口数据收发装置，在接收外部设备发送来的MIPI信号时，通过异或计算模块得到接收时钟信号，进而利用目前MCU通常配置有的SPI模块实现MIPI信号的串并转换，以通过SPI模块等硬件装置代替MCU实现对MIPI信号的解析和模拟，释放了大量MCU的运行资源，进一步提高MCU的工作效率。

Description

一种MIPI接口数据收发装置及移动终端
技术领域
本申请涉及集成电路技术领域，特别是涉及一种MIPI接口数据收发装置及移动终端。
背景技术
在如今的信息技术和移动便携设备领域，对于实现高速显示数据传输和低功耗数据传输，已经出现了较为成熟方案，其中，一种常用的方法是使用作为显示接口规范的移动产业处理器接口(Mobile Industry Processor Interface，MIPI)联盟。市场上MIPI接口芯片技术相对成熟，但是在一些特定的应用场合，例如只需要支持低功耗模式传输的应用领域，现有的具有MIPI接口的专用处理器或专用的MIPI接口转换芯片不能满足低速低功耗的要求。所以在这种只需要支持MIPI低功耗模式数据的应用场合，目前通常通过微控制单元(Microcontroller Unit，MCU)使用纯软件的方式来实现MIPI总线信号的解析和模拟。
同时，在目前的信息技术和移动便携设备领域中，MCU或中央处理器(CentralProcessing Unit，CPU)等芯片为了提高效率，多配置有串行外设接口(Serial PeripheralInterface，SPI)模块，SPI模块是一种高速的、全双工、同步的四线总线，因其硬件功能很强且在芯片管脚上只占用四根线，所以在软件实现上以及电路集成上，都相当简单，被广泛的应用在信息技术和移动便携设备领域中。
目前通常使用的MCU通过软件的方式模拟、解析MIPI总线信号的方法，是在发送数据时使用通用输入/输出口(General-purpose input/output，GPIO)模拟MIPI总线信号进行输出，在接收数据时通过获取GPIO的边沿信息和从MCU定时器获得的MIPI时序，来解析得到数据。这种方法会占用MCU大量运行资源，极大的降低了MCU的工作效率。
所以，现在本领域的技术人员亟需要一种MIPI接口数据收发装置，解决目前使用纯软件的方式解析、模拟MIPI总线信号占用大量MCU运行资源的问题。
发明内容
本申请的目的是提供一种MIPI接口数据收发装置及移动终端，解决目前使用纯软件的方式解析、模拟MIPI总线信号占用大量MCU运行资源的问题。
为解决上述技术问题，本申请提供一种MIPI接口数据收发装置，包括：MIPI总线11、多个缓冲器12、异或计算模块13和SPI模块14；
MIPI总线11与外部设备15连接，并通过缓冲器12将MIPI总线11的两根数据线分别与SPI模块14连接，其中，MIPI总线11的其中一根数据线与缓冲器12的输入端连接，另一根数据线与另一缓冲器12的输出端连接；缓冲器12的使能端与SPI模块14连接，用于接收SPI模块14发送的方向控制信号切换MIPI总线11工作在输入状态或输出状态；异或计算模块13与MIPI总线11和SPI模块14连接，用于在MIPI总线11工作在输入模式时，将MIPI总线11发送的MIPI信号转换为接收时钟信号，并发送至SPI模块14；SPI模块14与MCU连接，用于将接收到的MIPI信号根据接收时钟信号转换为并行信号发送至MCU，以及将MCU发送来的并行信号转换为串行信号并生成发送时钟信号，一同发送至MIPI总线11。
优选地，还包括：与MIPI总线11和SPI模块14连接的与计算模块16；与计算模块16用于将MIPI信号进行与运算，以生成MIPI停止标志位并发送至SPI模块14，便于SPI模块14获知MIPI总线11是否进入停止状态。
优选地，还包括：第一延时电路17；对应的，MIPI总线11与SPI模块14连接具体为：MIPI总线11通过第一延时电路17与SPI模块14连接。
优选地，还包括：第二延时电路18；对应的，异或计算模块13与SPI模块14连接具体为：异或计算模块13通过第二延时电路18与SPI模块14连接。
优选地，第一延时电路17与第二延时电路18的延时时间相同。
优选地，第一延时电路17和第二延时电路18的结构相同，且包括：数据选择器和多个延时缓冲器；延时缓冲器的个数与数据选择器的路数对应；延时缓冲器之间串联连接，前一个延时缓冲器的输出端与后一个延时缓冲器的输入端连接；第一个延时缓冲器的输入端作为延时电路的输入端；各延时缓冲器分别连接于数据选择器的不同输入端；数据选择器的地址选择端与存储有延时信息的寄存器连接；数据选择器的输出端作为延时电路的输出端。
为解决上述技术问题，本申请还提供一种移动终端，包括上述的MIPI接口数据收发装置。
本申请提供的一种MIPI接口数据收发装置，利用目前MCU通常配置有的SPI模块实现信号的串并转换，在接收外部设备发送来的MIPI信号时，通过异或计算模块得到接收时钟信号，以便于SPI模块将MIPI信号转换为并行信号；当MCU输出信号时，SPI模块将并行信号转换为串行信号，并生成对应的发送时钟信号，发送至MIPI总线以使外部设备获取，以此实现MCU与外部设备之间的MIPI信号的交互，解决了目前针对一种只需要支持MIPI低功耗模式数据的应用场合，采取纯软件的方式使MCU解析、模拟MIPI信号带来的占用MCU大量运行资源，极大的降低了MCU的工作效率的问题。同时，本申请所提供的一种MIPI接口数据收发装置，利用了MCU原有的SPI模块实现MIPI信号的转换，将信号转换这一最复杂的操作复用原有器件来实现，进一步降低了MCU的面积。
本申请提供的一种移动终端，与上述装置对应，效果同上。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种MIPI接口数据收发装置的电路结构图；
图2为本发明提供的一种延时电路的电路结构图。
其中，11为MIPI总线，12为缓冲器，13为异或计算模块，14为SPI模块，15为外部设备，16为与计算模块，17为第一延时电路，18为第二延时电路。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。
本申请的核心是提供一种MIPI接口数据收发装置及移动终端。
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。
本申请针对一种只需要MIPI工作在低功耗模式的应用场景，如图1所示，提供一种MIPI接口数据收发装置，包括：MIPI总线11、多个缓冲器12、异或计算模块13和SPI模块14。
MIPI总线11由两根数据线组成(图1中由虚线框框出)，与外部设备15连接，并通过缓冲器12将MIPI总线11的两根线分别与SPI模块14连接，其中，MIPI总线11的其中一根线与缓冲器12的输入端连接，另一根线与另一缓冲器12的输出端连接；缓冲器12的使能端与SPI模块14连接，用于接收SPI模块14发送的方向控制信号(spi_mosi_en)切换MIPI总线11工作在输入状态或输出状态；异或计算模块13与MIPI总线11和SPI模块14连接，用于在MIPI总线11工作在输入模式时，将MIPI总线11发送的MIPI信号(mipi_dpn)转换为接收时钟信号(Rx_clk)，并发送至SPI模块14，作为SPI的内部时钟信号(spi_clk)；SPI模块14与MCU连接，用于将接收到的MIPI信号根据接收时钟信号转换为并行信号发送至MCU，以及将MCU发送来的并行信号转换为串行信号并生成发送时钟信号，一同发送至MIPI总线11。
需要进行说明的是，本实施例并未限制于缓冲器12的数量，但由于MIPI总线11包括两根数据线，所以缓冲器12一般优选为两个，对应的，不同缓冲器12与MIPI总线11的不同数据线对应连接。
其中，MIPI总线11的一根数据线与其中一个缓冲器12的输入端连接，该缓冲器12的输出端和使能端与SPI模块14连接，用于在缓冲器12的使能端接收到来自SPI模块14的方向控制信号并被使能后，使缓冲器12所处的MIPI总线11的数据线导通，数据得以从外部设备15通过MIPI总线11传输至SPI模块14中；同理，MIPI总线11的另一数据线与另一缓冲器12的输出端连接，该缓冲器12的输入端和使能端与SPI模块14连接，用于在相应的方向控制信号的控制下使得数据能从SPI模块14通过MIPI总线11传输至外部设备15，进而完成数据通过MIPI总线11于外部设备15和SPI模块14之间的双向传输。
当外部设备15向MCU输入数据时，缓冲器12在方向控制信号的控制下，将MIPI总线11切换为输入模式，也即数据流向为由外部设备15至SPI模块14。MIPI信号除去作为SPI模块14的输入信号(spi_mosi_i)被SPI模块14接收外，还被异或计算模块13通过异或计算生成时钟信号，同样被发送至SPI模块14，SPI模块14在接收到MIPI信号以及对应的时钟信号后，SPI模块14就能根据时钟信号对MIPI信号进行采样，将串行数据转换为并行数据，然后交由MCU进行处理，无需MCU通过软件形式解析MIPI信号，解放MCU的运行资源。
而当MCU向外部设备15输出数据时，MCU将SPI模块14切换为主机发送模式，对应的，MCU所发送的数据的时钟信号由SPI模块14产生，且SPI模块14输出方向控制信号控制对应的缓冲器12使得MIPI总线11的方向为由SPI模块14至外部设备15，SPI模块14发送输出信号(spi_mosi_o)至MIPI总线11。进而，完成整个MCU与外部设备15基于MIPI总线11协议的数据交互过程。
本申请提供一种MIPI接口数据收发装置，通过复用MCU原有的SPI模块14，并添加实现异或计算模块13和若干缓冲器12这类简单的硬件模块，即可实现对MIPI信号的采样，将串行数据转换为MCU可以直接处理的并行数据，从而无需MCU使用大量运行资源软件模拟、解析MIPI信号，即可实现MCU与外部设备15基于MIPI总线11协议进行数据交互，避免影响MCU的效率。
由上述可知，本申请所提供的一种MIPI接口数据收发装置是通过SPI模块14来实现对MIPI信号的采样的，但是基于MIPI协议的数据格式包含停止位，而SPI模块14无法识别停止位，会对数据的采样准确度造成一定影响。因此，本实施例提供一种优选的实施方案，如图1所示，本申请所提供的一种MIPI接口数据收发装置还包括：与MIPI总线11和SPI模块14连接的与计算模块16；与计算模块16用于将MIPI信号进行与运算，以生成MIPI停止标志位并发送至SPI模块14，便于SPI模块14获知MIPI总线11是否进入停止状态。
与计算模块16用于对接收到的MIPI信号进行与运算，如果得到的结果位为1则说明MIPI总线11进入停止状态，这一结果位作为停止标志位发送给SPI模块14，为SPI模块14转换MIPI信号为并行数据提供辅助，进一步提高SPI模块14将MIPI信号进行串并转换的准确度。
此外，由于MIPI信号存在稳定的数据段与不稳定的数据段，所以在SPI模块14对MIPI信号进行采样时，若是在稳定的数据段进行采样获取的数据准确度更高，所以，本实施例在上述实施例的基础上，如图1所示，提供一种优选的实施方案，MIPI接口数据收发装置还包括：第一延时电路17。
对应的，MIPI总线11与SPI模块14连接具体为：MIPI总线11通过第一延时电路17与SPI模块14连接。
MIPI信号流经第一延时电路17后，按照第一延时电路17预设的延时时间进行延时，使得SPI模块14在接收到MIPI信号时，可以对MIPI信号中稳定的数据段进行采样。
除去对外部设备15输入至MIPI总线11的MIPI信号进行延时外，本实施例还提供另一种优选方案，如图1所示，MIPI接口数据收发装置还包括：第二延时电路18；
对应的，异或计算模块13与SPI模块14连接具体为：异或计算模块13通过第二延时电路18与SPI模块14连接。
需要说明的是，由于第二延时电路18的目的是为了使异或计算模块13产生的时钟信号延时输入至SPI模块14中，所以第二延时电路18是设置在异或计算模块13与SPI模块14之间、还是设置在MIPI总线11与异或计算模块13之间皆可，不影响其延时功能的实现。图1所示的第二延时电路18设置于异或计算模块13与SPI模块14之间仅为一种可能的实施方式。
又由于输入至SPI模块14的MIPI信号与经过与运算得到的时钟信号对应，SPI模块14也需根据时钟信号对MIPI信号进行采样以获得并行数据，所以一种优选的方式为，第一延时电路17和第二延时电路18的延时时间相同。
进一步的，第一延时电路17和第二延时电路18的结构也可以一致。相应的，延时电路的电路结构一种优选方案如图2所示，包括：数据选择器MUX以及多个延时缓冲器(BUF_1至BUF_N)；延时缓冲器的个数与数据选择器MUX的路数对应；延时缓冲器之间串联连接，前一个延时缓冲器的输出端与后一个延时缓冲器的输入端连接；第一个延时缓冲器的输入端作为延时电路的输入端；各延时缓冲器分别连接于数据选择器MUX的不同输入端；数据选择器MUX的地址选择端与存储有延时信息的寄存器连接；数据选择器MUX的输出端作为延时电路的输出端。
具体的如图2所示，输入端(IN)作为延时电路的输入端，用于接收MIPI总线发送的MIPI信号或异或计算模块发送的时钟信号；N个缓冲器首尾串联，且每个缓冲器的输出端分别连接数据选择器MUX的一个输入端，图2中虚线部分表示还有若干缓冲器以及与数据选择器MUX对应的连接关系并未画出，但原理与画出的部分相同。因此，数据选择器MUX的不同输入端接收到的数据一致，但由于数据在发送至输入端之前流经的缓冲器的个数不同，也即到达数据选择器MUX的输入端的时间不同；数据选择器MUX的地址选择端(SEL)与存储有延时信息的寄存器或是MCU等控制器件连接，用于根据接收到的信号选通对应的通道于输出端(OUT)输出。如此，就可根据选通信号实现不同的延时效果。
另外，还需要说明的是，缓冲器的个数根据延时需要而定，而数据选择器MUX的输入路数又由缓冲器的个数而定，相应的，数据选择器MUX的地址选择端的个数和数据选择器MUX的路数相适应，例如8路数据选择器的地址选择端为3个等等。图2中由于缓冲器个数不定，对应的数据选择器MUX的路数不定、地址选择端的个数也不定，所以于图2中仅画出一端作为示意，并不限制于地址选择端的个数仅为一个。
本实施例通过使输入信号可以经过设置有不同数量的缓冲器的通道，连接于多通道数据选择器的不同输入端，从而达到数据选择器不同输入端接收到的信号一致但时间不同的效果，进而根据存储有延时信息的寄存器或是MCU等控制器件输入进数据选择器地址端的选通信号，控制某一路选通，实现延时所需的时间将信号输出的目的，进而使得SPI模块可以在MIPI信号中稳定的数据段进行采样，进一步提高SPI模块转换MIPI信号的准确性。
此外，本申请还提供一种移动终端，包含上述的MIPI接口数据收发装置，能实现上述MIPI接口数据收发装置对应的有益效果，以在一些只需要支持低功耗模式传输的应用领域中，节约MCU的资源为用户提供更好的服务。
以上对本申请所提供的一种MIPI接口数据收发装置及移动终端进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (7)

1.一种MIPI接口数据收发装置，其特征在于，包括：MIPI总线(11)、多个缓冲器(12)、异或计算模块(13)和SPI模块(14)；
所述MIPI总线(11)与外部设备(15)连接，并通过所述缓冲器(12)将所述MIPI总线(11)的两根数据线分别与所述SPI模块(14)连接，其中，所述MIPI总线(11)的其中一根数据线与所述缓冲器(12)的输入端连接，另一根数据线与另一所述缓冲器(12)的输出端连接；所述缓冲器(12)的使能端与所述SPI模块(14)连接，用于接收所述SPI模块(14)发送的方向控制信号切换所述MIPI总线(11)工作在输入状态或输出状态；所述异或计算模块(13)与所述MIPI总线(11)和所述SPI模块(14)连接，用于在所述MIPI总线(11)工作在输入模式时，将所述MIPI总线(11)发送的MIPI信号转换为接收时钟信号，并发送至所述SPI模块(14)；所述SPI模块(14)与MCU连接，用于将接收到的所述MIPI信号根据所述接收时钟信号转换为并行信号发送至所述MCU，以及将所述MCU发送来的所述并行信号转换为串行信号并生成发送时钟信号，一同发送至所述MIPI总线(11)。
2.根据权利要求1所述的MIPI接口数据收发装置，其特征在于，还包括：与所述MIPI总线(11)和所述SPI模块(14)连接的与计算模块(16)；所述与计算模块(16)用于将所述MIPI信号进行与运算，以生成MIPI停止标志位并发送至所述SPI模块(14)，便于所述SPI模块(14)获知所述MIPI总线(11)是否进入停止状态。
3.根据权利要求1所述的MIPI接口数据收发装置，其特征在于，还包括：第一延时电路(17)；
对应的，所述MIPI总线(11)与所述SPI模块(14)连接具体为：所述MIPI总线(11)通过所述第一延时电路(17)与所述SPI模块(14)连接。
4.根据权利要求3所述的MIPI接口数据收发装置，其特征在于，还包括：第二延时电路(18)；
对应的，所述异或计算模块(13)与所述SPI模块(14)连接具体为：所述异或计算模块(13)通过所述第二延时电路(18)与所述SPI模块(14)连接。
5.根据权利要求4所述的MIPI接口数据收发装置，其特征在于，所述第一延时电路(17)与所述第二延时电路(18)的延时时间相同。
6.根据权利要求4所述的MIPI接口数据收发装置，其特征在于，所述第一延时电路(17)和所述第二延时电路(18)的结构相同，且包括：数据选择器和多个延时缓冲器；
所述延时缓冲器的个数与所述数据选择器的路数对应；所述延时缓冲器之间串联连接，前一个所述延时缓冲器的输出端与后一个所述延时缓冲器的输入端连接；第一个所述延时缓冲器的输入端作为延时电路的输入端；各所述延时缓冲器分别连接于所述数据选择器的不同输入端；所述数据选择器的地址选择端与存储有延时信息的寄存器连接；所述数据选择器的输出端作为所述延时电路的输出端。
7.一种移动终端，其特征在于，包括权利要求1至6任意一项所述的MIPI接口数据收发装置。
CN202210519182.8A 2022-05-13 2022-05-13 一种mipi接口数据收发装置及移动终端 Active CN114896185B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210519182.8A CN114896185B (zh) 2022-05-13 2022-05-13 一种mipi接口数据收发装置及移动终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210519182.8A CN114896185B (zh) 2022-05-13 2022-05-13 一种mipi接口数据收发装置及移动终端

Publications (2)

Publication Number Publication Date
CN114896185A CN114896185A (zh) 2022-08-12
CN114896185B true CN114896185B (zh) 2023-10-20

Family

ID=82721181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210519182.8A Active CN114896185B (zh) 2022-05-13 2022-05-13 一种mipi接口数据收发装置及移动终端

Country Status (1)

Country Link
CN (1) CN114896185B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878234A (en) * 1996-09-10 1999-03-02 Sierra Wireless, Inc. Low power serial protocol translator for use in multi-circuit board electronic systems
KR20110062326A (ko) * 2009-12-03 2011-06-10 삼성전기주식회사 신호 인터페이스 방식 변환 장치
CN104780334A (zh) * 2015-04-30 2015-07-15 武汉精测电子技术股份有限公司 基于fpga实现的mipi lane信号串化输出的方法和装置
CN105208034A (zh) * 2015-10-09 2015-12-30 中国兵器工业集团第二一四研究所苏州研发中心 一种spi总线与can总线协议转换电路及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7024489B2 (en) * 2001-12-31 2006-04-04 Tippingpoint Technologies, Inc. System and method for disparate physical interface conversion
WO2012125504A2 (en) * 2011-03-11 2012-09-20 Skyworks Solutions, Inc. Dual mode serial/parallel interface and use thereof in improved wireless devices and switching components

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5878234A (en) * 1996-09-10 1999-03-02 Sierra Wireless, Inc. Low power serial protocol translator for use in multi-circuit board electronic systems
KR20110062326A (ko) * 2009-12-03 2011-06-10 삼성전기주식회사 신호 인터페이스 방식 변환 장치
CN104780334A (zh) * 2015-04-30 2015-07-15 武汉精测电子技术股份有限公司 基于fpga实现的mipi lane信号串化输出的方法和装置
CN105208034A (zh) * 2015-10-09 2015-12-30 中国兵器工业集团第二一四研究所苏州研发中心 一种spi总线与can总线协议转换电路及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
单片机I2C总线和SPI接口总线复用方法研究;房向荣;微电机;第44卷(第7期);全文 *

Also Published As

Publication number Publication date
CN114896185A (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
US20050210177A1 (en) Switch configurable for a plurality of communication protocols
CN111901164B (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
KR102427873B1 (ko) 수신 회로, 수신 회로의 재구성 방법 및 전자 기기
CN110855996B (zh) 一种基于fpga的图像编解码与网络传输的方法与装置
CN112540952B (zh) 具有片内并行接口的片上系统
CN107992439B (zh) 一种可扩展的数据交互方法及系统
US20070104219A1 (en) System and method to facilitate testing of rapidio components
CN114817114A (zh) 一种mipi接口、及其控制方法、装置及介质
CN114896185B (zh) 一种mipi接口数据收发装置及移动终端
Laddha et al. Implementation of serial communication using UART with configurable baud rate
CN101369191A (zh) 一种多计算机切换装置以及实现方法
JPH10276266A (ja) 交換機テスト装置
CN101599808B (zh) 一种交叉板测试方法及系统
Cao et al. Working principle and application analysis of UART
CN113422756B (zh) 验证数据传输方法、速率转换装置以及验证数据传输系统
WO2022100148A1 (zh) 一种背板通讯设备及其控制方法、存储介质
CN114860514A (zh) 半导体装置及其操作方法
CN111431973B (zh) 基于uart的面向计算机系统实践教学的程序在线下载系统和方法
KR0146326B1 (ko) 전전자 교환기용 프로세스 정합보드와 퍼스널 컴퓨터를 정합시키기 위한 인터페이스 회로
CN215987299U (zh) 网络安全设备
CN219778214U (zh) 基于飞腾平台实现无线和蓝牙功能的装置和系统
CN110046115B (zh) 一种基于大数据量高速异步传输的发送终端，接收终端，方法及系统
CN117440068A (zh) 通信板卡、级联通信协议系统、芯片测试机及其通信方法
CN110768879B (zh) 通讯控制链路
Laddha et al. A novel approach for displaying data on LCD directly from PC using FPGA

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant