CN117440068A - 通信板卡、级联通信协议系统、芯片测试机及其通信方法 - Google Patents

Abstract

本申请涉及一种通信板卡、级联通信协议系统、芯片测试机及其通信方法，通信板卡包括：处理器，用于根据从上位机获取的配置指令，生成第一类型协议数据包；主控FPGA，包括IP核和协议与数据解析模块，IP核与处理器通过第一类型协议数据线连接，协议与数据解析模块连接IP核；其中，IP核用于将第一类型协议数据包转换为数据包发送至协议与数据解析模块；协议与数据解析模块用于对数据包进行解析，得到裸数据包并输出。利用通信板卡中集成处理器直接处理数据的方式，使得上位机发出的配置指令不需要额外进行光纤接口或者网口的转换，大大提高了通信效率。

Description

通信板卡、级联通信协议系统、芯片测试机及其通信方法

技术领域

本申请涉及测试通信控制技术领域，特别是涉及一种通信板卡、级联通信协议系统、芯片测试机及其通信方法。

背景技术

在数字测试领域，尤其是高速数字测试领域，测试系统所使用的通信技术对芯片测试效率往往都具有决定性的作用。传统的半导体ATE(Automatic Test Equipment，自动测试设备)测试机，包括工业电脑、Adapter光纤板卡、光纤通信板卡和资源板卡，工业电脑与Adapter光纤板卡之间通过PCIe协议进行通信，Adapter光纤板卡再将PCIe协议转换成光纤与光纤通信板卡进行数据交互。Adapter光纤板卡作为上游的工业电脑和下游的资源板卡的中间桥梁中的一个环节，完成PCIe协议到光纤的转换，光纤通信板卡将光纤传输的协议数据进行转换后发送到各个资源板卡。

传统半导体ATE自动测试设备测试机的通信架构中，上位机发出的测试指令需要经过光纤通信板卡上游的Adapter光纤板卡的中间处理进行协议转换，才能发送到光纤通信板卡，经过中间协议转换大大影响了通信效率。

发明内容

基于此，有必要针对上述问题，提供一种可提高通信效率的通信板卡、级联通信协议系统、芯片测试机及其通信方法。

本申请的第一方面提出一种通信板卡，包括：

处理器，用于根据从上位机获取的配置指令，生成第一类型协议数据包；

主控FPGA(Field-Programmable Gate Array，即现场可编程门阵列)，包括IP核和协议与数据解析模块，所述IP核与所述处理器通过第一类型协议数据线连接，所述协议与数据解析模块连接所述IP核；

其中，所述IP核用于将所述第一类型协议数据包转换为数据包发送至所述协议与数据解析模块；所述协议与数据解析模块用于对所述数据包进行解析，得到裸数据包并输出。

在其中一个实施例中，通信板卡还包括协议与数据封装模块、资源板卡寄存器应答模块和通信应答模块，所述协议与数据封装模块连接所述IP核、所述资源板卡寄存器应答模块和所述通信应答模块；

所述协议与数据封装模块用于接收所述资源板卡寄存器应答模块或所述通信应答模块输出的应答数据，对所述应答数据进行协议封装生成应答数据包发送至所述IP核；所述IP核还用于将所述应答数据包转换为第一类型协议应答数据包发送至所述处理器。

在其中一个实施例中，通信板卡还包括通信板卡寄存器读写模块和主通信模块，所述第一类型协议数据线为PCI Express协议数据线；所述协议与数据解析模块通过第一寄存器域连接所述通信板卡寄存器读写模块，所述协议与数据解析模块通过第二寄存器域连接所述主通信模块；所述协议与数据封装模块通过第一寄存器域连接所述资源板卡寄存器应答模块，所述协议与数据封装模块通过第二寄存器域连接所述通信应答模块；

所述协议与数据解析模块将所述裸数据包发送至所述通信板卡寄存器读写模块或所述主通信模块；所述通信板卡寄存器读写模块用于根据接收的裸数据包进行寄存器读写操作，所述主通信模块用于根据接收的裸数据包生成第二类型协议数据包并输出。

在其中一个实施例中，所述主通信模块为DBUS主通信模块，所述通信应答模块为DBUS通信应答模块。

在其中一个实施例中，所述协议与数据解析模块将所述裸数据包携带的标识信息与本地标识进行对比，在所述标识信息与所述本地标识匹配时，将所述裸数据包发送至所述通信板卡寄存器读写模块，以及在所述标识信息与所述本地标识不匹配时，将所述裸数据包发送至所述主通信模块。

本申请的第二方面提出一种芯片测试机，包括上位机、背板、资源板卡、第二类型协议总线和上述的通信板卡；所述上位机与所述通信板卡的处理器网络通信，所述通信板卡的主控FPGA、所述背板以及所述资源板卡通过所述第二类型协议总线连接；所述背板接收所述主控FPGA输出的第二类型协议数据包传输至所述资源板卡，以及接收所述资源板卡输出的应答数据发送至所述主控FPGA。

在其中一个实施例中，所述资源板卡的数量为两个以上，且所述背板与所述资源板卡通过所述第二类型协议总线环形连接；各所述资源板卡接收所述背板或上一资源板卡传输的所述第二类型协议数据包，在所述第二类型协议数据包携带的标识信息与本地标识匹配时，根据所述第二类型协议数据包进行解析处理，生成应答数据传输至下一资源板卡或所述背板。

在其中一个实施例中，各所述资源板卡还用于在所述第二类型协议数据包携带的标识信息与本地标识不匹配时，将所述第二类型协议数据包传输至下一资源板卡。

在其中一个实施例中，所述第二类型协议总线为DBUS协议总线。

本申请的第三方面提出一种级联通信协议系统，包括至少两个以上的上述芯片测试机，且前后级的通信板卡中的主控FPGA相互级联。

本申请的第四方面提出一种芯片测试机的通信方法，包括：

处理器根据从上位机获取的配置指令，生成第一类型协议数据包；

主控FPGA的IP核将所述第一类型协议数据包转换为数据包，并将所述数据包发送至所述主控FPGA的协议与数据解析模块；

所述协议与数据解析模块对所述数据包进行解析，得到裸数据包并输出；

其中，所述处理器和所述主控FPGA集成于通信板卡中，所述IP核与所述处理器通过第一类型协议数据线连接，所述协议与数据解析模块连接所述IP核。

上述通信板卡、级联通信协议系统、芯片测试机及其通信方法，处理器根据从上位机获取的配置指令，生成第一类型协议数据包。主控FPGA的IP核将第一类型协议数据包转换为数据包，并将数据包发送至主控FPGA的协议与数据解析模块，协议与数据解析模块对数据包进行解析，得到裸数据包并输出。利用通信板卡中集成处理器直接处理数据的方式，使得上位机发出的配置指令不需要额外进行光纤接口或者网口的转换，大大提高了通信效率。

附图说明

图1为一个实施例中通信板卡的结构框图；

图2为另一个实施例中通信板卡的结构框图；

图3为一个实施例中通信板卡的结构原理图；

图4为一个实施例中芯片测试机的结构框图；

图5为一个实施例中芯片测试机的通信流程图；

图6为一个实施例中级联通信协议系统的结构框图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

在一个实施例中，如图1所示，提供了一种通信板卡100，包括处理器110和主控FPGA 120，主控FPGA 120包括IP核121和协议与数据解析模块122，IP核121与处理器110通过第一类型协议数据线连接，协议与数据解析模块122连接IP核121。处理器110用于根据从上位机获取的配置指令，生成第一类型协议数据包。IP核121用于将第一类型协议数据包转换为数据包发送至协议与数据解析模块122，协议与数据解析模块122用于对数据包进行解析，得到裸数据包并输出。其中，处理器110用于运行上位机程序，在接收到上位机发送的配置指令后，生成第一类型协议数据包。处理器110具体可采用X86 CPU(Central ProcessingUnit，中央处理器)模块，也可以采用其他处理模块。此外，上位机可以是个人计算机、笔记本电脑、智能手机、平板电脑、物联网设备和便携式可穿戴设备等。物联网设备可为智能音箱、智能电视、智能空调、智能车载设备等。便携式可穿戴设备可为智能手表、智能手环、头戴设备等。

具体地，第一类型协议数据线的类型并不唯一，可以是PCI Express协议数据线，也可以是其他类型协议数据线。IP核121接收的第一类型协议数据的类型不同，所转换的数据包的类型也可以对应所有不同。以第一类型协议数据线采用PCI Express协议数据线为例，则数据包可以是AXI4协议并行数据包。处理器110根据从上位机获取的配置指令，生成PCI Express协议数据包发送至主控FPGA 120的IP核121，IP核121将PCI Express协议数据包转成AXI4协议并行数据包，再由协议与数据解析模块122将AXI4协议并行数据包解析成裸数据包输出，以供后续进行数据处理。

上述通信板卡100，利用通信板卡100中集成处理器110直接处理数据的方式，使得上位机发出的配置指令不需要额外进行光纤接口或者网口的转换，大大提高了通信效率。

在一个实施例中，如图2所示，通信板卡100还包括连接协议与数据解析模块122的通信板卡寄存器读写模块123和主通信模块124，协议与数据解析模块122将裸数据包发送至通信板卡寄存器读写模块123或主通信模块124；通信板卡寄存器读写模块123用于根据接收的裸数据包进行寄存器读写操作，主通信模块124用于根据接收的裸数据包生成第二类型协议数据包并输出。同样的，第二类型协议数据包的类型也并不唯一，可以是DBUS协议数据包，也可以是其他类型的协议数据包。

具体地，协议与数据解析模块122将裸数据包携带的标识信息与本地标识进行对比，在标识信息与本地标识匹配时，将裸数据包发送至通信板卡寄存器读写模块123，以及在标识信息与本地标识不匹配时，将裸数据包发送至主通信模块124。标识信息的类型也不是唯一的，只要能起到唯一标识作用即可。例如，标识信息可采用槽位号，协议与数据解析模块122将通信板卡的槽位号作为本地标识进行保存。如果裸数据包中携带的槽位号与本地标识一致，则协议与数据解析模块122将裸数据包发送至通信板卡寄存器读写模块123，进行寄存器读写操作；如果裸数据包携带的槽位号与本地标识不一致，则协议与数据解析模块122将裸数据包发送至主通信模块124，生成第二类型协议数据包进行下发，具体可发送至资源板卡进行相关测试业务。

进一步地，通信板卡100还包括协议与数据封装模块125、资源板卡寄存器应答模块126和通信应答模块127，协议与数据封装模块125连接IP核121、资源板卡寄存器应答模块126和通信应答模块127。协议与数据封装模块125用于接收资源板卡寄存器应答模块126或通信应答模块127输出的应答数据，对应答数据进行协议封装生成应答数据包发送至IP核121；IP核121还用于将应答数据包转换为第一类型协议应答数据包发送至处理器110。处理器110还可将第一类型协议应答数据包转发至上位机进行显示，以便查看。

在一个实施例中，第一类型协议数据线为PCI Express协议数据线；协议与数据解析模块122通过第一寄存器域连接通信板卡寄存器读写模块123，协议与数据解析模块122通过第二寄存器域连接主通信模块124；协议与数据封装模块125通过第一寄存器域连接资源板卡寄存器应答模块126，协议与数据封装模块125通过第二寄存器域连接通信应答模块127。进一步地，主通信模块124为DBUS主通信模块，通信应答模块127为DBUS通信应答模块。

具体地，运行上位机程序的处理器110，与主控FPGA 120通过8通道PCI ExpressGen3接口实现数据交换，PCI Express Gen3的协议转换使用pcie3_ultrascale:4.4IP核。通过此IP核，下行方面将处理器110通过PCI Express接口发送的数据转换成标准的AXI4-Stream协议数据包(8个串行数据包转换成并行数据包)，供主控FPGA 120进行数据解析；上行方面将AXI4-Stream协议数据包转换成PCI Express协议数据包送往处理器110。

本实施例中，主控FPGA 120中使用两组BAR(Base Address Register，基地址寄存器)寄存器域：BAR0和BAR1。第一寄存器域采用BAR0寄存器域，用于传输下发到主控FPGA120的寄存器配置数据，如固件版本号、数据传输方式、起始内存地址等等。第二寄存器域采用BAR1寄存器域，用于传输通过主通信模块124下发的指令或者寄存器信息，主控FPGA 120不需要解析直接转换成DBUS协议透传即可，这样使用BAR寄存器域进行数据传输终点的区分，可以简化操作逻辑，并且对数据传输效率有进一步的提升。

进一步地，PCI Express协议中有两种数据传输方式：DMA(直接内存访问)和PIO(可编程输入输出)，DMA传输模式使用DMA控制器完成，通过内存地址的增加可以传输大量数据，并且只需要占用极少的控制器资源，非常适合测试向量或DDR存储数据等大数据量的数据传输；PIO传输模式的数据传送由控制器执行I/O端口指令来处理，需要占用大量的CPU资源，并且一次只能传输32bit数据，数据传输速度远低于DMA模式，适合于小数据量如寄存器配置数据的传输；如上所述，本申请中主控FPGA 120使用DMA模式传输数据量大的测试向量数据，使用PIO模式传输寄存器读取和配置的数据，充分发挥两种传输模式的优势，进一步提高通信效率。

如图3所示，IP核121将8路驱动的PCIE协议串行数据转成一路的AXI4协议并行数据包后，协议与数据解析模块122将AXI4并行数据包解析成裸数据包，识别出裸数据包中的槽位号。以通信板卡的槽位号为0进行举例，如果裸数据包中的槽位号为0，则通过BAR0寄存器域将裸数据包发送到通信板卡寄存器读写模块123；如果裸数据包中的槽位号是1或其他槽位号，则通过BAR1寄存器域将裸数据包发给主通信模块124。

具体地，上位机的软件通过调用用户接口下发配置指令，主控FPGA 120经过对PCIE通信协议的解析区别该指令使用的是对应的BAR寄存器域，根据不同的BAR寄存器域，主控FPGA 120所使用的解析模式不同。

其中，BAR0寄存器域只需要根据PCIE的协议解析出裸数据中的地址和数据，将读写操作命令送到通信板卡寄存器读写模块123。通信板卡寄存器读写模块123判断若是写命令，BAR0寄存器域只包括寄存器地址和配置数据，配置数据可包括DMA操作命令、版本号、乱序回读寄存器信息等。通信板卡寄存器读写模块123判断若是读命令，验证是否将裸数据读入寄存器，验证通过则返回数据送入到资源板卡寄存器应答模块126，并在协议与数据封装模块125中对数据加入PICE协议的头信息，转换成AXI4-Stream接口，再次送到ip核121转换成PCI Express协议数据，发送到处理器110。

BAR1寄存器域的数据除了恢复成裸数据外，还需要将裸数据进行协议化处理，包括在数据的头部和尾部分别增加包头和CRC校验等，再发给主通信模块124，通过DBUS总线发送到资源板卡。通信应答模块127接收资源板卡通过DBUS总线回复的应答数据，并在协议与数据封装模块125内对应答数据进行CRC核对与过滤、包头过滤等操作，最后加入PICE协议的头信息，转换成AXI4—stream接口，再次送到ip核121转换成PCI Express协议数据，发送到处理器110。

在一个实施例中，如图4所示，还提供了一种芯片测试机，包括背板200、上位机300、资源板卡、第二类型协议总线和上述的通信板卡100。上位机300与通信板卡100的处理器110网络通信，通信板卡100的主控FPGA 120、背板200以及资源板卡通过第二类型协议总线连接；背板200接收主控FPGA 120输出的第二类型协议数据包传输至资源板卡，以及接收资源板卡输出的应答数据发送至主控FPGA 120。其中，处理器110和主控FPGA 120集成在通信板卡100上，通信板卡100插在背板200上。上位机300和处理器110之间是网络协议通信，处理器110和主控FPGA 120之间是PCIE协议通信，主控FPGA 120将PCIE协议数据包转换成DUBS协议数据包，通过背板200下发至资源板卡。

资源板卡的数量可以是一个，也可以是两个以上。本实施例中，资源板卡的数量为两个以上，且背板200与资源板卡通过第二类型协议总线环形连接；各资源板卡接收背板200或上一资源板卡传输的第二类型协议数据包，在第二类型协议数据包携带的标识信息与本地标识匹配时，根据第二类型协议数据包进行解析处理，生成应答数据传输至下一资源板卡或背板200。进一步地，各资源板卡还用于在第二类型协议数据包携带的标识信息与本地标识不匹配时，将第二类型协议数据包传输至下一资源板卡。

第二类型协议总线具体为DBUS协议总线，背板200通过私有协议环形总线DBUS协议，连接通信板卡100与其他资源板卡。N个资源板卡接收DBUS协议数据包，并进行解析完成具体测试业务的资源板卡。DBUS为私有自定义环形总线，共由21对LVDS差分信号组成，包括1对差分时钟信号，以及20对差分数据信号组成，总线速率为200MHz，数据信号使用双沿采样，即上升沿、下降沿各1bit，故总线的传输速率为8Gbps。

当需要进行测试时，操作人员可通过上位机300发送配置指令启动测试，主控FPGA120接收处理器110发送的PCI Express协议数据包转换成AXI4并行数据包，进而解析成裸数据包。如果裸数据包中携带的槽位号与本地槽位号不一致，则将裸数据包转换成DBUS协议数据包，通过背板200传输给资源板卡。资源板卡返回的DBUS协议应答数据经过背板200传输给主控FPGA 120，主控FPGA 120再将应答数据转换成PCI Express协议应答数据包发送至处理器110，处理器110可将应答数据通过网络通信上传给上位机300进行显示，以便查看测试结果。

DBUS协议总线在本申请的作用是通信链路，负责将DBUS协议数据包传输至芯片测试机中的各个资源板卡，其环形传输的始末皆为通信板卡100的主控FPGA 120，主控FPGA120下发DBUS协议数据包后，在各个资源板卡中具有DBUS收发接口各一套，资源板卡在接收DBUS协议数据包并处理完成后，会顺序传输至下一个资源板卡的DBUS接口，直至返回主控FPGA 120，完成数据的环形传输。

如图5所示，芯片测试机的通信控制流程为：

1、上位机下发配置指令到通信板卡。测试上位机程序运行在通信板卡中集成的处理器上，处理器与通信板卡中主控FPGA通过PCI Express高速串行通信接口进行数据传递，将上位机所要下达的测试指令或者要访问的寄存器信息根据制定的通信协议写入到相应的字段，其中，通信板卡和每个资源板卡都具有不同的槽位号进行数据区分。

2、通信板卡中的主控FPGA收到数据包后通过槽位号进行数据过滤。若是发送给通信板卡的指令或者寄存器信息，则由该主控FPGA进行解析并处理，例如检测继电器切换、生成资源板卡的业务时钟等；若是发给其他资源板卡的数据，主控FPGA将此数据转换成私有总线DBUS协议数据包，通过背板的DBUS总线发送至其他测试资源板卡。

3、不同的资源板卡收到DBUS协议数据包后，通过字段中的槽位号进行数据过滤。槽位号匹配成功则将数据留下进行解析处理，例如检测数字信号输入输出、芯片供电等；槽位号匹配失败的数据则要根据DBUS总线协议将数据发出，供其他资源板卡解析，完成上位机到资源板卡端对端的数据交换。

4、各资源板卡发出的上行应答数据也由DBUS总线发送至通信板卡的主控FPGA，经过主控FPGA转换成PCI Express协议数据包发送至处理器，再由处理器通过网络通信上传至上位机。

在一个实施例中，如图6所示，还提供了一种级联通信协议系统，包括至少两个以上的上述芯片测试机，且前后级的通信板卡100中的主控FPGA相互级联。具体地，相邻的前后级两个芯片测试机中的主控FPGA 120相互连接，各主控FPGA 120通过背板200与对应的资源板卡连接，负责不同资源板卡的测试。最前端的芯片测试机中处理器110负责与上位机300网络通信，无需对每台芯片测试机都配置一个上位机300，提高设备利用率，降低测试成本。

在一个实施例中，还提供了一种芯片测试机的通信方法，包括：处理器根据从上位机获取的配置指令，生成第一类型协议数据包；主控FPGA的IP核将第一类型协议数据包转换为数据包，并将数据包发送至主控FPGA的协议与数据解析模块；协议与数据解析模块对数据包进行解析，得到裸数据包并输出。其中，处理器和主控FPGA集成于通信板卡中，IP核与处理器通过第一类型协议数据线连接，协议与数据解析模块连接IP核。

在一个实施例中，该通信方法还包括：通信板卡寄存器读写模块在接收到裸数据包后，根据裸数据包进行寄存器读写操作；主通信模块在接收到裸数据包后，根据裸数据包生成第二类型协议数据包并输出。

在一个实施例中，该通信方法还包括：协议与数据解析模块将裸数据包携带的标识信息与本地标识进行对比，在标识信息与本地标识匹配时，将裸数据包发送至通信板卡寄存器读写模块，以及在标识信息与本地标识不匹配时，将裸数据包发送至主通信模块。

在一个实施例中，该通信方法还包括：协议与数据封装模块接收资源板卡寄存器应答模块或通信应答模块输出的应答数据，对应答数据进行协议封装生成应答数据包发送至IP核；IP核将应答数据包转换为第一类型协议应答数据包发送至处理器。

在一个实施例中，该通信方法还包括：各资源板卡接收背板或上一资源板卡传输的第二类型协议数据包，在第二类型协议数据包携带的标识信息与本地标识匹配时，根据第二类型协议数据包进行解析处理，生成应答数据传输至下一资源板卡或背板。

在一个实施例中，该通信方法还包括：各资源板卡在第二类型协议数据包携带的标识信息与本地标识不匹配时，将第二类型协议数据包传输至下一资源板卡。

需要说明的是，上述芯片测试机的通信方法的具体实施方式，在上述通信板卡和芯片测试机中进行了详细解释说明，在此不再赘述。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种通信板卡，其特征在于，包括：

处理器，用于根据从上位机获取的配置指令，生成第一类型协议数据包；

主控FPGA，包括IP核和协议与数据解析模块，所述IP核与所述处理器通过第一类型协议数据线连接，所述协议与数据解析模块连接所述IP核；

其中，所述IP核用于将所述第一类型协议数据包转换为数据包发送至所述协议与数据解析模块；所述协议与数据解析模块用于对所述数据包进行解析，得到裸数据包并输出。

2.根据权利要求1所述的通信板卡，其特征在于，还包括协议与数据封装模块、资源板卡寄存器应答模块和通信应答模块，所述协议与数据封装模块连接所述IP核、所述资源板卡寄存器应答模块和所述通信应答模块；

所述协议与数据封装模块用于接收所述资源板卡寄存器应答模块或所述通信应答模块输出的应答数据，对所述应答数据进行协议封装生成应答数据包发送至所述IP核；所述IP核还用于将所述应答数据包转换为第一类型协议应答数据包发送至所述处理器。

3.根据权利要求2所述的通信板卡，其特征在于，还包括通信板卡寄存器读写模块和主通信模块，所述第一类型协议数据线为PCI Express协议数据线；所述协议与数据解析模块通过第一寄存器域连接所述通信板卡寄存器读写模块，所述协议与数据解析模块通过第二寄存器域连接所述主通信模块；所述协议与数据封装模块通过第一寄存器域连接所述资源板卡寄存器应答模块，所述协议与数据封装模块通过第二寄存器域连接所述通信应答模块；

所述协议与数据解析模块将所述裸数据包发送至所述通信板卡寄存器读写模块或所述主通信模块；所述通信板卡寄存器读写模块用于根据接收的裸数据包进行寄存器读写操作，所述主通信模块用于根据接收的裸数据包生成第二类型协议数据包并输出。

4.根据权利要求3所述的通信板卡，其特征在于，所述主通信模块为DBUS主通信模块，所述通信应答模块为DBUS通信应答模块。

5.根据权利要求3所述的通信板卡，其特征在于，所述协议与数据解析模块将所述裸数据包携带的标识信息与本地标识进行对比，在所述标识信息与所述本地标识匹配时，将所述裸数据包发送至所述通信板卡寄存器读写模块，以及在所述标识信息与所述本地标识不匹配时，将所述裸数据包发送至所述通信模块。

6.一种芯片测试机，其特征在于，包括上位机、背板、资源板卡、第二类型协议总线和权利要求1-5任意一项所述的通信板卡；所述上位机与所述通信板卡的处理器网络通信，所述通信板卡的主控FPGA、所述背板以及所述资源板卡通过所述第二类型协议总线连接；所述背板接收所述主控FPGA输出的第二类型协议数据包传输至所述资源板卡，以及接收所述资源板卡输出的应答数据发送至所述主控FPGA。

7.根据权利要求6所述的芯片测试机，其特征在于，所述资源板卡的数量为两个以上，且所述背板与所述资源板卡通过所述第二类型协议总线环形连接；各所述资源板卡接收所述背板或上一资源板卡传输的所述第二类型协议数据包，在所述第二类型协议数据包携带的标识信息与本地标识匹配时，根据所述第二类型协议数据包进行解析处理，生成应答数据传输至下一资源板卡或所述背板。

8.根据权利要求6所述的芯片测试机，其特征在于，各所述资源板卡还用于在所述第二类型协议数据包携带的标识信息与本地标识不匹配时，将所述第二类型协议数据包传输至下一资源板卡。

9.根据权利要求6-8任意一项所述的芯片测试机，其特征在于，所述第二类型协议总线为DBUS协议总线。

10.一种级联通信协议系统，其特征在于，包括至少两个以上的权利要求6-9任意一项所述的芯片测试机，且前后级的通信板卡中的主控FPGA相互级联。

11.一种芯片测试机的通信方法，其特征在于，包括：

处理器根据从上位机获取的配置指令，生成第一类型协议数据包；

主控FPGA的IP核将所述第一类型协议数据包转换为数据包，并将所述数据包发送至所述主控FPGA的协议与数据解析模块；

所述协议与数据解析模块对所述数据包进行解析，得到裸数据包并输出；

其中，所述处理器和所述主控FPGA集成于通信板卡中，所述IP核与所述处理器通过第一类型协议数据线连接，所述协议与数据解析模块连接所述IP核。