CN100460876C - 测试系统及其数据接口转换装置 - Google Patents

Abstract

一种数据接口转换装置，用于连接一待测试电路板与一计算机，计算机具有一周边总线并存储有一测试数据，数据接口转换装置包含一第一收发电路、一缓冲电路及一第二收发电路。第一收发电路与周边总线连接以接收测试数据。缓冲电路与第一收发电路连接以存储测试数据。第二收发电路与缓冲电路连接以输出测试数据至待测试电路板，其中第一收发电路的传输速率大于第二收发电路的传输速率。

Description

测试系统及其数据接口转换装置

技术领域

本发明涉及一种测试系统及其转换装置，特别涉及一种提升计算机与待测试电路板之间的传输速度的测试系统及其数据接口转换装置。

背景技术

随着信息时代的来临，藉由各种电路板的设计可创造出各种功能的电子产品，例如主机板、显示卡及声卡等。当电路板被设计出来之后，设计人员必须再对电路板进行测试以及进行后续除错(debug)的步骤以确保其功能的正确性。在目前的技术中，电路板内建有RS232接口以方便与测试端沟通。

请参照图1所示，现有的测试系统1包含一计算机11、一RS232传输线12及一待测试电路板13。计算机11具有一第一缓存器112，用以产生一测试指令111。接着通过RS232传输线12与待测试电路板13电性连接，以将存储在第一缓存器112中的测试指令111输出至待测试电路板13。然后待测试电路板13执行测试指令111，以产生一测试结果131，而待测试电路板13具有一第二缓存器132，用以存储测试结果131。最后，待测试电路13通过RS232传输线12将存储在第二缓存器132中的测试结果131传输至计算机11，俾使开发人员得以在计算机11得知待测试电路板13是否可以正常运作。

请参照图2所示，现有的测试系统1更包含另一RS232传输线12’及一电压转换板14。其中RS232传输线12分别与计算机11及电压转换板14电性连接，且另一RS232传输线12’分别与电压转换板14及待测试电路板13电性连接。电压转换板14是用来将计算机11所输出的测试指令111的电压值转换为适合输入待测试电路板13的电压值。例如计算机11通过RS232传输线12，以12V电压值传输测试指令111至电压转换板14。接着电压转换板14通过RS232传输线12’，以5V电压值传输测试指令111至待测试电路13。

另外，由于计算机11与待测试电路板13之间使用RS232传输接口，使得数据的传输速度无法有效的提升。在一般状况下，计算机11与待测试电路板13间的RS232传输线12的传输速度为57600bps。当测试结果131的数据量较大时，使得存储在第二缓存器132中的测试结果131无法全部实时地传输回计算机11。而且在测试的过程中，第二缓存器132不断地被测试电路板13覆写，因而测试结果131会被其它数据覆盖，亦无法长久地存储在第二缓存器132。若不及时地自第二缓存器132传送出测试结果131至计算机11，则计算机11无法取得正确完整的测试结果131，因而导致测试人员无法实时掌控测试结果131，同时亦无法掌握待测试电路板13的运作情况，因而减缓产品开发的速度。若能提升计算机11与待测试电路板13之间的传输速度，便可将存储在第二缓存器132中的测试结果131，实时地传输回计算机11，使计算机11有效地取得正确完整的测试结果131。

因此，如何提供一种能够解决上述问题的测试系统及其数据接口转换装置，实属当前重要课题之一。

发明内容

有鉴于上述课题，本发明的目的为提供一种可以提升计算机与待测试电路板之间的传输速度的测试系统及其数据接口转换装置。

缘是，为达上述目的，依本发明的数据接口转换装置用于连接一待测试电路板与一计算机，其中，计算机具有一周边总线并存储一测试数据，数据接口转换装置包含一第一收发电路、一缓冲电路及一第二收发电路。在本发明中，第一收发电路与周边总线连接，以接收计算机存储的测试数据；缓冲电路与第一收发电路连接，以存储测试数据；第二收发电路与缓冲电路连接，以输出测试数据至待测试电路板，其中，第一收发电路的传输速率大于第二收发电路的传输速率。其中，计算机产生一初始化指令，第一收发电路经由周边总线接收初始化指令并产生一选择信号，数据接口转换装置更包含：一第一多路复用器，连接于第一收发电路与缓冲电路之间；以及一第二多路复用器，连接于缓冲电路与第二收发电路之间，并与第一多路复用器与第一收发电路连接；其中，第一多路复用器与第二多路复用器接收选择信号，以将初始化指令自第一收发电路传送至第二收发电路，初始化指令初始化第二收发电路。

另外，为达上述目的，本发明亦揭露一种测试系统包含一待测试电路板、一计算机、及一数据接口转换装置。在本发明中，计算机具有一周边总线并存储有一测试数据；数据接口转换装置具有一第一收发电路、一缓冲电路及一第二收发电路，其中，第一收发电路与周边总线连接以接收测试数据，缓冲电路与第一收发电路连接以存储测试数据，第二收发电路与缓冲电路连接以输出测试数据至待测试电路板，其中，第一收发电路的传输速率大于第二收发电路的传输速率。其中，计算机产生一初始化指令，第一收发电路与周边总线电性连接以接收初始化指令并产生一选择信号，数据接口转换装置更包含：一第一多路复用器，连接于第一收发电路与缓冲电路之间；以及一第二多路复用器，连接于缓冲电路与第二收发电路之间，并与第一多路复用器与第一收发电路电性连接；其中，第一多路复用器与第二多路复用器接收选择信号以将初始化指令自第一收发电路传送至第二收发电路，初始化指令初始化第二收发电路。

承上所述，依本发明的测试系统及其数据接口转换装置，通过周边总线如IDE、SCSI等高速传输接口与计算机连接以取代现有技术中所使用的RS232传输接口，并通过待测试电路板所使用的传输接口(例如RS232传输接口)而与待测试电路板连接。因此，本发明的待测试电路板所使用的传输接口(例如RS232传输接口)只使用在第二收发电路及待测试电路板之间，而非如同现有技术中，计算机与待测试电路板皆使用相同的传输接口(例如RS232传输接口)，因而在计算机与待测试电路板之间，待测试电路板中传输接口(例如RS232传输接口)的传输路径小于现有的待测试电路板中传输接口的传输路径，因而可提升计算机与待测试电路板之间传输接口整体的传输速度。又因第一收发电路与计算机之间是周边总线如IDE、SCSI等高速传输接口，其传输速率大于第二收发电路与待测试电路板之间的传输接口如RS232传输接口，所以第二收发电路可以实时地自缓冲电路输出测试数据至待测试电路板，而提升计算机至待测试电路板之间整体的传输速率，以使测试人员可以通过计算机实时掌控待测试电路板，而且亦可通过操作结果确实地得知待测试电路板中第二缓存器的值，以利掌握待测试电路板的运作情况，进而加速产品开发的速度。

附图说明

图1为一示意图，显示现有的测试系统；

图2为一示意图，显示另一现有的测试系统；

图3为一示意图，显示依本发明实施例的数据接口转换装置；

图4为一示意图，显示依本发明实施例的数据接口转换装置；

图5A为一示意图，显示图3的数据接口转换装置的周边总线；以及

图5B为一示意图，显示图3的数据接口转换装置的输出入接口。

附图符号说明：

1           测试系统

11，4       计算机

111         测试指令

112，42     第一缓存器

12，12’    RS232传输线

13，3       待测试电路板

131         测试结果

132，32     第二缓存器

14      电压转换板

2       数据接口转换装置

21      第一收发电路

22      缓冲电路

221     存储单元

221a    第一先进先出内存

221b    第二先进先出内存

222     控制单元

23      第二收发电路

24      第一多路复用器

25      第二多路复用器

31      输出入接口

41      周边总线

5       电压转换模块

DATA    测试数据

INIT    初始化指令

CMD     操作指令

RUT     操作结果

SEL     选择信号

FG      接脚

TXD     接脚

RXD     接脚

RTS     接脚

CTS     接脚

具体实施方式

以下将参照相关图式，说明依本发明实施例的测试系统及其数据接口转换装置，其中，相同的组件将以相同的参照符号加以说明。

请参照图3所示，依本发明的数据接口转换装置2用于电性连接一待测试电路板3与一计算机4，其中，数据接口转换装置2包含一第一收发电路21、一缓冲电路22及一第二收发电路23。在此，计算机4具有一周边总线41及一第一缓存器42，而第一缓存器42存储由计算机4所产生的一测试数据DATA。

在本实施例中，第一收发电路21与周边总线41连接，以接收存储在第一缓存器42中的测试数据DATA。缓冲电路22与第一收发电路21连接，以存储测试数据DATA。另外，第二收发电路23与缓冲电路22连接，以输出测试数据DATA至待测试电路板3，再者，周边总线41是IDE、SCSI、1394或PIC-X等高速传输接口，较现有技术中与计算机所连接的RS232传输接口快。

待测试电路板3通过一输出入接口31，输出入接口31连接第二收发电路23以接收测试数据DATA，并执行测试数据DATA以产生一操作结果RUT，并将操作结果RUT存储在一第二缓存器32中。然后，第二收发电路23接收存储在待测试电路板3中的第二缓存器32的操作结果RUT，并输出至缓冲电路22存储。最后第一收发电路21自缓冲电路22中读取操作结果RUT，并通过周边总线41将操作结果RUT输出至计算机4。在本实施例中，由于周边总线41使用IDE、SCSI、1394或PIC-X等高速传输接口，而输出入接口则使用RS232传输接口。由于周边总线41所使用的传输接口较输出入接口31所使用的传输接口速度快，因而第一收发电路21的传输速度比第二收发电路23的传输速度快。

一般来说，测试数据DATA为一操作指令CMD，用来对待测试电路板3的内部程序作写入、抹除、读取、显示、呼叫或者除错等功能，并同时产生相对应的操作结果RUT以回传至计算机4，让测试人员及时了解测试的结果RUT。

请参照图4所示，与图3所示不同的是，依本发明另一实施例的数据接口转换装置2更包含一第一多路复用器24及一第二多路复用器25。第一多路复用器24电性连接于第一收发电路21与缓冲电路22之间，而第二多路复用器25连接于缓冲电路22与第二收发电路23之间，并与第一多路复用器24与第一收发电路21连接。

另外，数据接口转换装置2可依据待测试电路板所需的输入电压值不同，而对应地与一电压转换模块5搭配应用。在此，电压转换模块5将计算机4所输出的测试数据DATA的电压值转换为适合输入待测试电路板3的电压值。第二收发电路23连接于一电压转换模块5的一侧，待测试电路板3连接于电压转换模块5的另一侧，电压转换模块5提供数据接口转换装置2及待测试电路板3之间的电压电平转换。在本实施例中，第二收发电路23及待测试电路板3依循RS232通信协议，以12V电压值传输测试数据DATA至电压转换模块5，接着电压转换模块5以5V电压值传输测试数据DATA至待测试电路板3。

在本实施例中，计算机4通过周边总线41与各类外围设备连接。计算机4、周边总线41及第一收发电路21可依循IDE、SCSI、1394或PCI-X通信协议传输测试数据DATA，且第二收发电路23及待测试电路板3可依循RS232通信协议传输测试数据DATA。

另外，计算机4的周边总线41及第一收发电路21依循IDE通信协议传输测试数据DATA，其中IDE接口接脚请参照图5A所示，IDE总线具有40个接脚，其中第3至18接脚是数据接脚，第23、24接脚控制数据传送的方向，第25接脚控制数据是否由第一收发电路21接收数据，第33、35、36接脚决定所接收数据所存放的地址等。

第二收发电路23及待测试电路板3依循RS232通信协议传输测试数据DATA，其中，RS232接口接脚请参照图如图5B所示。RS232界面可为25接脚类型或9接脚类型，在此以25接脚类型为例，并针对其中部分接脚的功能加以说明。接脚FG是外壳用接地，并与待测试电路板3中的接地端连接，接脚TXD用以发送数据，接脚RXD用以接收数据，接脚TXD与接脚RXD实现双向数据传输。另外，接脚RTS用以输出发送要求(request to send)，接脚CTS用以输出是发送许可(clear to send)，接脚RTS与接脚CTS可控制数据传输的方向与作动。

计算机4与数据接口转换装置2若以IDE接口传输则传输速度可达1388800bps，此时，数据接口转换装置2与待测试电路板3之间的RS232接口传输速度会由57600bps被提升至115200bps，此速度远高于现有计算机11与待测试电路板13之间的传输速度。当数据接口转换装置2使用IDE接口传输数据，以让数据接口转换装置2与待测试电路板3之间的RS232接口传输速度加快。

再者，缓冲电路22包含存储单元221及控制单元222，且存储单元221包含一第一先进先出内存(input first output，FIFO)221a及一第二先进先出内存221b，其中第一先进先出内存221a用来存储测试数据DATA，且第二先进先出内存用221b来存储操作结果RUT。另外，控制单元222与第二收发电路23及存储单元221电性连接，其将存储在第一先进先出内存221a的测试数据DATA输出至第二收发电路23，或是将操作结果RUT输入至第二先进先出内存221b存储，因此使缓冲电路22可以有效地分配数据的输出入。

为使本发明更加清楚，以下将列举一个例子，以说明计算机4如何利用数据接口转换装置2测试待测试电路板3。

首先，计算机4产生一初始化指令INIT以初始化数据接口转换装置2。在此，第一收发电路21与周边总线41电性连接以接收初始化指令INIT，产生一选择信号SEL，并将选择信号SEL设定为1。第一多路复用器21与第二多路复用器23接收选择信号SEL，以将初始化指令INIT自第一收发电路21传送至第二收发电路23。初始化指令INIT初始化第二收发电路23，其设定第二收发电路23的传输速率以及传输模式，以使第二收发电路23与待测试电路板3可以正常运作

将第二收发电路23初始化后，计算机4控制第一收发电路21将选择信号SEL设定为0，接着，第一多路复用器24依据选择信号SEL，自第一收发电路21传送操作指令CMD(测试数据DATA)至缓冲电路22中的第一先进先出内存(input first output，FIFO)221a，而第二多路复用器25依据选择信号SEL，以通过控制单元222自第一先进先出内存(input first output，FIFO)221a传送操作指令CMD(测试数据DATA)至第二收发电路23。

然后，电压转换模块5将第二收发电路23所输出电压值12V的操作指令CMD转换为电压值5V的操作指令CMD，并传输至待测试电路板3。接着，测试电路板3依据操作指令CMD产生操作结果RUT，并通过电压转换电路5、第二收发电路23、第二多路复用器25、控制单元222至第二先进先出内存221b存储，最后再由计算机4通过周边总线41由第一收发电路21接收操作结果RUT。

综上所述，依本发明的测试系统及其数据接口转换装置，通过周边总线如IDE、SCSI等高速传输接口与计算机电性连接，以取代现有技术中所使用的RS232传输接口。并通过待测试电路板所使用的传输接口(如RS232传输接口)而与待测试电路板电性连接。因此，本发明的待测试电路板所使用的传输接口(例如RS232传输接口)只使用在第二收发电路及待测试电路板之间，而非如同现有技术中，计算机与待测试电路板皆使用相同的传输接口(例如RS232传输接口)。因而在计算机与待测试电路板之间，待测试电路板中传输接口(例如RS232传输接口)的传输路径小于现有的待测试电路板中传输接口的传输路径，因而可提升计算机与待测试电路板之间传输接口整体的传输速度。又因第一收发电路与计算机之间是周边总线如IDE、SCSI等高速传输接口，其传输速率大于第二收发电路与待测试电路板之间的传输接口如RS232传输接口快，所以第二收发电路可以实时地自缓冲电路输出测试数据至待测试电路板，并可自待测试电路板接收操作结果至缓冲电路存储，因此，避免现有存储在第二缓存器中的测试结果无法全部实时地传输回计算机时，第二缓存器不断地被测试电路板覆写的问题，进而提升计算机至待测试电路板之间整体的传输速率。俾使测试人员可以通过计算机实时掌控待测试电路板，而且亦可通过操作结果确实地得知待测试电路板中第二缓存器的值，以利掌握待测试电路板的运作情况，进而加速产品开发的速度。

以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含在后附的申请专利范围中。

Claims (8)

1.一种数据接口转换装置，用于连接一待测试电路板与一计算机，该数据接口转换装置包含：

一第一收发电路，与该计算机的一周边总线连接，以接收该计算机存储的测试数据；

一缓冲电路，与该第一收发电路连接，以存储该测试数据；以及

一第二收发电路，与该缓冲电路连接，并藉由一输出入接口输出该测试数据至与该输出入接口连接的该待测试电路板，其中，该周边总线与输出入接口的传输接口不同，以让该第一收发电路的传输速率大于该第二收发电路的传输速率，

其中，该计算机产生一初始化指令，该第一收发电路经由该周边总线接收该初始化指令并产生一选择信号，该数据接口转换装置更包含：

一第一多路复用器，连接于该第一收发电路与该缓冲电路之间；以及

一第二多路复用器，连接于该缓冲电路与该第二收发电路之间，并与该第一多路复用器与该第一收发电路连接；

其中，该第一多路复用器与该第二多路复用器接收该选择信号，以将该初始化指令自该第一收发电路传送至该第二收发电路，该初始化指令初始化该第二收发电路。

2.如权利要求1所述的数据接口转换装置，其中，该缓冲电路包含：

一存储单元，与该第一收发电路连接，以存储该测试数据；以及

一控制单元，与该存储单元连接，以控制输出该测试数据至该第二收发电路。

3.如权利要求1所述的数据接口转换装置，其中，该第二收发电路连接于一电压转换模块的一侧，该待测试电路板连接于该电压转换模块的另一侧，该电压转换模块提供该数据接口转换装置及该待测试电路板之间的电压电平转换。

4.如权利要求1所述的数据接口转换装置，其中，该第一多路复用器依据该选择信号，以自该第一收发电路传送该测试数据至该缓冲电路，该第二多路复用器依据该选择信号以自该缓冲电路传送该测试数据至该第二收发电路。

5.如权利要求1所述的数据接口转换装置，其中，该测试数据具有一操作指令，该待测试电路板与该第二收发电路电性连接，以接收该操作指令，并执行该操作指令以产生一操作结果。

6.一种测试系统，包含：

一待测试电路板；

一计算机，具有一周边总线并存储有一测试数据；以及

一数据接口转换装置，具有一第一收发电路、一缓冲电路及一第二收发电路，其中，该第一收发电路与该计算机的该周边总线连接，以接收该测试数据，该缓冲电路与该第一收发电路连接，以存储该测试数据，而该第二收发电路与该缓冲电路连接，以藉由一输出入接口输出该测试数据至该待测试电路板，其中，该周边总线与输出入接口不同，以让该第一收发电路的传输速率大于该第二收发电路的传输速率，

其中，该计算机产生一初始化指令，该第一收发电路与该周边总线电性连接以接收该初始化指令并产生一选择信号，该数据接口转换装置更包含：

一第一多路复用器，连接于该第一收发电路与该缓冲电路之间；以及

一第二多路复用器，连接于该缓冲电路与该第二收发电路之间，并与该第一多路复用器与该第一收发电路电性连接；

其中，该第一多路复用器与该第二多路复用器接收该选择信号以将该初始化指令自该第一收发电路传送至该第二收发电路，该初始化指令初始化该第二收发电路。

7.如权利要求6所述的测试系统，其中，该缓冲电路包含：

一存储单元，与该第一收发电路连接，以存储该测试数据；以及

一控制单元，与该存储单元连接，以控制输出该测试数据至该第二收发电路。

8.如权利要求6所述的测试系统，更包含：

一电压转换模块，连接于该第二收发电路及该待测试电路板之间以提供该数据接口转换装置及该待测试电路板之间的电压电平转换。

Images