CN213750194U - 一种i2s接口的功能测试电路 - Google Patents

Abstract

本实用新型公开了一种I2S接口的功能测试电路，所述测试电路在芯片内部将I2SO INTF模块和I2SIN INTF模块的I2S协议信号接口进行连接，所述信号接口包括位时钟信号接口、左右声道选择信号接口和输入输出信号接口。同时，在I2SO INTF模块和I2SIN INTF模块之间设置了一个数据选择器，用于控制芯片进入自测试模式或正常模式。本实用新型所述的测试方法简单快捷，可以保证功能正确，周期短，正确率高，且不用外接验证板，节省验证资源。

Description

一种I2S接口的功能测试电路

技术领域

本实用新型涉及音频芯片功能测试领域，具体涉及一种I2S接口的功能测试电路。

背景技术

I2S（Inter-IC Sound）协议, 是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，主要是用于IC之间，如音频codec和DSP或者digital filter等设备之间的传输。一般，通过FPGA外接音频子板验证或testchip外接芯片验证的方式来验证I2S 接口电路设计正确与否，以确保设计可以正常应用，但这种方法需要额外的验证资源，且验证周期长。

实用新型内容

为解决上述问题，本实用新型提供了一种I2S接口的功能测试电路，大大提高了I2S接口测试方法的简洁性和测试效率。本实用新型的具体技术方案如下：

一种I2S接口的功能测试电路，所述电路包括PDMA模块、I2SO AFIFO模块、I2SINAFIFO模块、I2SO INTF模块、I2SIN INTF模块、数据选择器、信号开关和MEM1、MEM2两个存储器，其中，所述PDMA模块与I2SO AFIFO模块、I2SIN AFIFO模块、MEM1存储器和MEM2存储器连接，用于将MEM1存储器的数据传输到I2SO AFIFO模块以及将I2SIN AFIFO模块的数据传输到MEM2存储器；所述I2SO AFIFO模块还与I2SO INTF模块连接，所述I2SIN AFIFO模块还与I2SIN INTF模块连接；所述I2SO AFIFO模块、I2SIN AFIFO模块属异步FIFO，用于数据缓存以及APB总线时钟和芯片工作时钟的异步处理；所述I2SO INTF模块用于数据的并串转换处理，所述I2SIN INTF模块用于数据的串并转换处理；所述数据选择器设置于I2SO INTF模块和I2SIN INTF模块之间，用于控制芯片进入自测试模式或正常模式；所述信号开关与数据选择器连接，用于控制数据选择器接收I2SO INTF模块的输出数据或接收外部输入数据来切换芯片的工作模式。本实用新型所述的测试电路在芯片内部完成I2SO INTF模块和I2SININTF模块的信号连接，同时设计一个数据选择器并配合软件程序完成I2S 接口电路的内部自测试，这种测试方式简单快捷，可以保证功能正确，周期短，正确率高，且不用外接验证板，节省验证资源。

进一步地，所述I2SO INTF模块和I2SIN INTF模块的I2S协议信号接口在芯片内部实现连接，所述信号接口包括位时钟信号接口、左右声道选择信号接口和输入输出信号接口。连接I2SO INTF模块和I2SIN INTF模块可以使信号在芯片内部形成测试回路，以简单快捷地完成I2S接口电路的测试。

进一步地，所述信号开关为芯片的一个寄存器，通过寄存器的配置信息可以使数据选择器切换芯片的工作模式。使用芯片自带的寄存器作为信号开关，简化了电路设计，也方便控制芯片切换使用模式。

进一步地，所述数据选择器具有4个接口，其中，数据选择器的数据输入接口分别与I2SO INTF模块和外部设备连接，数据输出接口与I2SIN INTF模块连接，数据选择开关接口与信号开关连接。数据选择器的设计方便芯片在自测试模式和正常模式之间进行切换。

进一步地，所述I2SO AFIFO模块包括WDATA寄存器，用于检查是否有数据进入I2SOAFIFO模块，所述WDATA寄存器的地址为缓存数据的固定地址，作为PDMA模块写入数据的目标地址。

进一步地，所述I2SIN AFIFO模块包括RDATA寄存器，用于检查是否有数据从I2SINAFIFO模块中读出，所述RDATA寄存器的地址为缓存数据的固定地址，作为PDMA模块读出数据的源地址。

附图说明

图1为本实用新型一种实施例所述I2S接口的功能测试电路示意图。

图2为本实用新型一种实施例所述I2S接口的功能测试方法流程图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行详细描述。应当理解，下面所描述的具体实施例仅用于解释本实用新型，并不用于限定本实用新型。

在下面的描述中，给出具体细节以提供对实施例的透彻理解。然而，本领域的普通技术人员将理解，可以在没有这些具体细节的情况下实施实施例。例如，电路可以在框图中显示，以便不在不必要的细节中使实施例模糊。在其他情况下，为了不混淆实施例，可以不详细显示公知的电路、结构和技术。

如图1所示，一种I2S接口的功能测试电路，所述电路包括PDMA模块（ProgrammableDirect Memory Access，可编程直接存储器存取模块），其可以在系统内部对数据进行转移；I2SO AFIFO模块（Asynchronous First Input First Output，I2S协议输出口的异步FIFO存储器），用于缓存数据；I2SIN AFIFO模块（I2S协议输入口的异步FIFO存储器），用于缓存数据；I2SO INTF模块（Interface，I2S协议输出接口模块），用于数据的并串转换处理；I2SIN INTF模块（I2S协议输入接口模块），用于数据的串并转换处理；数据选择器，用于切换芯片的工作模式；信号开关，用于控制数据选择器来切换芯片的工作模式；MEM1（Memory1，存储器1）和MEM2（Memory2，存储器2）两个存储器，用于存储转换前后的数据以便进行比较。其中，所述PDMA模块与I2SO AFIFO模块、I2SIN AFIFO模块、MEM1存储器和MEM2存储器连接，用于将MEM1存储器的数据传输到I2SO AFIFO模块以及将I2SIN AFIFO模块的数据传输到MEM2存储器；所述I2SO AFIFO模块还与I2SO INTF模块连接，所述I2SIN AFIFO模块还与I2SIN INTF模块连接；所述I2SO AFIFO模块、I2SIN AFIFO模块属异步FIFO，用于数据缓存以及APB总线时钟和芯片工作时钟的异步处理；所述数据选择器设置于I2SO INTF模块和I2SIN INTF模块之间，用于控制芯片进入自测试模式或正常模式；所述信号开关与数据选择器连接，用于控制数据选择器接收I2SO INTF模块的输出数据或接收外部输入数据来切换芯片的工作模式。本发明所述的测试电路在芯片内部完成I2SO INTF模块和I2SININTF模块的信号连接，同时设计一个数据选择器并配合软件程序完成I2S 接口电路的内部自测试，这种测试方式简单快捷，可以保证功能正确，周期短，正确率高，且不用外接验证板，节省验证资源。

作为其中一种实施方式，所述I2SO INTF模块和I2SIN INTF模块的I2S协议信号接口在芯片内部实现连接，所述信号接口包括位时钟信号接口、左右声道选择信号接口和输入输出信号接口。在芯片内部连接I2SO INTF模块和I2SIN INTF模块，可以形成内部测试回路，以简单快捷地完成I2S接口电路的测试。在所述I2SO INTF模块和I2SIN INTF模块之间设置了一个数据选择器来实现I2SO INTF模块和I2SIN INTF模块的数据交流。所述数据选择器具有4个接口，其中，数据选择器的数据输入接口分别与I2SO INTF模块和外部设备连接，数据输出接口与I2SIN INTF模块连接，数据选择开关接口与信号开关连接。所述信号开关为芯片的一个寄存器，通过寄存器的配置信息可以使数据选择器切换芯片的工作模式。比如信号开关置为1时，芯片进入自测试模式，信号从I2SO INTF模块经数据选择器流向I2SIN INTF模块，完成芯片内部的回路测试。而正常模式下，将I2SIN INTF模块与一模数转换器ADC和一麦克风连接，可完成外部音频信号的输入，将I2SO INTF模块与一数模转换器DAC和一功放连接，可完成音频信号的输出。通过这种外接验证子板的方式，也可以对I2S接口电路设计进行测试。或者，通过跳线连接的方式，将I2SO INTF模块和I2SIN INTF模块的I2S协议信号接口连接起来测试。但是这样就需要测试人员手动查找I2S协议的信号接口，而且这种测试建立在设计已经完成到testchip阶段，周期非常长。

作为其中一种实施方式，所述I2SO AFIFO模块包括WDATA寄存器，用于检查是否有数据进入I2SO AFIFO模块，所述WDATA寄存器的地址为缓存数据的固定地址，作为PDMA模块写入数据的目标地址。所述I2SIN AFIFO模块包括RDATA寄存器，用于检查是否有数据从I2SIN AFIFO模块中读出，所述RDATA寄存器的地址为缓存数据的固定地址，作为PDMA模块读出数据的源地址。

如图2所示，一种I2S接口的功能测试方法，所述方法包括如下步骤：S1，芯片将信号开关的配置信息传输给数据选择器并对芯片的工作模式进行判断，若为正常模式，则芯片接收外部输入数据进行处理并完成输出，若为自测试模式，则进入步骤S2；S2，芯片通过PDMA模块将MEM1存储器中的并行数据送到I2SO AFIFO模块中缓存；S3，芯片将I2SO AFIFO模块中缓存的数据送到I2SO INTF模块中转换成串行数据；S4，芯片将I2SO INTF模块中的串行数据送到I2SIN INTF模块中并转换成并行数据；S5，芯片将并行数据送到I2SIN AFIFO模块中缓存，然后通过PDAM模块送到MEM2存储器中；S6，芯片对MEM1存储器和MEM2存储器中的数据进行比较，若相同，则输出PASS信息，若不同，则输出ERROR信息。本实用新型在芯片内部完成I2SO INTF模块和I2SIN INTF模块的信号连接，同时设计一个数据选择器并配合软件程序完成I2S 接口电路的内部自测试，这种测试方式简单快捷，可以保证功能正确，周期短，正确率高，且不用外接验证板，节省验证资源。为了使芯片能够在自测试模式和正常模式下进行切换，在I2SO INTF模块和I2SIN INTF模块之间设置了一个数据选择器和信号开关，芯片读取用户输入的配置信息来切换工作模式。如果信号开关置为1，则使用本实施例所述的方法进行I2S接口的自测试，如果信号开关置为0，则芯片可正常接收外部信号以及输出信号至外部。正常模式下，芯片还可外接测试子板进行测试，比如FPGA外接音频子板或音频codec芯片等，此方法属现有技术，不在此进行赘述。

作为其中一种实施例，所述步骤S3和S4中，串行数据和并行数据的相互转换是在I2S协议的时钟信号下完成的，所述时钟信号包括位时钟信号和左右声道选择信号。所述步骤S4具体包括如下步骤：S41，芯片通过位时钟信号和左右声道选择信号进行I2SO INTF模块和I2SIN INTF模块的I2S协议对接；S42，芯片通过I2SO INTF模块的输出信号接口发送数据给I2SIN INTF模块；S43，芯片通过I2SIN INTF模块的输入信号接口接收数据；S44，芯片通过位时钟信号和左右声道选择信号在I2SIN INTF模块中对数据进行串并转换处理。串并转换的方法多种多样，根据数据的顺序和数量要求，可以选择寄存器，双口RAM，Dual RAM，SRAM，SDRAM，FIFO等实现，对于数量比较少的设计，可以采用移位寄存器设计。本实施例的串并转换是在移位寄存器的基础上实现的，将输入的串行数据按照每24bit为一组的形式“组装”成新的并行数据。具体而言，就是将输入的比特流逐位送入移位寄存器，然后，串并转换器每24个时钟周期读取一次移位寄存器输出端的数据，并将数据按照并行24bit的形式输出。

作为其中一种实施例，所述步骤S2和S5中，PDMA模块通过APB总线将MEM1存储器中的并行数据传输到I2SO AFIFO模块中以及将I2SIN AFIFO模块中的并行数据传输到MEM2存储器中。APB总线提供了一个低功耗的接口，并降低了接口的复杂性，节省了测试所需时间。PDMA模块需要将MEM1存储器中的数据传输到I2SO AFIFO模块中。因此对于PDMA模块来说，源地址（MEM1存储器）是可以由软件任意设置的，但是目的地址必须是固定的，即I2SOAFIFO模块需要出一个寄存器。其用处有两个，一是用于软件实时检查这个寄存器的值看看测试时是否有数据进入到I2SO AFIFO模块中，二是作为PDMA模块的写入数据的目标地址，将MEM1存储器中的数据传输到I2SO AFIFO模块中写数据对应的寄存器地址中（如0x400B_8024是I2SO AFIFO WDATA寄存器地址）。然后，芯片的硬件设计电路会实时地将I2SO AFIFO模块中的数据传输给I2SO INTF模块。同理，I2SIN AFIFO模块也需要出一个寄存器用于存储I2SIN AFIFO模块的读数据。作用有两个，一是用于软件实时检查这个寄存器的值看看测试时是否有数据从I2SIN AFIFO模块中读出，二是作为PDMA模块读出数据的源地址，将源地址（如0x400B_8024是I2SIN AFIFO RDATA寄存器地址）中的数据传输到软件开辟的MEM2存储器对应的地址空间中去。

在本实用新型所提供的实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (6)

1.一种I2S接口的功能测试电路，其特征在于，所述电路包括PDMA模块、I2SO AFIFO模块、I2SIN AFIFO模块、I2SO INTF模块、I2SIN INTF模块、数据选择器、信号开关和MEM1、MEM2两个存储器，其中，

所述PDMA模块与I2SO AFIFO模块、I2SIN AFIFO模块、MEM1存储器和MEM2存储器连接，用于将MEM1存储器的数据传输到I2SO AFIFO模块以及将I2SIN AFIFO模块的数据传输到MEM2存储器；

所述I2SO AFIFO模块还与I2SO INTF模块连接，所述I2SIN AFIFO模块还与I2SIN INTF模块连接；所述I2SO AFIFO模块、I2SIN AFIFO模块属异步FIFO，用于数据缓存以及APB总线时钟和芯片工作时钟的异步处理；

所述I2SO INTF模块用于数据的并串转换处理，所述I2SIN INTF模块用于数据的串并转换处理；

所述数据选择器设置于I2SO INTF模块和I2SIN INTF模块之间，用于控制芯片进入自测试模式或正常模式；

所述信号开关与数据选择器连接，用于控制数据选择器接收I2SO INTF模块的输出数据或接收外部输入数据来切换芯片的工作模式。

2.根据权利要求1所述的一种I2S接口的功能测试电路，其特征在于，所述I2SO INTF模块和I2SIN INTF模块的I2S协议信号接口在芯片内部实现连接，所述信号接口包括位时钟信号接口、左右声道选择信号接口和输入输出信号接口。

3.根据权利要求1所述的一种I2S接口的功能测试电路，其特征在于，所述信号开关为芯片的一个寄存器，通过寄存器的配置信息可以使数据选择器切换芯片的工作模式。

4.根据权利要求1所述的一种I2S接口的功能测试电路，其特征在于，所述数据选择器具有4个接口，其中，数据选择器的数据输入接口分别与I2SO INTF模块和外部设备连接，数据输出接口与I2SIN INTF模块连接，数据选择开关接口与信号开关连接。

5.根据权利要求1所述的一种I2S接口的功能测试电路，其特征在于，所述I2SO AFIFO模块包括WDATA寄存器，用于检查是否有数据进入I2SO AFIFO模块，所述WDATA寄存器的地址为缓存数据的固定地址，作为PDMA模块写入数据的目标地址。

6.根据权利要求1所述的一种I2S接口的功能测试电路，其特征在于，所述I2SIN AFIFO模块包括RDATA寄存器，用于检查是否有数据从I2SIN AFIFO模块中读出，所述RDATA寄存器的地址为缓存数据的固定地址，作为PDMA模块读出数据的源地址。

Images